JPH0797565B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0797565B2 JPH0797565B2 JP60153679A JP15367985A JPH0797565B2 JP H0797565 B2 JPH0797565 B2 JP H0797565B2 JP 60153679 A JP60153679 A JP 60153679A JP 15367985 A JP15367985 A JP 15367985A JP H0797565 B2 JPH0797565 B2 JP H0797565B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tft
- source
- drain region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 title description 15
- 239000000758 substrate Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 239000012495 reaction gas Substances 0.000 claims description 6
- 239000010408 film Substances 0.000 description 58
- 229910021417 amorphous silicon Inorganic materials 0.000 description 20
- 239000011521 glass Substances 0.000 description 8
- 238000005406 washing Methods 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関するものであって、
薄膜トランジスタ（TFT）の製造に適用して最適なもの
である。
薄膜トランジスタ（TFT）の製造に適用して最適なもの
である。
〔発明の概要〕 本発明は、半導体装置の製造方法において、PH3またはB
2H6と、N2OまたはO2との混合ガスを反応ガスとして、PO
xまたはBOxから成る化合物層を半導体基体上に形成し、
熱処理を行うことにより、上記化合物層を不純物拡散源
として半導体基体に不純物原子を拡散させるようにする
ことにより、半導体基体に容易に不純物拡散を行うこと
を可能にし、これによって簡単な工程で半導体装置を製
造可能としたものである。
2H6と、N2OまたはO2との混合ガスを反応ガスとして、PO
xまたはBOxから成る化合物層を半導体基体上に形成し、
熱処理を行うことにより、上記化合物層を不純物拡散源
として半導体基体に不純物原子を拡散させるようにする
ことにより、半導体基体に容易に不純物拡散を行うこと
を可能にし、これによって簡単な工程で半導体装置を製
造可能としたものである。
従来、アモルファスSiTFTまたは多結晶SiTFTのソース領
域及びドレイン領域は、n+層（またはp+層）により構成
されている。これらのソース領域及びドレイン領域は、
いわゆるスタッガード（staggered）型TFTの場合には気
相成長により形成され、またセルフアラインメント型TF
Tの場合にはイオン注入またはPSG膜（またはBSG膜）を
用いた不純物ドーピングにより形成されている。
域及びドレイン領域は、n+層（またはp+層）により構成
されている。これらのソース領域及びドレイン領域は、
いわゆるスタッガード（staggered）型TFTの場合には気
相成長により形成され、またセルフアラインメント型TF
Tの場合にはイオン注入またはPSG膜（またはBSG膜）を
用いた不純物ドーピングにより形成されている。
しかしながら、スタッガード型TFTにおいて気相成長に
よりソース領域及びドレイン領域を形成する方法では、
これらのソース領域及びドレイン領域とゲート電極との
重なりの面積を小さくすることが困難であるため、ソー
ス・ゲート間及びドレイン・ゲート間の容量が大きく、
このためスイッチング速度が小さい。のみならず、TFT
のオン時に反転層とn+層（またはp+層）との間に寄生抵
抗（反転層となっていない真性半導体層）が存在するた
めトランジスタ特性が悪い。
よりソース領域及びドレイン領域を形成する方法では、
これらのソース領域及びドレイン領域とゲート電極との
重なりの面積を小さくすることが困難であるため、ソー
ス・ゲート間及びドレイン・ゲート間の容量が大きく、
このためスイッチング速度が小さい。のみならず、TFT
のオン時に反転層とn+層（またはp+層）との間に寄生抵
抗（反転層となっていない真性半導体層）が存在するた
めトランジスタ特性が悪い。
またセルフアラインメント型TFTにおいてイオン注入に
よりソース領域及びドレイン領域を形成する方法では、
イオン注入工程のコストが高いのみならず、注入不純物
イオンの活性化のために600℃以上での熱処理を行う必
要があるという欠点がある。さらにPSG膜（BSG膜）を不
純物拡散源として用いてソース領域及びドレイン領域を
形成する方法は、Ｐ（Ｂ）の拡散のために高温の熱処理
が必要であるのみならず、ソース領域及びドレイン領域
を構成するn+層（またはp+層）とソース電極及びドレイ
ン電極とのコンタクトをとるためにPSG膜（BSG膜）のエ
ッチング工程が必要であり、製造工程数が多いという欠
点がある。
よりソース領域及びドレイン領域を形成する方法では、
イオン注入工程のコストが高いのみならず、注入不純物
イオンの活性化のために600℃以上での熱処理を行う必
要があるという欠点がある。さらにPSG膜（BSG膜）を不
純物拡散源として用いてソース領域及びドレイン領域を
形成する方法は、Ｐ（Ｂ）の拡散のために高温の熱処理
が必要であるのみならず、ソース領域及びドレイン領域
を構成するn+層（またはp+層）とソース電極及びドレイ
ン電極とのコンタクトをとるためにPSG膜（BSG膜）のエ
ッチング工程が必要であり、製造工程数が多いという欠
点がある。
本発明は、従来技術が有する上述のような欠点を是正し
た半導体装置の製造方法を提供することを目的とする。
た半導体装置の製造方法を提供することを目的とする。
本発明者等は、上述のような従来技術の欠点を是正すべ
く鋭意研究を行った結果、次のような現象を見いだし、
本発明を案出するに至った。すなわち、まず例えばガラ
ス基至上に例えばａ−Si膜を形成した後、PH3とN2O（ま
たはO2）との混合ガス（例えばPH3/N2O≧0.001）を反応
ガスとして用いたプラズマCVD法により低温で気相成長
を行う。これによって上述のａ−Si膜上にPOx膜が形成
される。次にSiに強く吸収される波長の光、例えばエキ
シマーレーザーによるレーザービームによりPOx/a−Si
界面近傍を局部加熱して、ａ−Si膜を溶融させる。この
結果、POx膜中のＰがａ−Si膜中に拡散してｎ層が形成
され、活性化も同時に行われる。
く鋭意研究を行った結果、次のような現象を見いだし、
本発明を案出するに至った。すなわち、まず例えばガラ
ス基至上に例えばａ−Si膜を形成した後、PH3とN2O（ま
たはO2）との混合ガス（例えばPH3/N2O≧0.001）を反応
ガスとして用いたプラズマCVD法により低温で気相成長
を行う。これによって上述のａ−Si膜上にPOx膜が形成
される。次にSiに強く吸収される波長の光、例えばエキ
シマーレーザーによるレーザービームによりPOx/a−Si
界面近傍を局部加熱して、ａ−Si膜を溶融させる。この
結果、POx膜中のＰがａ−Si膜中に拡散してｎ層が形成
され、活性化も同時に行われる。
上述のａ−Si膜の代わりに多結晶Si膜、単結晶Si膜等を
用いた場合も同様にしてｎ層を形成することができる。
また上述のプラズマCVDにおいてB2H6とN2O（またはO2）
との混合ガスを反応ガスとして用いれば、ａ−Si膜上に
BOx膜が形成されるので、このBOx膜中のＢをsi中に拡散
させることによってｐ層を形成することができる。しか
も上述のPOx膜及びBOx膜はいずれも水洗によって容易に
除去することが可能であるので好都合である。
用いた場合も同様にしてｎ層を形成することができる。
また上述のプラズマCVDにおいてB2H6とN2O（またはO2）
との混合ガスを反応ガスとして用いれば、ａ−Si膜上に
BOx膜が形成されるので、このBOx膜中のＢをsi中に拡散
させることによってｐ層を形成することができる。しか
も上述のPOx膜及びBOx膜はいずれも水洗によって容易に
除去することが可能であるので好都合である。
本発明は上述のような実験結果に基づいて案出されたも
のである。
のである。
すなわち本発明に係る半導体装置の製造方法は、PH3ま
たはB2H6と、N2OまたはO2との混合ガスを反応ガスとし
て、POxまたはBOxから成る化合物層を半導体基体（例え
ばａ−Si膜２）上に形成する工程と、熱処理（例えばレ
ーザビーム６によるビームアニール）を行うことによ
り、上記化合物層を不純物拡散源として上記半導体基体
に不純物原子を拡散させる工程と、上記化合物層を除去
する工程とをそれぞれ具備している。
たはB2H6と、N2OまたはO2との混合ガスを反応ガスとし
て、POxまたはBOxから成る化合物層を半導体基体（例え
ばａ−Si膜２）上に形成する工程と、熱処理（例えばレ
ーザビーム６によるビームアニール）を行うことによ
り、上記化合物層を不純物拡散源として上記半導体基体
に不純物原子を拡散させる工程と、上記化合物層を除去
する工程とをそれぞれ具備している。
以下本発明の実施例につき図面を参照しながら説明す
る。
る。
まず本発明をプレーナ型TFTの製造に適用した第１実施
例につき図面を参照しながら説明する。
例につき図面を参照しながら説明する。
第1A図に示すように、まず例えばガラス基板１上に従来
高知の方法と同様にしてａ−Si膜２、SiO2から成るゲー
ト絶縁膜３及び多結晶Siから成るゲート電極４を形成し
た後、既述と同様な方法、すなわち例えばPH3とN2O（ま
たはO2）との混合ガスを反応ガスとして用いたプラズマ
CVD法により全面にPOx膜５を形成する。
高知の方法と同様にしてａ−Si膜２、SiO2から成るゲー
ト絶縁膜３及び多結晶Siから成るゲート電極４を形成し
た後、既述と同様な方法、すなわち例えばPH3とN2O（ま
たはO2）との混合ガスを反応ガスとして用いたプラズマ
CVD法により全面にPOx膜５を形成する。
次に第1B図に示すように、室温において例えばエキシマ
ーレーザーによるレーザービーム６を上方より照射す
る。この際、ゲート電極４がａ−Si膜２へのエネルギー
供給のマスクとして働く結果、POx膜５がａ−Si膜２と
直接接している部分においてPOx膜５中のＰがａ−Si膜
２中に拡散されて、ゲート電極４とセルフアラインにn+
型のソース領域７及びドレイン領域８が形成される。
ーレーザーによるレーザービーム６を上方より照射す
る。この際、ゲート電極４がａ−Si膜２へのエネルギー
供給のマスクとして働く結果、POx膜５がａ−Si膜２と
直接接している部分においてPOx膜５中のＰがａ−Si膜
２中に拡散されて、ゲート電極４とセルフアラインにn+
型のソース領域７及びドレイン領域８が形成される。
次に上述のPOx膜５を水洗により除去した後、第1C図に
示すように、ソース領域７及びドレイン領域８にそれぞ
れ電極9,10を形成し、さらにPSG、SiO2膜、Si3N4膜等か
ら成るパッシベーション膜11を全面に形成して、目的と
するｎチャネルのプレーナ型TFTを完成させる。
示すように、ソース領域７及びドレイン領域８にそれぞ
れ電極9,10を形成し、さらにPSG、SiO2膜、Si3N4膜等か
ら成るパッシベーション膜11を全面に形成して、目的と
するｎチャネルのプレーナ型TFTを完成させる。
上述の第１実施例によれば、ａ−Si膜２上にゲート絶縁
膜３及びゲート電極４を形成し、次いで全面のPOx膜５
を形成した後、レーザービーム６を照射してPOx膜５か
らａ−Si膜２中にＰを拡散させることによりn+型のソー
ス領域７及びドレイン領域８を形成しているので、室温
でソース領域７及びドレイン領域８を容易に形成するこ
とができ、従って低温プロセスにより、低融点のガラス
基板１を用いてTFTを製造することができる。しかもゲ
ート電極４に対してセルフアラインにこれらのソース領
域７及びドレイン領域８を形成することができるので、
ソース領域７及びドレイン領域８とゲート電極４との重
なりを小さくすることができる。従って、ソース・ゲー
ト間及びドレイン・ゲート間の容量を小さくすることが
できるので、スイッチング速度の大きいTFTを得ること
ができる。
膜３及びゲート電極４を形成し、次いで全面のPOx膜５
を形成した後、レーザービーム６を照射してPOx膜５か
らａ−Si膜２中にＰを拡散させることによりn+型のソー
ス領域７及びドレイン領域８を形成しているので、室温
でソース領域７及びドレイン領域８を容易に形成するこ
とができ、従って低温プロセスにより、低融点のガラス
基板１を用いてTFTを製造することができる。しかもゲ
ート電極４に対してセルフアラインにこれらのソース領
域７及びドレイン領域８を形成することができるので、
ソース領域７及びドレイン領域８とゲート電極４との重
なりを小さくすることができる。従って、ソース・ゲー
ト間及びドレイン・ゲート間の容量を小さくすることが
できるので、スイッチング速度の大きいTFTを得ること
ができる。
また従来のようにイオン注入や高温の熱処理を行う必要
がなく、さらにはPSG膜を不純物拡散源として用いた場
合に必要であったエッチング工程も不要となる。このた
め、製造工程の簡略化及び製造コストの低減を図ること
ができる。のみならず、上述のPOx膜５は既述のように
水洗により容易に除去することができるので、製造上極
めて有利である。
がなく、さらにはPSG膜を不純物拡散源として用いた場
合に必要であったエッチング工程も不要となる。このた
め、製造工程の簡略化及び製造コストの低減を図ること
ができる。のみならず、上述のPOx膜５は既述のように
水洗により容易に除去することができるので、製造上極
めて有利である。
次に本発明をスタッガード型TFTの製造に適用した第２
実施例につき説明する。
実施例につき説明する。
第2A図に示すように、まずガラス基板１上に多結晶Siか
ら成るゲート電極４、SiO2から成るゲート絶縁膜３及び
ａ−Si膜２を形成した後、第１実施例と同様にして全面
にPOx膜５を形成する。
ら成るゲート電極４、SiO2から成るゲート絶縁膜３及び
ａ−Si膜２を形成した後、第１実施例と同様にして全面
にPOx膜５を形成する。
次に第2B図に示すように、ガラス基板１の下方から例え
ばエキシマーレーザーによるレーザービーム６を照射す
る。この際、第１実施例におけると同様にゲート電極４
がａ−Si膜２へのエネルギー供給のマスクとして働く結
果、POx膜５中のＰがａ−Si膜２中に拡散されて、ゲー
ト電極４に対してセルフアラインにn+型のソース領域７
及びドレイン領域８が形成される。
ばエキシマーレーザーによるレーザービーム６を照射す
る。この際、第１実施例におけると同様にゲート電極４
がａ−Si膜２へのエネルギー供給のマスクとして働く結
果、POx膜５中のＰがａ−Si膜２中に拡散されて、ゲー
ト電極４に対してセルフアラインにn+型のソース領域７
及びドレイン領域８が形成される。
次に水洗によりPOx膜５を除去した後、第2C図に示すよ
うに、ソース領域７及びドレイン領域８にそれぞれ電極
9,10を形成し、さらに全面にパッシベーション膜11を形
成して、目的とするｎチャネルのスタッガード型TFTを
完成させる。
うに、ソース領域７及びドレイン領域８にそれぞれ電極
9,10を形成し、さらに全面にパッシベーション膜11を形
成して、目的とするｎチャネルのスタッガード型TFTを
完成させる。
この第２実施例によれば、第１実施例と同様に室温でソ
ース領域７及びドレイン領域８を容易に形成することが
できるので、低温プロセスにより、低融点のガラス基板
１を用いてスタッガード型TFTを製造することができ
る。しかも第１実施例と同様にソース領域７及びドレイ
ン領域８をゲート電極４に対してセルフアラインに形成
することができるので、ソース・ゲート間及びドレイン
・ゲート間の容量を小さくすることができ、従ってスイ
ッチング速度の大きいスタッガード型TFTを得ることが
できる。のみならず、ａ−Si膜２を薄くすることによ
り、ゲート電極４と多少の重なりが生ずるようにソース
領域７及びドレイン領域８を形成することができるの
で、TFTのオン時にこれらのソース領域７及びドレイン
領域８とチャネルとの間に寄生抵抗、すなわち反転層と
なっていない真性半導体層が存在せず、従ってTFTの特
性が良好である。
ース領域７及びドレイン領域８を容易に形成することが
できるので、低温プロセスにより、低融点のガラス基板
１を用いてスタッガード型TFTを製造することができ
る。しかも第１実施例と同様にソース領域７及びドレイ
ン領域８をゲート電極４に対してセルフアラインに形成
することができるので、ソース・ゲート間及びドレイン
・ゲート間の容量を小さくすることができ、従ってスイ
ッチング速度の大きいスタッガード型TFTを得ることが
できる。のみならず、ａ−Si膜２を薄くすることによ
り、ゲート電極４と多少の重なりが生ずるようにソース
領域７及びドレイン領域８を形成することができるの
で、TFTのオン時にこれらのソース領域７及びドレイン
領域８とチャネルとの間に寄生抵抗、すなわち反転層と
なっていない真性半導体層が存在せず、従ってTFTの特
性が良好である。
以上本発明の実施例につき説明したが、本発明は上述の
２つの実施例に限定されるものではなく、本発明の技術
的思想に基づく種々の変形が可能である。例えば、上述
の２つの実施例において、POx膜５の代わりにBOx膜を用
いることにより、ソース領域７及びドレイン領域８がp+
型であるｐチャネルのTFTを製造することができる。ま
た上述の２つの実施例において用いたａ−Si膜２の代わ
りに多結晶Si膜、単結晶Si膜、さらには必要に応じてSi
以外の半導体膜を用いることも可能である。同様に、必
要に応じてガラス基板１の他に石英基板等を用いること
も可能である。さらに、上述の２つの実施例において
は、不純物拡散を行わせるための加熱源としてエキシマ
ーレーザーによるレーザービームを用いたが、必要に応
じてYAGレーザー、ルビーレーザー等によるレーザービ
ーム照射、電子ビーム照射、IR照射等を用いてもよい。
２つの実施例に限定されるものではなく、本発明の技術
的思想に基づく種々の変形が可能である。例えば、上述
の２つの実施例において、POx膜５の代わりにBOx膜を用
いることにより、ソース領域７及びドレイン領域８がp+
型であるｐチャネルのTFTを製造することができる。ま
た上述の２つの実施例において用いたａ−Si膜２の代わ
りに多結晶Si膜、単結晶Si膜、さらには必要に応じてSi
以外の半導体膜を用いることも可能である。同様に、必
要に応じてガラス基板１の他に石英基板等を用いること
も可能である。さらに、上述の２つの実施例において
は、不純物拡散を行わせるための加熱源としてエキシマ
ーレーザーによるレーザービームを用いたが、必要に応
じてYAGレーザー、ルビーレーザー等によるレーザービ
ーム照射、電子ビーム照射、IR照射等を用いてもよい。
さらにまた、POx膜５（またはBOx膜）の除去は水洗以外
の方法、例えば所定のエッチング液を用いたウェットエ
ッチングやドライエッチングによっても行うことが可能
である。
の方法、例えば所定のエッチング液を用いたウェットエ
ッチングやドライエッチングによっても行うことが可能
である。
なお上述の２つの実施例においては、本発明をTFTの製
造に適用した場合につき説明したが、その他の半導体装
置にも本発明を適用することが可能である。
造に適用した場合につき説明したが、その他の半導体装
置にも本発明を適用することが可能である。
本発明に係る半導体装置の製造方法によれば、不純物拡
散源としての化合物層を拡散後に水洗で除去することが
できるので、半導体基体に容易に不純物拡散を行うこと
が可能であり、製造工程の簡略化及び製造コストの低減
を図ることができる。
散源としての化合物層を拡散後に水洗で除去することが
できるので、半導体基体に容易に不純物拡散を行うこと
が可能であり、製造工程の簡略化及び製造コストの低減
を図ることができる。
第1A図〜第1C図は本発明をプレーナ型TFTの製造に適用
した第１実施例を工程順に示す断面図、第2A図〜第2C図
は本発明をスタッガード型TFTの製造に適用した第２実
施例を工程順に示す断面図である。 なお図面に用いた符号において、 １……ガラス基板 ２……ａ−Si膜 ４……ゲート電極 ５……POx膜 ６……レーザービーム ７……ソース領域 ８……ドレイン領域 である。
した第１実施例を工程順に示す断面図、第2A図〜第2C図
は本発明をスタッガード型TFTの製造に適用した第２実
施例を工程順に示す断面図である。 なお図面に用いた符号において、 １……ガラス基板 ２……ａ−Si膜 ４……ゲート電極 ５……POx膜 ６……レーザービーム ７……ソース領域 ８……ドレイン領域 である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−42336（ＪＰ，Ａ) 特開 昭59−218775（ＪＰ，Ａ) 特開 昭56−81927（ＪＰ，Ａ)
Claims (1)
- 【請求項１】PH3またはB2H6と、N2OまたはO2との混合ガ
スを反応ガスとして、POxまたはBOxから成る化合物層を
半導体基体上に形成する工程と、 熱処理を行うことにより、上記化合物層を不純物拡散源
として上記半導体基体に不純物原子を拡散させる工程
と、 上記化合物層を除去する工程とをそれぞれ具備すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60153679A JPH0797565B2 (ja) | 1985-07-12 | 1985-07-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60153679A JPH0797565B2 (ja) | 1985-07-12 | 1985-07-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6214472A JPS6214472A (ja) | 1987-01-23 |
| JPH0797565B2 true JPH0797565B2 (ja) | 1995-10-18 |
Family
ID=15567792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60153679A Expired - Lifetime JPH0797565B2 (ja) | 1985-07-12 | 1985-07-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797565B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2642423B2 (ja) * | 1988-07-01 | 1997-08-20 | 株式会社リコー | 半導体装置の製造方法 |
| JPH0391932A (ja) * | 1989-09-04 | 1991-04-17 | Canon Inc | 半導体装置の製造方法 |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| JP2794499B2 (ja) * | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US5414442A (en) * | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5642336A (en) * | 1979-09-14 | 1981-04-20 | Fujitsu Ltd | Manufacturing method of semiconductor device |
| JPS59218775A (ja) * | 1983-01-19 | 1984-12-10 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
-
1985
- 1985-07-12 JP JP60153679A patent/JPH0797565B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6214472A (ja) | 1987-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970018635A (ko) | 다결정 실리콘층의 형성방법, 이 다결정 실리콘층을 포함하는 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를 포함하는 액정표시장치. | |
| JPH07202214A (ja) | 薄膜半導体装置の作製方法 | |
| JPS622531A (ja) | 半導体装置の製造方法 | |
| JP3409576B2 (ja) | 半導体装置の製造方法 | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
| JP3338182B2 (ja) | 半導体装置の作製方法 | |
| JP3338434B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3143967B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JPH05235031A (ja) | 薄膜トランジスタの製造方法 | |
| JP5103695B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JP3413699B2 (ja) | 半導体装置およびその製造方法 | |
| JP2821628B2 (ja) | 半導体装置の製造方法 | |
| JP3953605B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3370029B2 (ja) | 半導体装置の作製方法 | |
| JPH02163942A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH10340855A (ja) | 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法 | |
| JPH06204248A (ja) | Ｍｉｓトランジスタの作製方法 | |
| KR970003682A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| JP2001156289A (ja) | 絶縁ゲート型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |