JP2821628B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2821628B2
JP2821628B2 JP29366789A JP29366789A JP2821628B2 JP 2821628 B2 JP2821628 B2 JP 2821628B2 JP 29366789 A JP29366789 A JP 29366789A JP 29366789 A JP29366789 A JP 29366789A JP 2821628 B2 JP2821628 B2 JP 2821628B2
Authority
JP
Japan
Prior art keywords
layer
ion
implanted
semiconductor substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29366789A
Other languages
English (en)
Other versions
JPH03154349A (ja
Inventor
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29366789A priority Critical patent/JP2821628B2/ja
Publication of JPH03154349A publication Critical patent/JPH03154349A/ja
Application granted granted Critical
Publication of JP2821628B2 publication Critical patent/JP2821628B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、浅い
接合を形成する場合に適用して好適なものである。
〔発明の概要〕
本発明は、半導体装置の製造方法において、半導体基
板中に第1のゲート酸化膜を介して不純物を少なくとも
その分布のピークが半導体基板と第1のゲート酸化膜と
の界面よりも深い所に位置するようにイオン注入する工
程と、不純物がイオン注入された部分の半導体基板のう
ち半導体基板と第1のゲート酸化膜との界面の近傍の部
分を紫外パルスレーザービームの照射により活性化して
活性化層を形成する工程と、第1のゲート酸化膜及び活
性化層を除去する工程と、半導体基板上に第2のゲート
酸化膜を形成する工程と、活性化層が除去された後に残
されている不純物がイオン注入された部分の半導体基板
を活性化する工程とを具備することによって、浅い拡散
層をシート抵抗のばらつきを生じることなく形成するこ
とができるようにしたものである。
〔従来の技術〕
半導体集積回路の製造においてシリコン(Si)基板中
に高濃度不純物領域を形成する技術としてイオン注入技
術が導入されてから久しい。最近では、薄い酸化膜(Si
O2膜)を通してSi基板中に不純物をイオン注入する技術
も実用化され始めている。
なお、特開昭61−14758号公報には、半導体基層に不
純物をイオン注入した後、この半導体基層の表面層をエ
ッチング除去して注入不純物の一部を除去し、その後熱
処理を行うことにより浅い接合を形成する技術が開示さ
れているが、上記公報には、本発明のようにイオン注入
層の上層部を活性化して活性化層を形成した後にこの活
性化層を除去し、その後に残されたイオン注入層を活性
化することにより浅い接合を形成する技術に関しては開
示も示唆もない。
〔発明が解決しようとする課題〕
上述のように薄い酸化膜を通して不純物をイオン注入
する場合には、Si基板中に導入される不純物量が酸化膜
の膜厚のばらつきによって大きく左右されるため、イオ
ン注入層の活性化のためのアニールを行うと、拡散層の
シート抵抗のばらつきが大きくなるという問題があり、
その解決が望まれていた。この問題は、特に浅い接合を
形成する場合には重要となる。
従って本発明の目的は、浅い拡散層をシート抵抗のば
らつきを生じることなく形成することができる半導体装
置の製造方法を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明は、半導体装置の
製造方法において、半導体基板(1)中に第1のゲート
酸化膜(3)を介して不純物を少なくともその分布のピ
ークが半導体基板(1)と第1のゲート酸化膜(3)と
の界面よりも深い所に位置するようにイオン注入する工
程と、不純物がイオン注入された部分の半導体基板
(1)のうち半導体基板(1)と第1のゲート酸化膜
(3)との界面の近傍の部分を紫外パルスレーザービー
ム(5)の照射により活性化して活性化層(6,7)を形
成する工程と、第1のゲート酸化膜(3)及び活性化層
(6,7)を除去する工程と、半導体基板(1)上に第2
のゲート酸化膜(3)を形成する工程とを具備する。
本発明の好適な実施例においては、活性化層(6,7)
が除去された後に残されている不純物がイオン注入され
た部分の半導体基板(1)を活性化した後に第2のゲー
ト酸化膜(3)が形成される。
紫外パルスレーザービーム(5)としては、例えば希
ガスハライドエキシマ−レーザーによるパルスレーザー
ビームを用いることができる。具体的には、フッ化アル
ゴン(ArF)エキシマ−レーザーによるパルスレーザー
ビーム(波長193nm)、フッ化クリプトン(KrF)エキシ
マーレーザーによるパルスレーザービーム(波長248n
m)、フッ化キセノン(XeF)エキシマーレーザーによる
パルスレーザービーム(波長350nm)、塩化キセノン(X
eCl)エキシマーレーザーによるパルスレーザービーム
(波長308nm)、塩化クリプトン(KrCl)エキシマーレ
ーザーによるパルスレーザービーム(波長222nm)など
を用いることができる。
〔作用〕
上述のように構成された本発明の半導体装置の製造方
法によれば、半導体基板(1)中にイオン注入された不
純物の分布のピークが半導体基板(1)と第1のゲート
酸化膜(3)との界面よりも深い所に位置するので、第
1のゲート酸化膜(3)の膜厚のばらつきによる半導体
基板(1)中に導入される不純物量のばらつきは小さ
い。
一方、紫外パルスレーザービーム(5)の照射により
形成された活性化層(6,7)の下側にはイオン注入層が
残されている。活性化層(6,7)は単結晶であるのに対
し、このイオン注入層は非晶質であるので、この結晶性
の違いを利用して活性化層(6,7)を選択的にエッチン
グ除去することができる。このように活性化層(6,7)
が除去された後に残されるイオン注入層の厚さは、活性
化層(6,7)の形成前のイオン注入層の厚さに比べてこ
の活性化層(6,7)の厚さだけ小さい。そこで、この残
されたイオン注入層を活性化した後にその上に第2のゲ
ート酸化膜(3)を形成するか、あるいはこのイオン注
入層の上に第2のゲート酸化膜(3)を形成した後にこ
のイオン注入層を活性化することにより、浅い拡散層を
形成することができる。
以上により、浅い拡散層をシート抵抗のばらつきを生
じることなく形成することができる。
〔実施例〕
以下、本発明の一実施例について図面を参照しながら
説明する。この実施例は、本発明をMOSLSIの製造に適用
した実施例である。
第1図A〜第1図Fは本発明の一実施例によるMOSLSI
の製造方法を示す。
この実施例によるMOSLSIの製造方法においては、第1
図Aに示すように、まず例えばp型Si基板1の表面を選
択的に熱酸化することによりフィールドSiO2膜2を形成
して素子間分離を行った後、このフィールドSiO2膜2で
囲まれた活性領域の表面に例えば熱酸化法によりゲート
SiO2膜3を形成する。このゲートSiO2膜3の膜厚は例え
ば100Åである。次に、例えばCVD法により全面に多結晶
Si膜を形成し、この多結晶Si膜に例えばリン(P)のよ
うな不純物をドープして低抵抗化した後、この多結晶Si
膜をエッチングによりパターンニングしてゲート電極4
を形成する。このゲート電極4の材料として不純物がド
ープされた多結晶Si膜上にタングステンシリサイド(WS
i2)膜のような高融点金属シリサイド膜を重ねたポリサ
イド膜を用いる場合には、上述の不純物がドープされた
多結晶Si膜上に高融点金属シリサイド膜を形成した後に
パターンニングを行う。次に、全面にn型不純物として
例えばヒ素(As)をイオン注入する(P型Si基板1中の
Asがイオン注入された部分に点描を付す)。このAsのイ
オン注入のエネルギーは、イオン注入されたAsの分布の
ピークがp型Si基板1とゲートSiO2膜3との界面よりも
深い所に位置するように、すなわちAsの投影飛程(Rp
がゲートSiO2膜3の膜厚よりも大きくなるように選ばれ
る。具体例を挙げると、例えばゲートSiO2膜3の膜厚が
100Åである場合、Asのイオン注入のエネルギーを50keV
とするとRpは322Åであり、この場合のイオン注入層の
深さは約800Åとなる。また、Asのイオン注入のエネル
ギーを20keVとするとRpは160Åであり、この場合のイオ
ン注入層の深さは約400Åとなる。なお、Asのドーズ量
は例えば5×1015/cm2程度である。
次に、第1図Bに示すように、例えばArFエキシマー
レーザーによる紫外域のパルスレーザービーム5を例え
ば1ショットだけ全面に照射する。ここで、このパルス
レーザービーム5の照射エネルギー密度は、例えば150
〜200mJ/cm2とする。この紫外域のパルスレーザービー
ム5は、このパルスレーザービーム5に対して透明なゲ
ートSiO2膜3を透過した後、p型Si基板1の表面から10
0Å程度の深さの表面層でほぼ完全に吸収されるが、固
体中の熱伝導によってp型Si基板1の表面から例えば約
500Å程度の深さの部分は高温に加熱される。これによ
って、第1図Bに示すように、Asのイオン注入により形
成されたイオン注入層のうちp型Si基板1とゲートSiO2
膜3との界面の近傍の部分、すなわちイオン注入層の上
層部が活性化されて、Asがドープされたp型単結晶Siか
ら成る活性化層6,7が形成される。
次に、例えばバッファーフッ酸(HF+NH4F)を用いた
ウエットエッチング法により、ゲート電極4の下側の部
分を除いてゲートSiO2膜3をエッチング除去して第1図
Cに示す状態とする。
次に、例えばCF4ガスを用いたプラズマエッチング法
により活性化層6,7のエッチングを行う。ここで、CF4
スの流量は例えば100SCCM、ガス圧力は例えば0.6Torr、
使用電力は例えば600Wである。この場合、イオン注入層
は非晶質であるのに対して、活性化層6,7は単結晶であ
ることから、上述のプラズマエッチングによりこの活性
化層6,7が選択的にエッチング除去されて第1図Dに示
す状態となる。
次に、例えば赤外線アニール(IRA)を例えば1000℃
で10秒行う。これによって、イオン注入層が活性化さ
れ、第1図Eに示すように、例えばn+型のソース領域8
及びドレイン領域9が形成される。この場合、このIRA
は短時間であるため、注入不純物(As)の拡散は最小限
に抑えられる。
次に、例えばウエット酸素雰囲気中で例えば850℃程
度の温度で熱酸化を行うことにより、第1図Fに示すよ
うに、ソース領域8及びドレイン領域9上にゲートSiO2
膜3を再び形成する。ここで、このソース領域8及びド
レイン領域9上のゲートSiO2膜3の膜厚は例えば110Å
程度である。
以上のように、この実施例によれば、ソース領域及び
ドレイン領域形成用の不純物をその分布のピークがp型
Si基板1とゲートSiO2膜3との界面よりも深い所に位置
するようにイオン注入しているので、ゲートSiO2膜3の
膜厚がばらついても、p型Si基板1中に導入される不純
物量のばらつきは小さくなる。また、このイオン注入に
より形成されたイオン注入層の上層部をパルスレーザー
ビーム5の照射により活性化して活性化層6,7を形成し
た後、この活性化層6,7をエッチング除去しているの
で、残されたイオン注入層の厚さはイオン注入直後のイ
オン注入層の厚さに比べて活性化層6,7の厚さだけ小さ
くなっている。そして、この残されたイオン注入層をIR
Aで活性化することにより、浅いソース領域8及びドレ
イン領域9を形成することができる。これによって、接
合深さxjが例えば0.1μm程度の浅い接合を形成するこ
とができる。また、上述のようにゲートSiO2膜3の膜厚
のばらつきによるp型Si基板1中に導入される不純物量
のばらつきは小さいので、ソース領域8及びドレイン領
域9のシート抵抗のばらつきを極めて小さくすることが
できる。これによって、MOSFETの特性の均一性及び再現
性の向上を図ることができる。
以上、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例においては、IRAによりイオン
注入層を活性化してソース領域8及びドレイン領域9を
形成した後にこれらのソース領域8及びドレイン領域9
上にゲートSiO2膜3を再び形成しているが、活性化層6,
7を除去した後に残されたイオン注入層の表面を熱酸化
してこのイオン注入層の上にゲートSiO2膜3を再び形成
し、その後このイオン注入層をIRAにより活性化してソ
ース領域8及びドレイン領域9を形成することも可能で
ある。
また、上述の実施例のMOSFETはnチャネルMOSFETであ
るが、本発明は、pチャネルMOSFETを形成する場合にも
適用することが可能である。さらに、上述の実施例にお
いては、本発明をMOSLSIの製造に適用した場合について
説明したが、本発明は、例えばバイポーラーCMOSLSIや
バイポーラLSIなどの各種の半導体集積回路の製造に適
用することが可能である。
〔発明の効果〕
本発明は、以上述べたように構成されているので、浅
い拡散層をシート抵抗のばらつきを生じることなく形成
することができる。
【図面の簡単な説明】
第1図A〜第1図1Fは本発明の一実施例によるMOSLSIの
製造方法を工程順に説明するための断面図である。 図面における主要な符号の説明 1:p型Si基板、3:ゲートSiO2膜、4:ゲート電極、5:パル
スレーザービーム、6,7:活性化層、8:ソース領域、9:ド
レイン領域。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板中に第1のゲート酸化膜を介し
    て不純物を少なくともその分布のピークが上記半導体基
    板と上記第1のゲート酸化膜との界面よりも深い所に位
    置するようにイオン注入する工程と、 上記不純物がイオン注入された部分の上記半導体基板の
    うち上記半導体基板と上記第1のゲート酸化膜との界面
    の近傍の部分を紫外パルスレーザービームの照射により
    活性化して活性化層を形成する工程と、 上記第1のゲート酸化膜及び上記活性化層を除去する工
    程と、 上記半導体基板上に第2のゲート酸化膜を形成する工程
    と、 上記活性化層が除去された後に残されている上記不純物
    がイオン注入された部分の上記半導体基板を活性化する
    工程とを具備することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】上記活性化層が除去された後に残されてい
    る上記不純物がイオン注入された部分の上記半導体基板
    を活性化した後に上記第2のゲート酸化膜を形成するこ
    とを特徴とする請求項1記載の半導体装置の方法。
JP29366789A 1989-11-10 1989-11-10 半導体装置の製造方法 Expired - Fee Related JP2821628B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29366789A JP2821628B2 (ja) 1989-11-10 1989-11-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29366789A JP2821628B2 (ja) 1989-11-10 1989-11-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03154349A JPH03154349A (ja) 1991-07-02
JP2821628B2 true JP2821628B2 (ja) 1998-11-05

Family

ID=17797692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29366789A Expired - Fee Related JP2821628B2 (ja) 1989-11-10 1989-11-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2821628B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523584A (ja) * 2004-12-06 2008-07-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001071787A1 (en) * 2000-03-17 2001-09-27 Varian Semiconductor Equipment Associates, Inc. Method of forming ultrashallow junctions by laser annealing and rapid thermal annealing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523584A (ja) * 2004-12-06 2008-07-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス

Also Published As

Publication number Publication date
JPH03154349A (ja) 1991-07-02

Similar Documents

Publication Publication Date Title
JP3211394B2 (ja) 半導体装置の製造方法
JP3277533B2 (ja) 半導体装置の製造方法
US7091114B2 (en) Semiconductor device and method of manufacturing the same
TW409293B (en) Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
US6927130B2 (en) Method of manufacturing a trench gate type field effect transistor
JP2005502203A (ja) 半導体ゲートのドーピング方法
JPH05109737A (ja) 薄膜トランジスタの製造方法
US6555439B1 (en) Partial recrystallization of source/drain region before laser thermal annealing
JP2006005373A (ja) 半導体装置の製造方法
US6902966B2 (en) Low-temperature post-dopant activation process
JP2821628B2 (ja) 半導体装置の製造方法
JPH0677155A (ja) 半導体基板の熱処理方法
JP2002246329A (ja) 半導体基板の極浅pn接合の形成方法
JP3185386B2 (ja) 半導体装置の製造方法
JP5103695B2 (ja) 電界効果型半導体装置の製造方法
JP3143967B2 (ja) 薄膜トランジスタの製造方法
JPH0766152A (ja) 半導体装置の製造方法
JP3031398B2 (ja) Misトランジスタの作製方法
JP3311082B2 (ja) 半導体装置の製造方法
JP2663523B2 (ja) 半導体酸化薄膜の形成方法
JP3493160B2 (ja) 半導体装置の作製方法
JP3370029B2 (ja) 半導体装置の作製方法
JP3031399B2 (ja) Misトランジスタの作製方法
JP3387862B2 (ja) 半導体装置の作製方法
JPH05152227A (ja) 拡散領域形成手段を改良した半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees