JP2663523B2 - 半導体酸化薄膜の形成方法 - Google Patents
半導体酸化薄膜の形成方法Info
- Publication number
- JP2663523B2 JP2663523B2 JP15285488A JP15285488A JP2663523B2 JP 2663523 B2 JP2663523 B2 JP 2663523B2 JP 15285488 A JP15285488 A JP 15285488A JP 15285488 A JP15285488 A JP 15285488A JP 2663523 B2 JP2663523 B2 JP 2663523B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide thin
- semiconductor oxide
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁ゲート型電界効果トランジスタによる
大集積回路いわゆるMOS−LSIの製造に適用して好適な半
導体酸化薄膜の形成方法に係わる。
大集積回路いわゆるMOS−LSIの製造に適用して好適な半
導体酸化薄膜の形成方法に係わる。
本発明は、半導体基体上に、下部にチャンネルストッ
プ領域を有する素子分離領域となる絶縁層を形成し、そ
の後半導体基体全面に200nm以下の波長のエネルギービ
ームを照射してその素子分離領域形成部以外の半導体基
体表面に選択的に半導体酸化薄膜を形成するものであ
り、このようにすることによって半導体酸化薄膜形成部
の極く表面部のみを酸化して不純物導入のなされたチャ
ンネルストップ領域の再拡散を回避して例えばMOS−LSI
の高集積度化をはかり、また安定して均一な目的とする
特性を有する半導体装置を得ることができるようにす
る。
プ領域を有する素子分離領域となる絶縁層を形成し、そ
の後半導体基体全面に200nm以下の波長のエネルギービ
ームを照射してその素子分離領域形成部以外の半導体基
体表面に選択的に半導体酸化薄膜を形成するものであ
り、このようにすることによって半導体酸化薄膜形成部
の極く表面部のみを酸化して不純物導入のなされたチャ
ンネルストップ領域の再拡散を回避して例えばMOS−LSI
の高集積度化をはかり、また安定して均一な目的とする
特性を有する半導体装置を得ることができるようにす
る。
例えばMOS−LSIの微細化，高集積度化にともなってゲ
ート酸化薄膜としての良質なSiO2半導体酸化薄膜の形成
が重要な課題となっている。
ート酸化薄膜としての良質なSiO2半導体酸化薄膜の形成
が重要な課題となっている。
このゲート酸化薄膜となるSiO2半導体酸化薄膜は、通
常シリコンSi半導体基体表面のMOSトランジスタ素子間
にチャンネルストップ領域を形成し、これの上にSiO2等
の厚い絶縁層による素子分離領域を形成して後に電気炉
中で酸素雰囲気中での熱処理がなされてSi基体表面にSi
O2酸化薄膜を形成するという方法がとられる。この場
合、素子の微細化に伴ない例えばチャンネルストップ領
域においてもいわゆるシャロウ化が要求される傾向にあ
るが、熱酸化処理前に形成したチャンネルストップ領域
における不純物の再拡散即ちこのチャンネルストップ領
域の拡大化を制御することも重要な課題となってきてい
る。
常シリコンSi半導体基体表面のMOSトランジスタ素子間
にチャンネルストップ領域を形成し、これの上にSiO2等
の厚い絶縁層による素子分離領域を形成して後に電気炉
中で酸素雰囲気中での熱処理がなされてSi基体表面にSi
O2酸化薄膜を形成するという方法がとられる。この場
合、素子の微細化に伴ない例えばチャンネルストップ領
域においてもいわゆるシャロウ化が要求される傾向にあ
るが、熱酸化処理前に形成したチャンネルストップ領域
における不純物の再拡散即ちこのチャンネルストップ領
域の拡大化を制御することも重要な課題となってきてい
る。
このような課題の解決のためには低温での酸化薄膜形
成が一つの方向であるが、この場合その半導体酸化薄膜
の膜質に問題があり、またSiO2薄膜とSi基体界面の未結
合Si−Ｏによる界面準位の不安定性を惹き起すという問
題がある。これに対処してSiO2半導体酸化薄膜の生成後
に急速加熱処理いわゆるRTA（Rapid Thermal Anneal）
例えばハロゲンランプによる加熱で緻密化処理を行うと
いう方法の提案もあるが、この場合においても微細化さ
れるMOS−LSIにおける拡散を完全に抑制することには限
界がある。
成が一つの方向であるが、この場合その半導体酸化薄膜
の膜質に問題があり、またSiO2薄膜とSi基体界面の未結
合Si−Ｏによる界面準位の不安定性を惹き起すという問
題がある。これに対処してSiO2半導体酸化薄膜の生成後
に急速加熱処理いわゆるRTA（Rapid Thermal Anneal）
例えばハロゲンランプによる加熱で緻密化処理を行うと
いう方法の提案もあるが、この場合においても微細化さ
れるMOS−LSIにおける拡散を完全に抑制することには限
界がある。
本発明は、上述した半導体酸化薄膜の形成にあたって
その加熱酸化に伴う熱がチャンネルストップ領域等に影
響して再拡散を生じることによる微細小の阻害を確実に
回避することができるようにして、特にMOS−LSIの製造
に適用して好適な半導体酸化薄膜の形成法を提供する。
その加熱酸化に伴う熱がチャンネルストップ領域等に影
響して再拡散を生じることによる微細小の阻害を確実に
回避することができるようにして、特にMOS−LSIの製造
に適用して好適な半導体酸化薄膜の形成法を提供する。
本発明においては、第１図に示すように半導体基体
（１）上に、下部にチャンネルストップ領域（２）を有
する絶縁層からなる素子分離領域（３）を形成する工程
と、第２図に示すように半導体基体（１）の全面に同時
的ないしは順次的に200nm以下の波長のエネルギービー
ムを照射し、素子分離領域（３）の形成部以外の半導体
基体（１）の表面に選択的に半導体酸化薄膜（４）を形
成する工程とをとる。
（１）上に、下部にチャンネルストップ領域（２）を有
する絶縁層からなる素子分離領域（３）を形成する工程
と、第２図に示すように半導体基体（１）の全面に同時
的ないしは順次的に200nm以下の波長のエネルギービー
ムを照射し、素子分離領域（３）の形成部以外の半導体
基体（１）の表面に選択的に半導体酸化薄膜（４）を形
成する工程とをとる。
上述の本発明方法によれば、特に200nm以下の波長の
エネルギービームの照射によって半導体酸化薄膜（４）
の形成を行うようにしたものであり、この200nm以下の
エネルギービームは、半導体基体（１）とSiO2絶縁層よ
りなる素子分離領域（３）に対して共に透過性が低く、
吸収性が高いことから、そのエネルギーは殆んど表面に
おいてのみ吸収され、この表面においてのみ、その加熱
がなされるので、特にこのエネルギービームの照射をパ
ルス状に断続的に行えば、より素子分離領域（３）下の
チャンネルストップ領域（２）等を加熱するようなこと
が回避される。具体的には半導体基体（１）の表面の10
0Å程度の深さしかエネルギービームの入り込みができ
なく、この極く表面においてのみ1000℃以上の加熱を行
うことができ、これによって薄い酸化膜を制御性良く形
成することができる。
エネルギービームの照射によって半導体酸化薄膜（４）
の形成を行うようにしたものであり、この200nm以下の
エネルギービームは、半導体基体（１）とSiO2絶縁層よ
りなる素子分離領域（３）に対して共に透過性が低く、
吸収性が高いことから、そのエネルギーは殆んど表面に
おいてのみ吸収され、この表面においてのみ、その加熱
がなされるので、特にこのエネルギービームの照射をパ
ルス状に断続的に行えば、より素子分離領域（３）下の
チャンネルストップ領域（２）等を加熱するようなこと
が回避される。具体的には半導体基体（１）の表面の10
0Å程度の深さしかエネルギービームの入り込みができ
なく、この極く表面においてのみ1000℃以上の加熱を行
うことができ、これによって薄い酸化膜を制御性良く形
成することができる。
図面を参照して本発明をｎチャンネル型MOSトランジ
スタ素子を有するMOS−LSIを得る場合について説明す
る。
スタ素子を有するMOS−LSIを得る場合について説明す
る。
第１図に示すようにｐ型のシリコン半導体基体（１）
を用意し、その一主面に選択的に素子形成部間等の素子
形成部以外のフィールド部に位置してｐ型のチャンネル
ストップ領域（２）を選択的拡散等によって形成し、こ
れの上に選択的熱酸化による厚いSiO2等によるフィール
ド絶縁層より成る素子分離領域（３）を形成する。
を用意し、その一主面に選択的に素子形成部間等の素子
形成部以外のフィールド部に位置してｐ型のチャンネル
ストップ領域（２）を選択的拡散等によって形成し、こ
れの上に選択的熱酸化による厚いSiO2等によるフィール
ド絶縁層より成る素子分離領域（３）を形成する。
そして、酸素を含む酸化性雰囲気中で第２図に示すよ
うに、記載（１）の表面に同時的に或いは順次的に、波
長200nm以下のエネルギービーム例えばArF,F2等のエキ
シマレーザーや、各種希ガス共鳴線ランプ即ちマイクロ
波励起の無電極放電ランプあるいは低圧水銀ランプ,D2
（重水素）ランプ等により、パルス的にすなわち短時間
照射例えば100/秒の断続的照射を行う。このようにする
とき、半導体基体（１）の極く表面のみが例えば1000℃
に加熱され数十〜数百Å程度の薄いSiO2半導体酸化薄膜
（４）が形成される。
うに、記載（１）の表面に同時的に或いは順次的に、波
長200nm以下のエネルギービーム例えばArF,F2等のエキ
シマレーザーや、各種希ガス共鳴線ランプ即ちマイクロ
波励起の無電極放電ランプあるいは低圧水銀ランプ,D2
（重水素）ランプ等により、パルス的にすなわち短時間
照射例えば100/秒の断続的照射を行う。このようにする
とき、半導体基体（１）の極く表面のみが例えば1000℃
に加熱され数十〜数百Å程度の薄いSiO2半導体酸化薄膜
（４）が形成される。
その後第３図に示すように、半導体酸化薄膜（４）上
にゲート電極（５）を、例えば多結晶シリコン層の全面
的CVD（化学的気相成長法）及び選択的エッチングによ
るパターン化によって形成し、これをマスクとしてｎ型
の不純物イオン例えばB+のイオン注入等によってその両
側にソースおよびドレイン各領域（6s）および（6d）を
形成してMOSトランジスタ素子を形成する。
にゲート電極（５）を、例えば多結晶シリコン層の全面
的CVD（化学的気相成長法）及び選択的エッチングによ
るパターン化によって形成し、これをマスクとしてｎ型
の不純物イオン例えばB+のイオン注入等によってその両
側にソースおよびドレイン各領域（6s）および（6d）を
形成してMOSトランジスタ素子を形成する。
上述したように本発明においては、200nm以下のエネ
ルギービームをもって半導体基体（１）の表面を酸素を
含む酸化性雰囲気中で加熱するようにしたものである
が、この200nm以下のエネルギービームは、半導体基体
（１）および素子分離領域（３）の例えばSiおよびSiO2
に対し、共に良好に吸収され、これが100Å程度以下に
は入り込むことがないために、その極く表面のみを加熱
する。したがって厚い素子分離領域（３）下に形成され
たチャンネルストップ領域（２）については、これが殆
んど加熱されるようなことが回避される。そして、特に
エネルギービームの照射を断続的に行う場合は、その加
熱酸化を各短時間の積み重ねで行うことになるので、そ
の加熱が深さ方向に伝達していくことが効果的に回避さ
れることによって、半導体基体（１）が直接的に露呈し
ている部分のみが選択的に、しかも極く薄い半導体酸化
薄膜（４）として、制御性良く形成されることになる。
ルギービームをもって半導体基体（１）の表面を酸素を
含む酸化性雰囲気中で加熱するようにしたものである
が、この200nm以下のエネルギービームは、半導体基体
（１）および素子分離領域（３）の例えばSiおよびSiO2
に対し、共に良好に吸収され、これが100Å程度以下に
は入り込むことがないために、その極く表面のみを加熱
する。したがって厚い素子分離領域（３）下に形成され
たチャンネルストップ領域（２）については、これが殆
んど加熱されるようなことが回避される。そして、特に
エネルギービームの照射を断続的に行う場合は、その加
熱酸化を各短時間の積み重ねで行うことになるので、そ
の加熱が深さ方向に伝達していくことが効果的に回避さ
れることによって、半導体基体（１）が直接的に露呈し
ている部分のみが選択的に、しかも極く薄い半導体酸化
薄膜（４）として、制御性良く形成されることになる。
またこのように形成された半導体酸化薄膜（４）は、
実質的に高温下での酸化であることによって良好な膜質
として形成され、またSi基体（１）との界面に未結晶に
よる界面準位が発生することがないことによって特性の
良いMOS素子が形成される。
実質的に高温下での酸化であることによって良好な膜質
として形成され、またSi基体（１）との界面に未結晶に
よる界面準位が発生することがないことによって特性の
良いMOS素子が形成される。
また上述したようにチャンネルストップ領域（２）の
再拡散即ちその領域の拡大化が阻止されることによっ
て、微細化，高密度が良好に達成され、これによってよ
り高速性の向上がはかられる等実用に供してその利益は
大である。
再拡散即ちその領域の拡大化が阻止されることによっ
て、微細化，高密度が良好に達成され、これによってよ
り高速性の向上がはかられる等実用に供してその利益は
大である。
第１図〜第３図は本発明による半導体酸化薄膜の形成方
法の一例の各工程における略線的拡大断面図である。 （１）は半導体基体、（２）はチャンネルストップ領
域、（３）は素子分離領域、（４）は半導体酸化薄膜で
ある。
法の一例の各工程における略線的拡大断面図である。 （１）は半導体基体、（２）はチャンネルストップ領
域、（３）は素子分離領域、（４）は半導体酸化薄膜で
ある。
Claims (1)
- 【請求項１】半導体基体上に、下部にチャンネルストッ
プ領域を有する絶縁層から成る素子分離領域を形成する
工程と、 半導体基体全面に200nm以下の波長のエネルギービーム
を照射し、上記素子分離領域形成部以外の上記半導体基
体表面に選択的に半導体酸化薄膜を形成する工程とを有
する半導体酸化薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15285488A JP2663523B2 (ja) | 1988-06-21 | 1988-06-21 | 半導体酸化薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15285488A JP2663523B2 (ja) | 1988-06-21 | 1988-06-21 | 半導体酸化薄膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01319943A JPH01319943A (ja) | 1989-12-26 |
| JP2663523B2 true JP2663523B2 (ja) | 1997-10-15 |
Family
ID=15549577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15285488A Expired - Fee Related JP2663523B2 (ja) | 1988-06-21 | 1988-06-21 | 半導体酸化薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663523B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010192520A (ja) * | 2009-02-16 | 2010-09-02 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP6914107B2 (ja) * | 2017-06-05 | 2021-08-04 | 東京エレクトロン株式会社 | ボロン膜の除去方法 |
-
1988
- 1988-06-21 JP JP15285488A patent/JP2663523B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01319943A (ja) | 1989-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159420B1 (ko) | 반도체 기판의 제조방법 | |
| JPS63166219A (ja) | 半導体装置の製造方法 | |
| JP2663523B2 (ja) | 半導体酸化薄膜の形成方法 | |
| JP3077760B2 (ja) | 固相拡散方法 | |
| JP2009048199A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JP2716300B2 (ja) | 半導体装置の製造方法 | |
| JP2821628B2 (ja) | 半導体装置の製造方法 | |
| JPH03227525A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0653157A (ja) | 半導体装置の製造方法 | |
| JPH05315556A (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JP3033579B2 (ja) | 薄膜トランジスタの製法 | |
| JPH0362526A (ja) | 薄膜トランジスタの製法 | |
| JPS6327846B2 (ja) | ||
| JP2763216B2 (ja) | 半導体装置の製造方法 | |
| JP3077804B2 (ja) | 半導体装置の製造方法 | |
| JPS5927524A (ja) | 半導体装置の製造方法 | |
| JPH10189949A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPS6171636A (ja) | シリコンのエツチング方法 | |
| JPH07153684A (ja) | 半導体薄膜の製造方法 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JPS6152986B2 (ja) | ||
| JPH05152227A (ja) | 拡散領域形成手段を改良した半導体装置の製造方法 | |
| JPH1032333A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |