JP6914107B2 - ボロン膜の除去方法 - Google Patents

ボロン膜の除去方法 Download PDF

Info

Publication number
JP6914107B2
JP6914107B2 JP2017111209A JP2017111209A JP6914107B2 JP 6914107 B2 JP6914107 B2 JP 6914107B2 JP 2017111209 A JP2017111209 A JP 2017111209A JP 2017111209 A JP2017111209 A JP 2017111209A JP 6914107 B2 JP6914107 B2 JP 6914107B2
Authority
JP
Japan
Prior art keywords
boron
boron film
film
gas
film according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017111209A
Other languages
English (en)
Other versions
JP2018206976A (ja
Inventor
佳優 渡部
佳優 渡部
正浩 岡
正浩 岡
博一 上田
博一 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017111209A priority Critical patent/JP6914107B2/ja
Priority to US15/997,431 priority patent/US20180350598A1/en
Priority to KR1020180063972A priority patent/KR102071794B1/ko
Priority to CN201810602823.XA priority patent/CN108987262B/zh
Publication of JP2018206976A publication Critical patent/JP2018206976A/ja
Application granted granted Critical
Publication of JP6914107B2 publication Critical patent/JP6914107B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Description

本発明は、ボロン膜の除去方法に関する。
近時、半導体製造技術の発展により、半導体装置の微細化が進み、１０ｎｍ以下のものが出現している。また、さらなる半導体装置の集積化のために半導体素子を立体的に構築する技術が進められている。このため、半導体ウエハ上に形成する薄膜の積層数が増加し、例えば３次元ＮＡＮＤを用いたフラッシュメモリにおいては、酸化珪素（ＳｉＯ２）膜や窒化珪素（ＳｉＮ）膜等を含む、厚さが１μｍ以上の厚い積層膜をドライエッチングにより微細加工する工程が必要となっている。
微細加工を行うためのハードマスクとしては、従来、アモルファスシリコン膜やアモルファスカーボン膜が用いられているが、エッチング耐性が低い。したがって、これらの膜をハードマスクとして用いた場合は膜厚を厚くせざるを得ず、１μｍ以上もの厚い膜を形成する必要がある。
さらに次世代のハードマスク材料として、アモルファスシリコン膜やアモルファスカーボン膜よりもエッチング耐性が高いタングステン等の金属材料膜が検討されている。しかし、非常にエッチング耐性が高いタングステン膜等の金属材料膜は、ドライエッチング加工後の剥離やメタル汚染等への対策が難しい。
このため、アモルファスシリコン膜やアモルファスカーボン膜よりもドライエッチング耐性が高く、ＳｉＯ２膜等に対して高い選択比を有する新たなハードマスク材料としてボロン膜が検討されている。特許文献１には、ハードマスクとしてのボロン膜をＣＶＤにより成膜することが記載されている。
ところで、ハードマスクとして形成される膜は、被エッチング膜を所定形状にエッチングするために局所的に除去して所定の微細パターンに加工すること、半導体ウエハの端部（エッジ・ベベル）に成膜された膜を局所的に除去すること、ハードマスクとしての機能を果たした後に全体を除去すること等、除去処理が必要であり、従来ハードマスク材料として用いられていたアモルファスシリコン膜やアモルファスカーボン膜ではＯ２プラズマによる除去が行われている。
しかしながら、ボロン膜は、Ｏ２プラズマに対する耐性が高く、Ｏ２プラズマではほとんど除去することができない。このため、薬液による除去が検討されており、特許文献１には、ＣＶＤにより成膜されたホウ素膜を、酸化力を有する酸を含む薬液により除去することが記載されている。
特開２０１３−５３３３７６号公報
しかしながら、酸化力を有する酸を含む薬液による除去の場合、微細部分を局所的に選択除去することが困難である。
したがって、本発明は、ボロン膜を容易に除去することができ、かつ微細部分を局所的に選択除去が可能なボロン膜の除去方法を提供することを課題とする。
上記課題を解決するため、本発明は、ＣＶＤにより基板上に形成されたボロン膜を除去するボロン膜の除去方法であって、前記ボロン膜を、酸化雰囲気でレーザー加熱により部分的に熱処理し、熱処理した部分を酸化させる工程と、前記ボロン膜の酸化された部分を水または電解質イオンを含む水溶液により除去する工程とを有し、前記レーザー加熱により部分的に熱処理して酸化させる工程と、前記酸化された部分を除去する工程とにより、フォトリソグラフフィー工程を行うことなく、前記ボロン膜を部分的に除去することを特徴とするボロン膜の除去方法を提供する。
前記酸化雰囲気は酸素またはオゾンを含むものとすることができる。また、前記電解質イオンは、Ｈ ＋ 、ＮＨ ４ ＋ 、Ｆ − 、Ｃｌ − 、ＮＯ ３ − 、ＳＯ ４ ２− 、ＯＨ − のいずれかを含むことができる。前記電解質イオンの水溶液は、酸化性を有する酸以外であることが好ましい。
前記ボロン膜を形成する際に、ボロンと水素を含む原料ガスを用いるものとすることができる。また、前記ボロン膜を形成する際に、プラズマＣＶＤを用いることができる。
前記熱処理は、４００〜１０００℃の範囲の温度で行うことが好ましく、前記熱処理は、１〜６０分の期間行うことが好ましく、前記熱処理は、酸素ガスまたはオゾンガス濃度が２０〜１００％の雰囲気で行われることが好ましい。
前記除去する工程は、前記基板を純水または電解質イオンを含む水溶液に浸漬することにより行うことができ、その場合は、前記基板が浸漬された純水または電解質イオンを含む水溶液に超音波振動を与えることが好ましい。また、前記除去する工程は、前記基板に純水または電解質イオンを含む水溶液の流水を供給することにより行うことができる。
前記ボロン膜を部分的に除去することにより、パターンを形成してもよい。また、前記ボロン膜の基前記板の端部に対応する部分を部分的に除去してもよい。
前記ボロンと水素を含むガスとして、三塩化ホウ素（ＢＣｌ ３ ）ガスと水素との混合ガス、トリメチルボラン（Ｂ（ＣＨ ３ ） ３ ）ガス、トリエチルボラン（Ｂ（Ｃ ２ Ｈ ５ ） ３ ）ガスから選択されたものを用いることができる。
本発明によれば、ＣＶＤにより基板上に形成されたボロン膜を酸化雰囲気で熱処理することにより、熱処理された部分のボロン膜を局所的にボロン酸化物（加水ボロン酸化物）にすることができる。この加水ボロン酸化物は水溶性に近い性質をもつため、水または電解質イオン（Ｈ＋、ＮＨ４ ＋、Ｆ−、Ｃｌ−、ＮＯ３ −、ＳＯ４ ２−、ＯＨ−等）を含む水溶液で容易に除去することができる。したがって、ボロン膜を容易に除去することができ、かつ微細部分を局所的に選択除去が可能である。
本発明の一実施形態に係るボロン膜除去方法を示すフローチャートである。 ＣＶＤボロン膜のＴＤＳの結果を示す図である。 Ｏ２熱処理前後のボロン膜の状態を説明するためのＳＥＭ写真である。 Ｏ２プラズマ処理前後のボロン膜の状態を説明するためのＳＥＭ写真である。 本発明の一実施形態に係るボロン膜除去方法をボロン膜によるパターン形成に応用した実施形態の第１の例を示す工程断面図である。 本発明の一実施形態に係るボロン膜除去方法をボロン膜によるパターン形成に応用した実施形態の第２の例を示す工程断面図である。 本発明の一実施形態に係るボロン膜除去方法をウエハ端部のボロン膜の局所的除去に応用した実施形態の第１の例を示す図である。 本発明の一実施形態に係るボロン膜除去方法をウエハ端部のボロン膜の局所的除去に応用した実施形態の第２の例を示す図である。 実験１のサンプルにおけるボロン膜除去処理前後のＳＥＭ写真である。 ＰＶＤボロン膜を形成したサンプルにおけるボロン膜除去処理前後のＳＥＭ写真である。 実験２の処理前、および各温度で熱処理を行った処理後のＳＥＭ写真を示す図である。 処理前、および熱処理を各温度および各時間で行った処理後のＳＥＭ写真を示す図である。
以下、添付図面を参照して本発明の実施形態について説明する。
＜ボロン膜の除去方法の概要＞
最初に、本発明に係るボロン膜の除去方法の概要について説明する。
ボロン膜は、従来からハードマスクとして用いられていたアモルファスシリコン膜やアモルファスカーボン膜よりもドライエッチング耐性が高いため、厚い積層膜をエッチングする際のハードマスクに適している。
しかし、ボロンは化学的に安定な物質であり、ドライエッチング耐性が高いと同時に、除去することが困難な物質であり、従来のハードマスクであるアモルファスシリコン膜やアモルファスカーボン膜を除去する際に用いられていたＯ２プラズマでは除去できなかった。また、ボロン膜は、酸化薬液処理、例えば硝酸・硫酸の混合薬液処理により除去することは可能であるが、局所的に選択除去することは困難であった。
そこで、ボロン膜の除去処理について検討した。
ボロンは化学的に安定な物質であるが、酸化ボロン（加水物）は水溶性（水溶性に近い性質）であるため、ボロンを酸化させれば容易に除去することができる。実際、酸化ボロンの薬液処理では、薬液により酸化ボロンが形成され、その後の純水洗浄により酸化ボロンが除去されていると考えられる。
これに対し、ドライ雰囲気では、Ｏ２プラズマのような酸化性の高い処理でも酸化ボロンが形成されず、ほとんどボロンが除去されないことが判明した。
さらに検討した結果、プラズマＣＶＤ等のＣＶＤで形成されたボロン膜は、成膜原料としてジボラン（Ｂ２Ｈ６）ガス等のボロンと水素を含むガスを用いるので膜中に相当量、例えば１０ａｔ％程度の水素が含まれており、酸化雰囲気で熱処理することにより、膜中の水素が脱離し、膜中に酸素が取り込まれて酸化ボロンが生成されることが見出された。酸化ボロンは水に溶解する物質であり、水により容易に除去されることが分かっている。
そこで、本発明では、成膜原料として水素とボロンを含むガスを成膜原料として用いたＣＶＤボロン膜が形成された基板に対し、最初に、酸素やオゾンを含む酸化雰囲気で熱処理する工程を実施し、その後、水または電解質イオンを含む水溶液による処理を行う工程を実施する。これにより、ボロン膜を除去することができる。すなわち、熱処理工程により、ボロンが酸化ボロンとなり、水等による処理工程により、酸化ボロンが溶解されて除去される。
＜ボロン膜除去方法の実施形態＞
次に、本発明の一実施形態に係るボロン膜除去方法について説明する。図１は本発明の一実施形態に係るボロン膜除去方法を示すフローチャートである。
ボロン膜は、ハードマスクとして、例えば、シリコンウエハ等の基板上に形成された絶縁膜の上に形成される。ボロン膜としては、ＣＶＤにより成膜されたものを用いる。ＣＶＤによりボロン膜を成膜する際には、原料ガスとして、ジボラン（Ｂ２Ｈ６）ガス、三塩化ホウ素（ＢＣｌ３）ガスと水素との混合ガス、トリメチルボラン（Ｂ（ＣＨ３）３）ガス、トリエチルボラン（Ｂ（Ｃ２Ｈ５）３）ガスのようなアルキルボランガス等のボロンと水素を含むガスが用いられる。また、原料ガスの他、ＡｒガスやＨｅガス等の不活性ガスを含んでいてもよい。また、ＣＶＤは、熱ＣＶＤでもプラズマＣＶＤでもよいが、プラズマＣＶＤのほうが高密度で良好な膜質の膜が得られる。いずれの場合にも、膜中に原料ガス由来の水素が含まれる。ＣＶＤ成膜の際に膜中に含まれる水素量は、およそ３．９〜１１．７ａｔ％の範囲であり、実測値で１０ａｔ％程度である。
本実施形態では、最初に、このようなボロン膜を全部または部分的（局所的）に酸素やオゾン等を含む酸化雰囲気で熱処理してボロン膜を酸化させる（工程１）。この際の加熱手段は特に限定されず、ボロン膜の除去の目的に応じて適宜のものを用いることができる。
例えば、ボロン膜全体を除去する場合には、処理容器内にボロン膜が形成された基板を収容し、処理容器内を酸素やオゾン等を含む酸化雰囲気にして基板全体を抵抗加熱等により加熱する。
また、ボロン膜に微細パターンを形成する場合、基板のベベル部または端部のボロン膜を除去する場合等、局所的に除去する場合は、ボロン膜の除去する部分を局所的に酸素やオゾン等を含む酸化雰囲気で加熱する。このときの加熱手段としてはレーザーやランプを好適に用いることができる。
工程１の熱処理によりボロン膜が酸化されるメカニズムについて、以下に説明する。
上述したように、ＣＶＤにより成膜されたボロン膜は、成膜ガスとしてＢ２Ｈ６ガスのようなボロンと水素を含有するものを用いるので、膜中には成膜ガス由来の水素が相当量含まれる。この状態のボロン膜を従来のようにＯ２プラズマにより処理しても酸素はボロン膜中には入り込めずボロンと酸素との反応はほとんど生じない。
しかし、熱処理によりボロン膜が加熱されると、膜中に含まれる水素が脱離する。図２はＣＶＤボロン膜の昇温脱離ガス分析（ＴＤＳ）の結果を示す図であるが、温度が上昇することによりＨ２ガスが脱離していき、４００℃付近で水素の脱離量がピークとなっていることがわかる。
そして、雰囲気中の酸素が膜中の水素が脱離した部分に侵入し、熱によりボロンと反応して酸化ボロンとなる。図３は、Ｏ２熱処理前後のボロン膜の状態を説明するためのＳＥＭ写真である。熱処理はＯ２ガス雰囲気中８００℃で３０分とした。この図に示すように、処理前に膜厚１４０ｎｍであったボロン膜が、Ｏ２熱処理により７５０ｎｍにも増膜しており、酸化ボロン（ＢｘＯｙ）が形成されていることがわかる。なお、ボロン膜中には水素以外に水分等他の成分も含まれていることから、酸化後の膜厚は、ボロンの酸化による計算上の膜厚よりも厚くなっている。
これに対し、Ｏ２プラズマ処理（１０ｍｉｎ）の場合は、図４のＳＥＭ写真に示すように、処理前後でボロン膜は変化がなく、酸化ボロンが形成されていないことがわかる。
工程１の熱処理の温度は４００℃以上であることが好ましい。４００℃より低い温度では水素の脱離およびボロンの酸化が生じ難い。また、熱処理の温度は設備上の観点から１０００℃以下が好ましく、ボロンの熱拡散の観点から８００℃以下がより好ましい。
熱処理の際の酸化雰囲気はＯ２ガスまたはＯ３ガス濃度が２０〜１００％であることが好ましい。Ｏ２ガスまたはＯ３ガスの残部は窒素ガスまたはＡｒガスやＨｅガスのような希ガス等の不活性ガスを用いることができる。酸化雰囲気は空気であってもよい。
熱処理時間は、温度にもよるが、１〜６０ｍｉｎ程度が好ましい。１ｍｉｎ未満であると十分に水素の脱離およびボロンの酸化が生じ難い。一方、６０ｍｉｎを超えると生産性が悪化する。ただし、除去するボロン膜の膜厚が厚く、熱処理温度が低ければ、６０ｍｉｎ以上必要な場合もある。
以上の熱処理の後、酸化されたボロン膜を水または電解質イオン（Ｈ＋、ＮＨ４ ＋、Ｆ−、Ｃｌ−、ＮＯ３ −、ＳＯ４ ２−、ＯＨ−等）を含む水溶液による処理により除去する（工程２）。酸化ボロンは水に溶解するため、水または電解質イオンを含む水溶液による処理により酸化ボロンが除去される。電解質イオンを含む水溶液としては、酸化性を有する酸以外のものが好ましい。
この水または電解質イオンを含む水溶液による処理は、基板を純水または電解質イオンを含む水溶液に浸漬してもよいし、基板上の酸化ボロンを純水または電解質イオンを含む水溶液の流水で除去してもよい。流水除去としては、基板をスピンチャックにより回転させながら酸化ボロンに純水または電解質イオンを含む水溶液を供給するスピン処理を用いることができる。また、水蒸気等を供給するドライ処理でも可能性がある。純水または電解質イオンを含む水溶液に浸漬させる場合は、超音波発生器により純水に超音波振動を与えて酸化ボロンの除去を促進させてもよい。水または電解質イオンを含む水溶液による処理の時間は処理方法にもよるが、１〜３０ｍｉｎの範囲が好ましい。
以上のような工程１および工程２を含む方法により、基板上に形成されていたボロン膜を全部または局部的に除去することができる。
このように、本実施形態によれば、プラズマ処理（ドライエッチング（ＲＩＥ）処理）を用いずに、熱処理および水等の処理といった簡易な工程で容易にボロン膜を除去することができる。また、従来のようにボロン膜を酸化力を有する酸を含む薬液により直接除去するのではなく、ボロン膜を局所的に酸化ボロンに変化させてから酸化ボロンの部分のみを水等で除去するので、ボロン膜を局所的に選択除去することが可能である。
＜ボロン膜によるパターン形成への応用＞
次に、上記実施形態のボロン膜除去方法をボロン膜によるパターン形成に応用した実施形態について説明する。
［第１の例］
まず、パターン形成への応用の第１の例について説明する。
図５は、本例のパターン形成方法を示す工程断面図である。
最初に、シリコン基板１上に絶縁膜２を形成したウエハを準備し、その上にハードマスクとなるボロン膜３を形成する（図５（ａ））。
ボロン膜３は、上述したように、原料ガスとしてボロンと水素を含む原料ガスを用いてＣＶＤにより成膜する。ＣＶＤは、熱ＣＶＤでもプラズマＣＶＤでもよいが、プラズマＣＶＤのほうが高密度で良好な膜質の膜が得られる。プラズマＣＶＤの場合は、温度は６０〜５００℃が好ましく（より好ましくは２００〜３００℃）、圧力は０．６７〜３３．３Ｐａが好ましい。このようなＣＶＤボロン膜は、３．９〜１１．７ａｔ％程度の水素が含まれている。
次に、ボロン膜３に対し、酸素ノズル１１からＯ２ガスまたはＯ３ガスを供給して酸化雰囲気を形成しつつ熱源としてのレーザー光源１２から所定の微細パターンに対応して局所的（部分的）にレーザー１３を照射し、レーザー加熱（熱処理）を行う（図５（ｂ））。これにより、レーザーが照射されて局所的に加熱された部分に酸化ボロン４が形成される（図５（ｃ））。このときの熱処理条件は、上述した条件と同様である。
次に、酸化ボロン４が形成されたウエハを水または電解質イオンを含む水溶液により処理し、酸化ボロン４を溶解除去する（図５（ｄ））。これにより、ボロン膜による微細パターンが形成される。このときの水等による処理も上述したように純水等への浸漬、スピン処理等の純水等の流水での処理を用いることができる。
本例では、局所的（部分的）に酸化雰囲気でのレーザー加熱を行って酸化ボロンを形成するので、ボロン膜による微細パターンを容易に形成することができる。また、レーザー加熱を用いることにより、フォトリソグラフィー工程を省略することができ、少ない工程でボロン膜による微細パターンを形成することができる。
［第２の例］
次に、パターン形成への応用の第２の例について説明する。
図６は、本例のパターン形成方法を示す工程断面図である。
最初に、シリコン基板１上に絶縁膜２を形成したウエハを準備し、その上にハードマスクとなるボロン膜３を形成し、フォトリソグラフィーおよびエッチング工程を活用し、ボロン膜３上にレジストまたはマスク材料（絶縁物、金属など）の膜５によるパターンを形成する（図６（ａ））。ボロン膜は第１の例と同様、原料ガスとしてボロンと水素を含む原料ガスを用いてＣＶＤにより成膜する。
次に、ボロン膜３に対し、酸素ノズル１１からＯ２ガスまたはＯ３ガスを供給して酸化雰囲気を形成しつつ熱源としてのランプ光源１４を用いたランプ加熱によりボロン膜３のパターンに対応する部分（露出部分）に対し局所的（部分的）に熱処理を行う（図６（ｂ））。これにより、ボロン膜３のパターンに対応する部分に酸化ボロン４が形成される（図６（ｃ））。このときの熱処理条件は、上述した条件と同様である。
次に、酸化ボロン４が形成されたウエハを水により処理し、酸化ボロン４を溶解除去する（図６（ｄ））。これにより、ボロン膜による微細パターンを形成することができる。このときの水等による処理も上述したように純水等への浸漬、スピン処理等の純水等の流水での処理を用いることができる。
本例では、レジストパターンに対応した部分に局所的に酸化雰囲気でのランプ加熱を行って酸化ボロンを形成するので、ボロン膜による微細パターンを容易に形成することができる。
＜ウエハ端部のボロン膜の局所的除去＞
次に、ウエハ端部におけるボロン膜の局所的除去について説明する。
半導体素子の形成において微細加工を行うためにはフォトリソグラフィーを用いてパターン形成を行っているが、近年、パターンのさらなる微細化にともなって行われている短波長化（ＡｒＦ、λ＝１９３ｎｍ）や、光屈折を利用した液浸露光では、パーティクルや汚染問題の観点からウエハ端部（エッジ・ベベル）での膜の管理が強く求められている。
そこで、本実施形態では上記実施形態のボロン膜除去方法をウエハ端部のボロン膜の局所的除去に応用した例を示す。
［第１の例］
まず、ウエハ端部の局所的除去への応用の第１の例について説明する。
図７は、本例のウエハ端部の局所的除去を示す工程断面図である。
ここでは、ウエハ２１上に、上述したＣＶＤによりハードマスクとなるボロン膜２３を形成した際に、そのウエハ２１の端部（エッジ・ベベル）に対応する部分に、酸素ノズル１１からＯ２ガスまたはＯ３ガスを供給して酸化雰囲気を形成しつつ熱源としてのレーザー光源１２から所定の微細パターンに対応して局部的にレーザー１３を照射し、レーザー加熱（熱処理）を行う（図７（ａ））。これにより上述したように酸化ボロンが形成され、その後、水による処理により、端部（エッジ・ベベル）のボロン膜２３が除去される（図７（ｂ））。
本例では、端部のみに局所的に酸化雰囲気での加熱を行って酸化ボロンを形成するので、容易にウエハ端部（エッジ・ベベル）のボロン膜を高精度で除去することができる。また、レーザー加熱を用いることにより、フォトリソグラフィー工程を省略することができ、少ない工程で端部のボロン膜を除去することができる。
［第２の例］
次に、ウエハ端部の局所的除去への応用の第２の例について説明する。
図８は、本例のウエハ端部の局所的除去を示す工程断面図である。
ここでは、ウエハ２１上に、上述したＣＶＤによりハードマスクとなるボロン膜２３を形成した際に、そのウエハ２１の端部（エッジ・ベベル）に対応する部分以外の部分にレジストまたはマスク材料（絶縁物、金属など）の膜２５を形成し、酸素ノズル１１からＯ２ガスまたはＯ３ガスを供給して酸化雰囲気を形成しつつ熱源としてのランプ光源１４を用いたランプ加熱により熱処理を行う（図８（ａ））。これにより、上述したように酸化ボロンが形成され、その後、水による処理により、端部（エッジ・ベベル）のボロン膜２３が除去される（図８（ｂ））。
本例においても、端部のみに局所的に酸化雰囲気での加熱を行って酸化ボロンを形成するので、容易にウエハ端部（エッジ・ベベル）のボロン膜を高精度で除去することができる。
＜実験結果＞
次に、実験結果について説明する。
［実験１］
ここでは、シリコンウエハ上に、成膜原料ガスとしてジボラン（Ｂ２Ｈ６）ガスを用い、温度：３００℃、圧力：５０ｍＴｏｒｒ（６．６７Ｐａ）の条件でプラズマＣＶＤにより厚さ１４０ｎｍのボロン膜を形成したサンプルを準備し、Ｏ２ガス雰囲気８００℃で３０ｍｉｎの熱処理を行った後、超音波振動させた純水中に３０分浸漬するボロン膜除去処理を行った。図９にその際の処理前と処理後のＳＥＭ写真を示す。この写真に示すように、熱処理と純水処理によるボロン膜除去処理によって、ボロン膜が完全に除去されていることが確認された。
比較のため、シリコンウエハ上にＰＶＤにより、厚さ１１７ｎｍのボロン膜を形成したサンプルを準備し、同様のボロン除去処理を行った。図１０にその際の処理前と処理後のＳＥＭ写真を示す。この写真に示すように、ＰＶＤボロン膜の場合は、８００℃という高い温度で熱処理したにもかかわらず、純水処理後にボロン膜がわずかしか除去されていないことがわかる。これはＰＶＤの場合は、膜中の水素量が少なく、熱処理によって酸化ボロンがほとんど形成されないためであると考えられる。
［実験２］
ここでは、実験１と同様、シリコンウエハ上に、成膜原料ガスとしてジボラン（Ｂ２Ｈ６）ガスを用い、温度：３００℃、圧力：５０ｍＴｏｒｒ（６．６７Ｐａ）の条件でプラズマＣＶＤによりボロン膜を形成したサンプルを複数準備し、温度を４００℃、５００℃、６００℃と変化させて、Ｏ２ガス雰囲気で３０分の熱処理を行った後、超音波振動させた純水中に３０分浸漬するボロン膜除去処理を行った。図１１に処理前、および各温度で熱処理を行った処理後のＳＥＭ写真を示す。この図に示すように、熱処理温度が５００℃および６００℃のサンプルについては、熱処理と純水処理によるボロン膜除去処理によって、ボロン膜が完全に除去されていることが確認された。また、熱処理温度が４００℃のサンプルについては、ボロン膜除去処理によって多少ボロン膜が除去されたが、完全に除去するには、さらに長時間の処理が必要であると考えられる。
［実験３］
ここでは、実験１と同様、シリコンウエハ上に、成膜原料ガスとしてジボラン（Ｂ２Ｈ６）ガスを用い、温度：３００℃、圧力：５０ｍＴｏｒｒ（６．６７Ｐａ）の条件でプラズマＣＶＤによりボロン膜を形成したサンプルを複数準備し、温度を４００℃、６００℃、８００℃、時間を１ｍｉｎ、１０ｍｉｎ、２０ｍｉｎ、３０ｍｉｎと変化させて、Ｏ２ガス雰囲気での熱処理を行った後、超音波振動させた純水中に３０分浸漬するボロン膜除去処理を行った。図１２に処理前、および熱処理を各温度および各時間で行った処理後のＳＥＭ写真を示す。この図に示すように、熱処理温度が８００℃では、処理時間が１ｍｉｎでボロン膜がほぼ除去されていた。また、熱処理温度が６００℃では、処理時間が１ｍｉｎでボロン膜が厚さ１４０ｎｍから１２０ｎｍまで減膜し、処理時間が１０ｍｉｎでボロン膜がほぼ除去されていた。さらに、熱処理温度が４００℃では、実験２と同様、処理時間が３０ｍｉｎで多少ボロン膜が除去されたが、完全に除去するには、さらに長時間の処理が必要であると考えられる。
＜他の適用＞
以上、本発明の実施の形態について説明したが、本発明は上記実施形態に限定されることなく本発明の思想の範囲内で種々変形可能である。
例えば、上記実施形態では、ボロン膜の用途としてハードマスクを示したが、これに限らず、薄膜用途では拡散防止用のバリア膜等の他の用途にも適用可能である。
また、酸化雰囲気での熱処理をレーザー加熱、ランプ加熱、抵抗加熱で行うことを例示したが、ボロン膜の除去の態様や目的に応じて、種々の方式や装置を採用することができ、加熱方式や装置は限定されない。
さらに、上記実施の形態において、ボロン膜によるパターン形成の際に、レーザー加熱およびランプ加熱を用いた例を示したが、所定のパターンに対応して局所（部分的）に酸化雰囲気で加熱できればそれらに限るものではない。
さらにまた、上記実施の形態では、ウエハ（シリコンウエハ）上、絶縁膜上に形成されたボロン膜の除去およびパターン形成の例を示したが、これに限らず種々の物質の上に形成されたボロン膜の除去やパターン形成に適用可能である。
１；シリコン基板
２；絶縁膜
３；ＣＶＤボロン膜
４；酸化ボロン
５，２５；レジストまたはマスク材料の膜
１１；酸素ノズル
１２；レーザー光源
１３；レーザー
１４；ランプ光源
２１；ウエハ
２３；ボロン膜

Claims (15)

  1. ＣＶＤにより基板上に形成されたボロン膜を除去するボロン膜の除去方法であって、
    前記ボロン膜を、酸化雰囲気でレーザー加熱により部分的に熱処理し、熱処理した部分を酸化させる工程と、
    前記ボロン膜の酸化された部分を水または電解質イオンを含む水溶液により除去する工程と
    を有し、
    前記レーザー加熱により部分的に熱処理して酸化させる工程と、前記酸化された部分を除去する工程とにより、フォトリソグラフフィー工程を行うことなく、前記ボロン膜を部分的に除去することを特徴とするボロン膜の除去方法。
  2. 前記酸化雰囲気は酸素またはオゾンを含むことを特徴とする請求項１に記載のボロン膜の除去方法。
  3. 前記電解質イオンは、Ｈ＋、ＮＨ４ ＋、Ｆ−、Ｃｌ−、ＮＯ３ −、ＳＯ４ ２−、ＯＨ−のいずれかを含むことを特徴とする請求項１または２に記載のボロン膜の除去方法。
  4. 前記電解質イオンの水溶液は、酸化性を有する酸以外であることを特徴とする請求項３に記載のボロン膜の除去方法。
  5. 前記ボロン膜は、ボロンと水素を含む原料ガスを用いて成膜されたものであることを特徴とする請求項１から請求項４のいずれか１項に記載のボロン膜の除去方法。
  6. 前記ボロン膜は、プラズマＣＶＤにより成膜されたものであることを特徴とする請求項１から請求項５のいずれか１項に記載のボロン膜の除去方法。
  7. 前記熱処理は、４００〜１０００℃の範囲の温度で行うことを特徴とする請求項１から請求項６のいずれか１項に記載のボロン膜の除去方法。
  8. 前記熱処理は、１〜６０分の期間行うことを特徴とする請求項１から請求項７のいずれか１項に記載のボロン膜の除去方法。
  9. 前記熱処理は、酸素ガスまたはオゾンガス濃度が２０〜１００％の雰囲気で行われることを特徴とする請求項１から請求項８のいずれか１項に記載のボロン膜の除去方法。
  10. 前記除去する工程は、前記基板を純水または電解質イオンを含む水溶液に浸漬することにより行うことを特徴とする請求項１から請求項９のいずれか１項に記載のボロン膜の除去方法。
  11. 前記基板が浸漬された純水または電解質イオンを含む水溶液に超音波振動を与えることを特徴とする請求項１０に記載のボロン膜の除去方法。
  12. 前記除去する工程は、前記基板に純水または電解質イオンを含む水溶液の流水を供給することにより行うことを特徴とする請求項１から請求項９のいずれか１項に記載のボロン膜の除去方法。
  13. 前記ボロン膜を部分的に除去することにより、パターンを形成することを特徴とする請求項１から請求項１２のいずれか一項に記載のボロン膜の除去方法。
  14. 前記ボロン膜の基板の端部に対応する部分を部分的に除去することを特徴とする請求項１から請求項１２のいずれか一項に記載のボロン膜の除去方法。
  15. 前記ボロンと水素を含むガスは、三塩化ホウ素（ＢＣｌ ３ ）ガスと水素との混合ガス、トリメチルボラン（Ｂ（ＣＨ ３ ） ３ ）ガス、トリエチルボラン（Ｂ（Ｃ ２ Ｈ ５ ） ３ ）ガスから選択されたものであることを特徴とする請求項５に記載のボロン膜の除去方法。
JP2017111209A 2017-06-05 2017-06-05 ボロン膜の除去方法 Active JP6914107B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017111209A JP6914107B2 (ja) 2017-06-05 2017-06-05 ボロン膜の除去方法
US15/997,431 US20180350598A1 (en) 2017-06-05 2018-06-04 Boron film removing method, and pattern forming method and apparatus using boron film
KR1020180063972A KR102071794B1 (ko) 2017-06-05 2018-06-04 붕소막의 제거 방법 및 붕소막에 의한 패턴 형성 방법
CN201810602823.XA CN108987262B (zh) 2017-06-05 2018-06-05 硼膜的除去方法和硼膜的图案形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017111209A JP6914107B2 (ja) 2017-06-05 2017-06-05 ボロン膜の除去方法

Publications (2)

Publication Number Publication Date
JP2018206976A JP2018206976A (ja) 2018-12-27
JP6914107B2 true JP6914107B2 (ja) 2021-08-04

Family

ID=64458371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017111209A Active JP6914107B2 (ja) 2017-06-05 2017-06-05 ボロン膜の除去方法

Country Status (4)

Country Link
US (1) US20180350598A1 (ja)
JP (1) JP6914107B2 (ja)
KR (1) KR102071794B1 (ja)
CN (1) CN108987262B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7192588B2 (ja) * 2019-03-12 2022-12-20 東京エレクトロン株式会社 基板処理装置及び基板処理方法
CN113192958B (zh) * 2021-04-28 2022-01-04 长江存储科技有限责任公司 存储器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5411115B2 (ja) * 1972-03-16 1979-05-11
JP2663523B2 (ja) * 1988-06-21 1997-10-15 ソニー株式会社 半導体酸化薄膜の形成方法
JP2560251B2 (ja) * 1994-03-18 1996-12-04 工業技術院長 シリコン単結晶自己支持薄膜の製造法
JPH07292485A (ja) * 1994-04-26 1995-11-07 Nissin Electric Co Ltd 窒化ホウ素膜の除去方法
JPH10223590A (ja) * 1997-02-06 1998-08-21 Dainippon Screen Mfg Co Ltd 基板洗浄装置および基板洗浄方法
JPH11145131A (ja) * 1997-03-18 1999-05-28 Toshiba Corp 半導体装置の製造方法及び半導体製造装置、及び半導体装置
US5849091A (en) * 1997-06-02 1998-12-15 Micron Technology, Inc. Megasonic cleaning methods and apparatus
DE19822934C2 (de) * 1998-05-22 2001-11-29 Daimler Chrysler Ag Verfahren zum haftenden Aufbringen einer Schmierstoffschicht auf eine freiliegende und tribologisch beanspruchte Oberfläche eines Gegenstandes, Gegenstand mit an einer freiliegenden Oberfläche haftenden Schmierstoffschicht sowie Verwendung eines beschichteten Gegenstandes
KR20000065398A (ko) * 1999-04-02 2000-11-15 윤종용 급속 열처리 공정 장치
JP2002299274A (ja) * 2001-04-02 2002-10-11 Sanken Electric Co Ltd 半導体装置の製造方法
US20030082923A1 (en) * 2001-10-30 2003-05-01 Yoshi Ono Method and apparatus for radical oxidation of silicon
JP2005123494A (ja) * 2003-10-20 2005-05-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および分析方法
US8337950B2 (en) * 2007-06-19 2012-12-25 Applied Materials, Inc. Method for depositing boron-rich films for lithographic mask applications
JP5656010B2 (ja) * 2009-12-04 2015-01-21 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置
US8617938B2 (en) * 2011-01-25 2013-12-31 International Business Machines Corporation Device and method for boron diffusion in semiconductors
US9984915B2 (en) * 2014-05-30 2018-05-29 Infineon Technologies Ag Semiconductor wafer and method for processing a semiconductor wafer
US9484431B1 (en) * 2015-07-29 2016-11-01 International Business Machines Corporation Pure boron for silicide contact

Also Published As

Publication number Publication date
KR20180133224A (ko) 2018-12-13
CN108987262A (zh) 2018-12-11
US20180350598A1 (en) 2018-12-06
KR102071794B1 (ko) 2020-01-30
CN108987262B (zh) 2023-08-18
JP2018206976A (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
KR102403102B1 (ko) 반도체 처리 장치
JP6742720B2 (ja) 酸化物層のエッチング方法及びエッチング装置
US7887711B2 (en) Method for etching chemically inert metal oxides
JP2016517179A (ja) 垂直ｎａｎｄ素子のための新規のマスク除去方法
TW200818306A (en) Etch method in the manufacture of an integrated circuit
JPH0777214B2 (ja) 有機物の灰化方法
JP2012509592A (ja) 灰化方法及び装置による基板工程プラズマ
TW201243030A (en) Selective silicon nitride etch
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
KR100870997B1 (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
CN109922898B (zh) 用于基于碳的膜的自限制循环蚀刻方法
JPWO2020016915A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6914107B2 (ja) ボロン膜の除去方法
TW202217444A (zh) 光阻之乾式顯影製程
TW201001535A (en) Method of semiconductor processing
TW200947560A (en) Methods for adjusting critical dimension uniformity in an etch process
JP2006148122A (ja) 半導体基板上の金属構造から残留物を除去するための方法
Kim et al. High‐aspect‐ratio oxide etching using CF4/C6F12O plasma in an inductively coupled plasma etching system with low‐frequency bias power
JP2001271192A (ja) 表面処理方法
JP4515309B2 (ja) エッチング方法
US20160141184A1 (en) Dry development and image transfer of si-containing self-assembled block copolymers
KR20190097560A (ko) 실리콘의 원자층 에칭 방법
WO2021166674A1 (ja) 基板処理方法及び基板処理システム
JP2005123494A (ja) 半導体装置の製造方法および分析方法
KR100312985B1 (ko) 반도체소자제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210713

R150 Certificate of patent or registration of utility model

Ref document number: 6914107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150