CN113192958B - 存储器件及其制造方法 - Google Patents

存储器件及其制造方法 Download PDF

Info

Publication number
CN113192958B
CN113192958B CN202110465575.0A CN202110465575A CN113192958B CN 113192958 B CN113192958 B CN 113192958B CN 202110465575 A CN202110465575 A CN 202110465575A CN 113192958 B CN113192958 B CN 113192958B
Authority
CN
China
Prior art keywords
layer
hard mask
mask layer
sacrificial
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110465575.0A
Other languages
English (en)
Other versions
CN113192958A (zh
Inventor
周毅
张硕
张伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110465575.0A priority Critical patent/CN113192958B/zh
Publication of CN113192958A publication Critical patent/CN113192958A/zh
Application granted granted Critical
Publication of CN113192958B publication Critical patent/CN113192958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请公开了一种存储器件及其制造方法，制造方法包括：在衬底表面依次形成堆叠层、第二牺牲层、第一硬掩膜层，堆叠层包括交替堆叠的多个第一牺牲层和多个层间绝缘层或者包括交替堆叠的多个栅极和多个层间绝缘层；形成图形化的第一硬掩膜层；形成贯穿堆叠层且到达衬底中的多个通孔；以及去除第二牺牲层以及图形化的第一硬掩膜层，第一硬掩膜层为硼掺杂的无定形碳材料层。通过采用一种硼掺杂的无定形碳材料层(Sophia)作为第一硬掩膜层，通过更薄厚度的掩膜层可以实现图形转移至堆叠层，在该光刻工艺过程中光刻机台可以在当站对套刻对准精度做补偿，进而更高精度地完成光刻也解决了光刻刻蚀工艺中光刻窗口进一步压缩的问题。

Description

存储器件及其制造方法
技术领域
本发明涉及存储器件的制造领域，更具体地，涉及一种存储器件及其制造方法。
背景技术
随着半导体器件中的存储器件在生活中的应用越来越广，人们对高度集成电子装置越来越重视，进而高速、低功率、大密度的半导体存储器件得到快速发展。3D NAND器件是业界所研发的一种新兴的闪存存储器，通过垂直堆叠多层数据存储单元来解决2D NAND器件或者平面NAND器件带来的限制，且具备更高的精度，有效地降低了制造成本和能耗。由于存储器件的堆叠层数越来越多，3D NAND器件的存储核心区域中重要的结构通孔(ChannelHole)的制作需要更高的工艺精度以及达到更大的深宽比。
目前，刻蚀工艺中第二硬掩膜层图形转移的目标层碳材料硬掩层通常采用一种科迪亚克(Kodiak)的类金刚石结构碳材料层。然而，科迪亚克(Kodiak)这种无定形碳薄膜具有极高的消光系数，随着氮化硅-氧化硅叠层(NO pairs)不断增加，通过刻蚀形成通孔结构需要更厚的科迪亚克(Kodiak)层作为硬掩膜。例如刻蚀厚度达到约5微米程度的氮化硅-氧化硅叠层(NO pairs)，其掩膜厚度需要达到微米量级，这种情况下会造成光刻机台无法在当站对套刻对准精度做补偿，进而只有在返工后才可获悉工艺结果。同时随着3D NAND器件结构进一步复杂化，通孔(Channel Hole)由单次刻蚀转向二次沉积二次刻蚀，其硬掩模刻蚀选择比、套刻对准精度以及随叠层厚度增加变得更加严重的孔洞倾斜(tilting)等问题都在进一步压缩工艺窗口且影响着半导体器件的良率。
现有技术中采用科迪亚克(Kodiak)作为硬掩膜刻蚀形成通孔结构的方式，会影响整个半导体器件的良率，进而选择何种硬掩膜材料来克服上述因采用科迪亚克(Kodiak)层造成的不良影响，成为本领域技术人员所致力研究的一个方向。
发明内容
有鉴于此，本发明提供了一种存储器件及其制造方法。
根据本发明的一方面，提供了一种存储器结构的制造方法，包括：
在衬底表面依次形成堆叠层、第二牺牲层、第一硬掩膜层，所述堆叠层包括交替堆叠的多个第一牺牲层和多个层间绝缘层，或者包括交替堆叠的多个栅极和多个层间绝缘层；
形成图形化的第一硬掩膜层；
形成贯穿所述堆叠层且到达所述衬底中的多个通孔；以及
去除所述第二牺牲层以及所述图形化的第一硬掩膜层，
其中，所述第一硬掩膜层为硼掺杂的无定形碳材料层。
可选地，所述第二牺牲层覆盖所述堆叠层。
可选地，所述第二牺牲层为多晶硅层。
可选地，所述第二牺牲层为无定型碳材料层，所述第二牺牲层的厚度不低于10纳米。
可选地，去除所述第二牺牲层以及所述第一硬掩膜层的步骤包括：
采用湿法刻蚀工艺去除所述第二牺牲层，以将所述第二牺牲层和所述第一硬掩膜层剥离。
可选地，对所述第一硬掩膜层光刻以图形化的步骤包括：
在所述第一硬掩膜层的表面形成第二硬掩膜层；
对所述第二硬掩膜层光刻以形成图形化的第二硬掩膜层；以及
基于图形化的第二硬掩膜层进行图形转换以形成图形化的第一硬掩膜层。
可选地，所述第二硬掩膜层为氮氧化硅材料层。
可选地，还包括：
设置在所述对叠层和所述第二牺牲层之间的隔离层，所述多个通孔贯穿所述隔离层。
根据本发明的另一方面，还提供了一种存储器件，包括：
衬底；
位于所述衬底表面的堆叠层，所述堆叠层包括交替堆叠的多个第一牺牲层和多个层间绝缘层，或者包括交替堆叠的多个栅极和多个层间绝缘层；
多个通孔，贯穿所述堆叠层且到达所述衬底中，所述多个通孔是通过图形化的第一硬掩膜层刻蚀所述堆叠层形成的；
所述第一硬掩膜层为硼掺杂的无定形碳材料层。
可选地，所述多个通孔形成的过程中还包括位于图形化的第一硬掩膜层与堆叠层之间的第二牺牲层。
可选地，所述第二牺牲层覆盖所述堆叠层。
可选地，所述第二牺牲层为多晶硅层。
可选地，所述第二牺牲层为无定型碳材料层，所述第二牺牲层的厚度不低于10纳米。
本申请提供的存储器件及其制造方法，通过采用一种硼掺杂的无定形碳材料层(Sophia)作为第一硬掩膜层，将图形转移至堆叠层进而形成贯穿堆叠层到达衬底中的通孔。在上述光刻形成通孔的工艺中，采用更薄厚度的掩膜层可以实现图形转移至堆叠层，并且在该光刻工艺过程中光刻机台可以在当站对套刻对准精度做补偿，进而更高精度地完成光刻也解决了光刻(litho)刻蚀(Etch)工艺中光刻窗口进一步压缩的问题。
更进一步地，通过在堆叠层和第一硬掩膜层之间设置第二牺牲层，之后在去除第二牺牲层的工艺中，残留的部分第一硬掩膜层会随第二牺牲层被剥离。即，本申请提供的制造方法在更简单、更高精度的完成光刻形成通孔之后，在去除第二牺牲层的工艺中同时将位于第二牺牲层表面的第一硬掩膜层剥离去除，在不影响存储器件的结构的基础上，保证将采用现有湿法刻蚀工艺无法有效刻蚀的硼掺杂的无定形碳材料层(Sophia)中的含硼元素的残余材料随着第二牺牲层彻底剥离，进而不会影响存储器件的后续制造工艺及产品良率。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本公开的一些实施例，而非对本公开的限制。
图1示出了根据本发明实施例提供的存储器件的制造方法的流程示意图。
图2a、2b、2c、2d示出了根据本发明实施例提供的存储器件在制造方法中部分阶段的截面结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
目前3D NAND器件中通孔的制作过程中，刻蚀工艺需要通过多次图形转移，具体例如从光刻胶到第二硬掩膜层(HM SION)，再从第二硬掩膜层(HM SION)到碳材料硬掩模层，最后从碳材料硬掩模层至氮化硅-氧化硅叠层(NO pairs)转换进而形成通孔结构。本申请提供的存储器件的制造方法中，采用一种硼掺杂的无定形碳材料层作为第一硬掩膜层，将图形转移到堆叠层(氮化硅-氧化硅叠层)。相较于采用科迪亚克(Kodiak)作为第一硬掩膜层的制造方法，只需更薄的硼掺杂的无定形碳材料层即可实现图像转移，且采用该制造方式光刻机台可在当站对套刻对准精度进行补偿以提升刻蚀选择比，进而解决了光刻(litho)刻蚀(Etch)工艺中光刻窗口进一步压缩的问题。其次，上述存储器件的制造方法中还在堆叠层与第一硬掩膜层之间设置第二牺牲层，该第二牺牲层在去除第一硬掩膜层的工艺中可以更好地将残余的第一硬掩膜层去除。
本发明可以各种形式呈现，以下将描述其中一些三维存储器件的示例。
图1示出了根据本发明实施例提供的存储器件的制造方法的流程示意图。图2a、2b、2c、2d示出了根据本发明实施例提供的存储器件在制造方法中部分阶段的截面结构示意图。
如图1所示，示出一种存储器件的制造方法流程，主要涉及存储器件中通孔的制作，包括如下步骤：
步骤S10：在衬底表面依次形成堆叠层、第二牺牲层、第一硬掩膜层。具体地，结合附图2a所示，在衬底110表面形成多个层间绝缘层131和多个第一牺牲层132交替堆叠的堆叠层130，或者在衬底110表面形成多个栅极132和多个层间绝缘层131交替堆叠的堆叠层130。接着在堆叠层130远离衬底110的表面形成第二牺牲层150。接着在第二牺牲层150远离堆叠层130的表面形成第一硬掩膜层160。在该实施例中，衬底101例如是单晶硅衬底，层间绝缘层131例如由氧化硅组成，第一牺牲层132例如由氮化硅组成。第二牺牲层150可以是单半导体层，也可以是至少两层的叠层结构。其中第二牺牲层150中至少包括一层多晶硅层或者无掺杂的无定型碳材料层，且第二牺牲层150覆盖堆叠层130表面。其中，第二牺牲层150还可以被替换为具备以下特点的半导体材料层，其在沉积厚度下透光性应满足光刻工艺进行当站对套校验的标准，以及能够被去除第一硬掩膜层的湿法刻蚀的化学试剂有效清除的同时对存储器件的中间半导体结构中的半导体层的影响在可接受范围内。第一硬掩膜层160例如为一种硼掺杂的无定形碳材料层(Sophia)，第一硬掩膜层160的厚度与待形成的通孔深度及刻蚀选择比相关。其中，在堆叠层130远离衬底110的表面还形成隔离层140，本实施例中，隔离层140为正硅酸乙酯(TEOS)。隔离层140位于堆叠层130与第二牺牲层150之间，第二牺牲层150覆盖隔离层140。第二牺牲层150的厚度不低于10nm。可选地，第二牺牲层150为多晶硅层时，第二牺牲层150的厚度为10纳米～50纳米。可选地，第二牺牲层150为无定型碳材料层，所述第二牺牲层的厚度不低于10纳米，优选地第二牺牲层150的最大厚度为60纳米～100纳米。
步骤S20：形成图形化的第一硬掩膜层。具体地，结合附图2b所示，在图2a所示出的半导体结构的基础上，在第一硬掩膜层160远离第二牺牲层150的表面还形成第二硬掩膜层(图中未示出)，之后在第二硬掩膜层表面涂覆光刻胶以形成图形化的第二硬掩膜层，之后采用光刻工艺将第二硬掩膜层的图形转移以得到图形化的第一硬掩膜层161。其中，图形化的第一硬掩膜层161包括含了多个开口171，多个开口171作为后续形成通孔的光刻窗口。接着，例如采用回刻蚀工艺去除图形化的第二硬掩膜层。第二硬掩膜层例如为氮氧化硅材料层。
步骤S30：形成多个通孔。具体地，结合附图2c所示，在图2b所示出的半导体结构的基础上，以图形化的第一硬掩膜层161对堆叠层130进行光刻依次贯穿第二牺牲层150、隔离层140、进而形成多个通孔172。通孔172贯穿堆叠层130且到达衬底110中。其中，在该步骤中，以图形化的第一硬掩膜层161为掩膜版进行光刻，进而第二牺牲层150以及隔离层140皆图形化。在后续工艺中，通过在通孔172中填充绝缘材料、功能层等工艺形成沟道柱。更进一步地，由堆叠层替换形成为栅叠层的步骤例如在形成通孔172之后和形成沟道柱之前进行。
步骤S40：去除第二牺牲层以及第一硬掩膜层。具体地，形成通孔172之后，去除图形化的第一硬掩膜层161以及第二牺牲层150。具体地，例如采用湿法刻蚀工艺，可以将第二牺牲层150从位于堆叠层130表面的隔离层140的表面剥离，进而位于第二牺牲层150表面的图形化的第一硬掩膜层161也随之被去除。更进一步地，在湿法刻蚀过程中，图形化的第二牺牲层150的侧面被打开，更容易侧向侵蚀剥离。
在可替代的实施例中，结合附图2c、2d所示，在形成多个通孔172之后，如图2c所示，例如采用湿法刻蚀或者干法刻蚀工艺去除图形化的第一硬掩膜层161，但是仍有部分残留的第一硬掩膜层162。之后如图2d所示，采用湿法刻蚀工艺去除第二牺牲层150，在此工艺中残留的第一硬掩膜层162也会随之被去除。
本申请提供的上述制造方法，通过采用一种硼掺杂的无定形碳材料层(Sophia)作为第一硬掩膜层，将图形转移至堆叠层进而形成贯穿堆叠层到达衬底中的通孔。在上述光刻形成通孔的工艺中，第一硬掩膜层相较于采用科迪亚克(Kodiak)层，通过更薄的厚度可以实现图形转移至堆叠层，并且在该光刻工艺过程中光刻机台可以在当站对套刻对准精度做补偿，进而更高精度地完成光刻也解决了光刻(litho)刻蚀(Etch)工艺中光刻窗口进一步压缩的问题。
本申请中采用一种新的第一硬掩膜层形成通孔，在形成通孔之后去除掩膜版的工艺中，采用常规的湿法刻蚀工艺不能很好地去除第一硬掩膜层，导致在半导体结构中残留部分第一硬掩膜层。进而，本申请提供的存储器件的制造方法中，通过在堆叠层和第一硬掩膜层之间设置第二牺牲层，之后在去除第二牺牲层的工艺中，残留的部分第一硬掩膜层会随第二牺牲层被剥离。即，本申请提供的制造方法在更简单、更高精度的完成光刻形成通孔之后，在去除第二牺牲层的工艺中同时将位于第二牺牲层表面的第一硬掩膜层剥离去除，在不影响存储器件的结构的基础上，保证将采用现有湿法刻蚀工艺无法有效刻蚀的硼掺杂的无定形碳材料层(Sophia)中的含硼元素的残余材料随着第二牺牲层彻底剥离，进而不会影响存储器件的后续制造工艺及产品良率。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种存储器件的制造方法，包括：
在衬底表面依次形成堆叠层、第二牺牲层、第一硬掩膜层，所述堆叠层包括交替堆叠的多个第一牺牲层和多个层间绝缘层，或者包括交替堆叠的多个栅极和多个层间绝缘层；
形成图形化的第一硬掩膜层；
形成贯穿所述堆叠层且到达所述衬底中的多个通孔；以及
去除所述第二牺牲层以及所述图形化的第一硬掩膜层，
其中，所述第一硬掩膜层为硼掺杂的无定形碳材料层，所述第二牺牲层包括多晶硅层。
2.根据权利要求1所述的制造方法，其中，所述第二牺牲层覆盖所述堆叠层。
3.根据权利要求1所述的制造方法，其中，所述第二牺牲层的厚度不低于10纳米。
4.根据权利要求1所述的制造方法，其中，去除所述第二牺牲层以及所述第一硬掩膜层的步骤包括：
采用湿法刻蚀工艺去除所述第二牺牲层，以将所述第二牺牲层和所述第一硬掩膜层剥离。
5.根据权利要求1所述的制造方法，其中，对所述第一硬掩膜层光刻以图形化的步骤包括：
在所述第一硬掩膜层的表面形成第二硬掩膜层；
对所述第二硬掩膜层光刻以形成图形化的第二硬掩膜层；以及
基于图形化的第二硬掩膜层进行图形转换以形成图形化的第一硬掩膜层。
6.根据权利要求5所述的制造方法，其中，所述第二硬掩膜层为氮氧化硅材料层。
7.根据权利要求1所述的制造方法，其中，还包括：
设置在所述堆叠层和所述第二牺牲层之间的隔离层，所述多个通孔贯穿所述隔离层。
8.一种存储器件，其中，包括：
衬底；
位于所述衬底表面的堆叠层，所述堆叠层包括交替堆叠的多个第一牺牲层和多个层间绝缘层，或者包括交替堆叠的多个栅极和多个层间绝缘层；
多个通孔，贯穿所述堆叠层且到达所述衬底中，所述多个通孔是通过图形化的第一硬掩膜层刻蚀所述堆叠层形成的，所述多个通孔形成的过程中还包括位于图形化的所述第一硬掩膜层与所述堆叠层之间的第二牺牲层；
所述第一硬掩膜层为硼掺杂的无定形碳材料层，所述第二牺牲层包括多晶硅层。
9.根据权利要求8所述的存储器件，其中，所述第二牺牲层覆盖所述堆叠层。
10.根据权利要求8所述的存储器件，其中，所述第二牺牲层的厚度不低于10纳米。
CN202110465575.0A 2021-04-28 2021-04-28 存储器件及其制造方法 Active CN113192958B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110465575.0A CN113192958B (zh) 2021-04-28 2021-04-28 存储器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110465575.0A CN113192958B (zh) 2021-04-28 2021-04-28 存储器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113192958A CN113192958A (zh) 2021-07-30
CN113192958B true CN113192958B (zh) 2022-01-04

Family

ID=76979688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110465575.0A Active CN113192958B (zh) 2021-04-28 2021-04-28 存储器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113192958B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172158A (zh) * 2022-07-12 2022-10-11 长鑫存储技术有限公司 半导体结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021838A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(上海)有限公司 无定形碳处理方法及采用无定形碳作为硬掩膜的刻蚀方法
CN108987262A (zh) * 2017-06-05 2018-12-11 东京毅力科创株式会社 硼膜的除去方法和硼膜的图案形成方法
CN109690735A (zh) * 2016-09-14 2019-04-26 马特森技术有限公司 用于高纵横比结构的剥离方法
CN111627807A (zh) * 2016-03-28 2020-09-04 株式会社日立高新技术 等离子处理方法以及等离子处理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7867913B2 (en) * 2007-09-28 2011-01-11 Hynix Semiconductor Inc. Method for fabricating fine pattern in semiconductor device
US9653327B2 (en) * 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
US11049728B2 (en) * 2018-10-31 2021-06-29 Entegris, Inc. Boron-doped amorphous carbon hard mask and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021838A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(上海)有限公司 无定形碳处理方法及采用无定形碳作为硬掩膜的刻蚀方法
CN111627807A (zh) * 2016-03-28 2020-09-04 株式会社日立高新技术 等离子处理方法以及等离子处理装置
CN109690735A (zh) * 2016-09-14 2019-04-26 马特森技术有限公司 用于高纵横比结构的剥离方法
CN108987262A (zh) * 2017-06-05 2018-12-11 东京毅力科创株式会社 硼膜的除去方法和硼膜的图案形成方法

Also Published As

Publication number Publication date
CN113192958A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
KR100874433B1 (ko) 반도체 소자의 패턴 형성 방법
KR101087835B1 (ko) 반도체 소자의 미세 패턴 형성방법
US7312158B2 (en) Method of forming pattern
US6579757B2 (en) Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized
US7592265B2 (en) Method of trimming a hard mask layer, method for fabricating a gate in a MOS transistor, and a stack for fabricating a gate in a MOS transistor
TW200939301A (en) Method for manufacturing a semiconductor device
JP2001274063A (ja) 半導体装置の製造方法
KR100334393B1 (ko) 반도체소자의 제조방법
US20090227110A1 (en) Method of Forming Mask Pattern
CN113192958B (zh) 存储器件及其制造方法
US20110254142A1 (en) Stacked structure
US7550362B2 (en) Method for manufacturing semiconductor device
KR100568452B1 (ko) 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자.
WO2022160629A1 (zh) 半导体结构的制作方法及半导体结构
WO2014142253A1 (ja) 半導体装置の製造方法
TW200818409A (en) Method for fabricating storage node contact in semiconductor device
KR20080045960A (ko) 반도체 소자의 랜딩플러그 형성방법
US20070099127A1 (en) Compact integrated capacitor
KR100780763B1 (ko) 반도체 소자의 금속게이트 및 그 형성방법
KR100940275B1 (ko) 반도체 소자의 게이트 패턴 형성방법
US7022567B2 (en) Method of fabricating self-aligned contact structures
TWI833601B (zh) 基底的處理方法
KR20090000882A (ko) 반도체소자의 미세 패턴 형성방법
KR0166039B1 (ko) 반도체소자의 캐패시터 제조방법
KR100900141B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant