TWI833601B - 基底的處理方法 - Google Patents

基底的處理方法 Download PDF

Info

Publication number
TWI833601B
TWI833601B TW112108901A TW112108901A TWI833601B TW I833601 B TWI833601 B TW I833601B TW 112108901 A TW112108901 A TW 112108901A TW 112108901 A TW112108901 A TW 112108901A TW I833601 B TWI833601 B TW I833601B
Authority
TW
Taiwan
Prior art keywords
portions
mask
layer
opaque
pattern
Prior art date
Application number
TW112108901A
Other languages
English (en)
Other versions
TW202403851A (zh
Inventor
蔡志楹
王瑞僧
陳益義
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/855,924 external-priority patent/US20240004300A1/en
Priority claimed from US17/856,194 external-priority patent/US20240008266A1/en
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202403851A publication Critical patent/TW202403851A/zh
Application granted granted Critical
Publication of TWI833601B publication Critical patent/TWI833601B/zh

Links

Abstract

本申請提供一種基底的處理方法。該處理方法包括以下步驟:在該基底上形成一感光層;執行一第一曝光製程,透過一第一遮罩將該感光層曝光於一光化輻射;執行一第一顯影製程,去除在該光化輻射曝光的該感光層的部分,並形成一中間圖案;執行一第二曝光製程,透過一第二遮罩將該中間圖案曝光於該光化輻射;執行一第二顯影製程,去除在該光化輻射屏蔽的該中間圖案的部分,並形成一目標圖案;以及執行一蝕刻製程,以去除透過該目標圖案曝露的該基底的部分。

Description

基底的處理方法
本申請案主張美國第17/855,924及17/856,194號專利申請案之優先權(即優先權日為「2022年7月1日」),其內容以全文引用之方式併入本文中。
本揭露關於一種半導體基底的處理方法,特別是有關於一種利用雙色調顯影方法製備圖案以轉移到半導體基底上的處理方法。
動態隨機存取記憶體(DRAM)是一種揮發性記憶體儲存元件,是許多電子產品中不可缺少的部分。DRAM包括大量的儲存單元(memory cell),這些儲存單元被安排成一陣列,經配置以儲存資料。如圖1所示,每個儲存單元10設置於字元線WL和位元線BL的交匯處,包括存取電晶體110和儲存電容器120。存取電晶體110因應於施加在存取電晶體110上的電壓而導電,然後將儲存電容器120連接到相關的位元線BL。
通常,存取電晶體110經由穿過存取電晶體110和位元線BL之間的一個或複數個介電層的導電插塞(導電通孔)與位元線BL電連接。目前,用於容納導電插塞的溝槽形成的預設圖案是在硬遮罩中定義,以用於使用微影-蝕刻-微影-蝕刻(LELE)方法來對介電層進行圖案化。
當進行LELE方法時,首先在介電層上施加第一光阻層; 透過第一微影製程在第一光阻層中形成預設圖案的部分(以下稱為"第一圖案"),並執行第一蝕刻製程,將第一圖案轉移到介電層和第一光阻層之間的目標層,以便對介電層進行圖案化。換句話說,目標層是做為介電層的圖案化的硬遮罩。在第一蝕刻製程之後,殘留的第一光阻層從目標層上被移除,然後在目標層上施加第二光阻層。隨後,執行第二微影製程以在第二光阻層中形成預設圖案的其他部分(以下稱為"第二圖案"),並執行第二蝕刻製程以將第二圖案轉移到目標層中。因此,在目標層中形成一個複雜且精確的預設圖案。
然而,在第一微影製程之後,其上形成有第一圖案的目標層可能直接接觸到第二微影製程和第二蝕刻製程中使用的蝕刻劑或化學溶劑,因此,在目標層中形成的第一圖案可能變形或目標層的曝露表面可能被損壞,這可能降低第一圖案的正確性並對後續製備過程產生不利影響。
上文之「先前技術」說明僅係提供背景技術,並未承認上文之「先前技術」說明揭示本揭露之標的,不構成本揭露之先前技術,且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供一種基底的處理方法。該處理方法包括以下步驟:在該基底上形成一感光層;執行一第一曝光製程,透過一第一遮罩將該感光層曝光於一光化輻射;執行一第一顯影製程,去除在該光化輻射曝光的該感光層的部分,並形成一中間圖案;執行一第二曝光製程,透過一第二遮罩將該中間圖案曝光於該光化輻射;執行一第二顯影製程,去除在該光化輻射屏蔽的該中間圖案的部分,並形成一目標圖案;以及執行一蝕刻製程,去除透過該目標圖案曝露的該基底的部分。
在一些實施例中,該第一遮罩及該第二遮罩具有互補的幾何圖案。
在一些實施例中,該第一遮罩具有複數個第一透明部分及與該複數個第一透明部分交替排列的複數個第一不透明部分,該第二遮罩具有複數個第二透明部分及與該複數個第二透明部分交替排列的複數個第二不透明部分;該複數個第一透明部分及該複數個第二不透明部分具有一第一長度,且該複數個第一不透明部分及該複數個第二透明部分具有不同於該第一長度的一第二長度。
在一些實施例中,該第一長度小於該第二長度。
在一些實施例中,在該第一曝光製程之後,該感光層包括複數個第一曝光部分,該部分對應於該第一遮罩的該複數個第一透明部分,以及複數個第一未曝光部分,該部分對應於該第一遮罩的複數個第一不透明部分,並且該第一顯影製程利用一正色調顯影劑來去除該複數個第一曝光部分。
在一些實施例中,在該第二曝光製程之後,該中間圖案包括複數個第二曝光部分,該部分對應於該第二遮罩的該複數個第二透明部分,以及複數個第二未曝光部分,該部分對應於該第二遮罩的該複數個第二不透明部分,並且該第二顯影製程利用一負色調顯影劑來去除該複數個第二未曝光部分。
在一些實施例中,在該第二曝光製程中,該複數個第二不透明部分分別設置於該複數個第一未曝光部分的上方。
在一些實施例中,在該第二曝光製程中,該第二遮罩的該複數個第二不透明部分的中心與該複數個第一未曝光部分的中心對齊。
在一些實施例中,該處理方法更包括在該感光層的製備之前在該基底上沉積一抗反射塗層(ARC),其中該目標圖案曝露的該ARC層的部分在該蝕刻製程中被移除。
本揭露的一個方面提供一種基底上位元線接觸的製備方法。該製備方法包括以下步驟:在該基底上沉積一絕緣層及一犧牲層;在該犧牲層上形成一感光層;執行一第一曝光製程,透過一第一遮罩將該感光層曝光於一光化輻射;執行一第一顯影製程,在該犧牲層上形成一中間圖案;執行一第二曝光製程,透過該第二遮罩將該中間圖案曝光於該光化輻射。執行一第二顯影製程,在該犧牲層上形成一目標圖案;執行一第一蝕刻製程,去除該目標圖案曝露的該犧牲層的部分;執行一第二次蝕刻製程,在該絕緣層中形成複數個溝槽,其中該基底的一雜質區曝露於該複數個溝槽;以及將一導電材料沉積到該複數個溝槽中,形成該位元線接觸。
在一些實施例中,該第一顯影製程利用一正色調顯影劑來去除在該光化輻射曝光的該感光層的部分,且該第二顯影製程利用一負色調顯影劑來去除在該光化輻射屏蔽的該中間圖案的部分。
在一些實施例中,該第一遮罩及該第二遮罩具有互補的幾何圖案。
在一些實施例中,該第一遮罩具有呈交錯配置的複數個第一透明部分及複數個第一不透明部分,該第二遮罩具有呈交錯配置的複數個第二透明部分及複數個第二不透明部分,該複數個第一透明部分及該複數個第二不透明部分具有一第一長度,且該複數個第一不透明部分及該複數個第二透明部分具有不同於該第一長度的一第二長度。
在一些實施例中,該第一長度小於該第二長度。
在一些實施例中,在該第一曝光製程之後,該感光層包括複數個第一曝光部分,該部分對應於該第一遮罩的該複數個第一透明部分,以及複數個第一未曝光部分,該部分對應於該第一遮罩的複數個第一不透明部分,並且該第一顯影製程利用一正色調顯影劑來去除該複數個第一曝光部分。
在一些實施例中,在該第二曝光製程之後,該中間圖案包括複數個第二曝光部分,該部分對應於該第二遮罩的該複數個第二透明部分,以及複數個第二未曝光部分,該部分對應於該第二遮罩的該複數個第二不透明部分,並且該第二顯影製程利用一負色調顯影劑來去除該複數個第二未曝光部分。
在一些實施例中,在該第二曝光製程中,該複數個第二不透明部分分別設置於該複數個第一未曝光部分的上方。
在一些實施例中,該絕緣層的一厚度約為200奈米,且該犧牲層包括碳,其一厚度約為50奈米。
在一些實施例中,該製備方法更包括在該感光層的製備之前在該犧牲層上沉積一抗反射塗層(ARC)的步驟,其中該目標圖案曝露的該ARC層的部分在該第一蝕刻製程中被移除。
在一些實施例中,該ARC層的一厚度約為50奈米。
在一些實施例中,該製備方法更包括在沉積該犧牲層之前在該絕緣層上沉積一緩衝層的步驟,並且該緩衝層的蝕刻是使用該第一蝕刻製程後形成的一圖案化ARC層及一圖案化犧牲層。
在一些實施例中,該緩衝層在該第一次蝕刻製程中做為一蝕刻停止層。
在一些實施例中,該緩衝層的一厚度在約20奈米至約30奈米之間。
在一些實施例中,該製備方法更包括在該第二蝕刻製程之後,執行一移除製程以去除該圖案化ARC層、該圖案化犧牲層及一圖案化緩衝層的步驟。
在一些實施例中,該製備方法更包括執行一平坦化製程的步驟,以去除該溝槽上方的導電材料。
在一些實施例中,該製備方法更包括在該第一蝕刻製程之後從該ARC層上去除該目標圖案的步驟。
本揭露的一個方面提供一種基底的處理方法。該處理方法包括以下步驟:在該基底上形成一犧牲層;在該犧牲層上形成一感光層;執行一第一微影製程,去除在一光化輻射曝光的該感光層的部分,並在該犧牲層上形成一中間圖案;執行一第二微影製程,去除在該光化輻射屏蔽的該中間圖案的部分,並在該犧牲層上形成一目標圖案;以及透過該目標圖案進行蝕刻,在該犧牲層上形成一開口。
在一些實施例中,在該第一微影製程中透過一第一遮罩將該感光層曝光於該光化輻射,在該第二微影製程中透過一第二遮罩將該中間圖案曝光於該光化輻射,並且該第一及該第二遮罩具有互補的幾何圖案。
在一些實施例中,該第一遮罩具有複數個第一透明部分及複數個第一不透明部分,相鄰的該第一透明部分被該複數個第一不透明部分中的一個分開,該複數個第一透明部分具有一第一長度,且該複數個第一不透明部分具有大於該第一長度的一第二長度。
在一些實施例中,該中間圖案的製作技術是一正色調顯影,且該目標圖案的製作技術是一負色調顯影。
上述方法使用微影-微影-蝕刻的方法在ARC層和犧牲層中定義目標圖案,以減少溝槽的製備步驟,並防止降低形成圖案的正確性。
上文已相當廣泛地概述本揭露之技術特徵及優點,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:儲存單元
110:存取電晶體
120:儲存電容器
200:圖案化方法
310:基底
312:溝槽
320:感光層
320a:中間圖案
320b:目標圖案
322:第一曝光部分
324:第一未曝光部分
326:第二曝光部分
328:第二未曝光部分
330:抗反射塗層
410:第一遮罩
412:第一透明部分
414:第一不透明部分
420:光化輻射
430:第二遮罩
432:第二透明部分
434:第二不透明部分
500:製備方法
610:基底
612:半導體晶圓
614:存取電晶體
616:隔離特徵
618:主動區
620:絕緣層
622:絕緣層
624:溝槽
630:緩衝層
632:圖案化緩衝層
640:犧牲層
642:開口
644:圖案化犧牲層
650:ARC層
652:圖案化ARC層
660:感光層
660a:中間圖案
660b:目標圖案
662:第一曝光部分
664:第一未曝光部分
666:第二曝光部分
668:第二未曝光部分
670:導電材料
672:位元線接觸
710:第一遮罩
712:第一透明部分
714:第一不透明部分
720:光化輻射
730:第二遮罩
732:第二透明部分
734:第二不透明部分
6142:字元線
6144:閘極絕緣體
6146:第一雜質區
6148:第二雜質區
6150:鈍化層
A-A':線
B-B':線
BL:位元線
C1:中心
C2:中心
CD:關鍵尺寸
D:間隔
L1:第一長度
L2:第二長度
P:間距
S201:步驟
S202:步驟
S204:步驟
S206:步驟
S208:步驟
S210:步驟
S212:步驟
S502:步驟
S504:步驟
S506:步驟
S508:步驟
S510:步驟
S512:步驟
S514:步驟
S516:步驟
S518:步驟
S520:步驟
S522:步驟
S523:步驟
S524:步驟
S526:步驟
T1:第一厚度
T2:第二厚度
T3:第三厚度
T4:第四厚度
WL:字元線
x:軸
y:軸
參閱實施方式與申請專利範圍合併考量圖式時,可得以更全面了解本申請案之揭示內容,圖式中相同的元件符號係指相同的元件。
圖1是動態隨機存取記憶體中複數個儲存單元(memory cell)的電路圖。
圖2是流程圖,例示本揭露一些實施例之基底的圖案化方法。
圖3至圖9是剖視圖,例示本揭露一些實施例之基底的圖案化的中間階段。
圖10是流程圖,例示本揭露一些實施例之半導體儲存元件的位元線接觸(bitline contact)的製備方法。
圖11是平面圖,例示本揭露一些實施例之位元線接觸的製備的中間階段。
圖12是沿圖11中線A-A'的剖視圖。
圖13是沿圖11中線B-B'的剖視圖。
圖14至圖23是剖視圖,例示本揭露一些實施例之位元線接觸的製備的中間階段。
現在用具體的語言來描述附圖中說明的本揭露的實施例,或實例。應理解的是,在此不打算限制本揭露的範圍。對所描述的實施例的任何改變或修改,以及對本文所描述的原理的任何進一步應用,都應被認為是與本揭露內容有關的技術領域的普通技術人員通常會做的。參考數字可以在整個實施例中重複,但這並不一定表示一實施例的特徵適用於另一實施例,即使它們共用相同的參考數字。
應理解的是,儘管用語第一、第二、第三等可用於描述各種元素、元件、區域、層或部分,但這些元素、元件、區域、層或部分不受這些用語的限制。相反,這些用語只是用來區分一元素、元件、區域、層或部分與另一元素、元件、區域、層或部分。因此,下面討論的第一元素、元件、區域、層或部分可以稱為第二元素、元件、區域、層或部分而不偏離本發明概念的教導。
本文使用的用語僅用於描述特定的實施例,並不打算局限於本發明的概念。正如本文所使用的,單數形式的"一"、"一個"及"該"也包括複數形式,除非上下文明確指出。應進一步理解,用語"包含"及"包括",當在本說明書中使用時,指出了所述特徵、整數、步驟、操作、元素或元件的存在,但不排除存在或增加一個或多個其他特徵、整數、步驟、操作、元素、元件或其組。
圖2是流程圖,例示本揭露一些實施例之基底的圖案化方法200,且圖3至圖9是剖視圖,例示本揭露一些實施例之該基底的圖案化的中間階段。圖2的流程圖是引用圖3至圖9中所示的階段。在下面的討論中,圖3至圖9中的製備階段是參照圖2所示的製程步驟進行討論。
參照圖3,根據圖2中的步驟S202,在基底310上形成感光層320。基底310可以包括單個材料的層(如矽、鍺或任何其他半導體材料)、複數個不同材料的層、具有用於製備積體電路、主動微電子元件(如電晶體和/或二極體)和被動微電子元件(如電容、電阻等)的不同材料或結構區域的單層或多層。上面提到的材料可以包括半導體、絕緣體、導體或其組合。
感光層320可以藉由一旋塗製程施加在基底310上。隨後,可以執行一軟烘烤製程以乾燥感光層320。該軟烘烤製程可以去除感光層320的溶劑,使完全覆蓋基底310,並硬化感光層320。
在一些實施例中,當基底310的一上表面相對平坦時,可選擇地在基底310和感光層320之間立即沉積抗反射塗層(ARC)330。根據圖2之步驟S201,在基底310上形成ARC層330。在感光層320的製備之前形成在基底310上的ARC層330是用於最小化感光層320曝光於光化輻射(actinic radiation)的光學反射,這一點將在下面描述。ARC層330的製作技術可以是一化學氣相沉積(CVD)製程、旋塗製程製程或其他適合的製程。
接下來,在感光層320上方提供第一遮罩410。第一遮罩410包括複數個第一透明部分412和複數個第一不透明部分414,這些部分形成將被轉移到感光層320上的一第一幾何圖案。第一透明部分412和第 一不透明部分414可以以交錯的方式排列。亦即,相鄰的第一透明部分412被第一不透明部分414中的一個隔開。第一遮罩410可以是二進位遮罩或相移遮罩。第一遮罩410可以有最小的間距P,這是目前微影設備所可以達到的,其中間距P代表包括一個第一透明部分412和一個第一不透明部分414的長度。在一些實施例中,第一透明部分412具有第一長度L1,且第一不透明部分414具有大於第一長度L1的第二長度L2。
參照圖4,根據圖2之步驟S204,執行一第一曝光製程,透過第一遮罩410將感光層320曝光於光化輻射420。在該第一曝光製程中,第一遮罩410的第一透明部分412允許光化輻射420照射感光層320,而第一遮罩410的第一不透明部分414阻止光化輻射420照射感光層320,使得該第一幾何圖案複製在感光層320中。在該第一曝光製程之後,感光層320包括複數個第一曝光部分322,該部分對應於第一遮罩410的第一透明部分412,以及複數個第一未曝光部分324,該部分對應於第一遮罩410的第一不透明部分414。
參照圖5,根據圖2之步驟S206,執行一第一顯影製程以去除第一曝光部分322。具體地說,將具有感光層320和ARC層330的基底310浸入一第一顯影劑中,以優先地去除第一曝光部分322,因此形成由第一未曝光部分324構成的中間圖案320a。在該第一顯影製程之後,透過中間圖案320a曝露ARC層330的部分。該第一顯影劑是一種正色調顯影劑(PTD),它可以選擇性地溶解和去除感光層320的第一曝光部分322。
參照圖6,在中間圖案320a上方提供第二遮罩430。第二遮罩430包括複數個第二透明部分432和複數個第二不透明部分434,以形成一第二幾何圖案。如圖6所示,當從剖視圖看時,相鄰的第二不透明部分 434被複數個透明部分432中的一個分開。第二遮罩430可以具有最小的間距P,第二遮罩430的透明部分432具有第二長度L2,且第二遮罩430的第二不透明部分434具有第一長度L1。也就是說,第一遮罩410和第二遮罩430具有互補的幾何圖案。在一些實施例中,第二遮罩430的第二不透明部分434分別地設置於第一未曝光部分324的上方,並且第二不透明部分434的邊緣與第一未曝光部分324的邊緣偏離。
參照圖7,根據圖2中的步驟S208,執行一第二曝光製程,透過第二遮罩430將中間圖案320a和中間圖案320a曝露的ARC層330的部分曝光於光化輻射420。參照圖6和圖7,在該第二曝光製程中,光化輻射420透過第二透明部分432輻射,並照射中間圖案320a和透過中間圖案320a曝露的ARC層330的部分。照射第二不透明部分434的光化輻射420可被第二不透明部分434吸收,因此,在第二不透明部分434正下方的中間圖案320a的部分被屏蔽在光化輻射420之外。因此,在該第二曝光製程之後,中間圖案320a包括對應於第二透明部分432的複數個第二曝光部分326和對應於第二不透明部分434的複數個第二未曝光部分328。
參照圖8,根據圖2之步驟S210執行一第二顯影製程。參照圖7和圖8,在該第二顯影製程中,第二未曝光部分328被溶解並以一第二顯影劑來去除,因此形成由第二曝光部分326組成的目標圖案320b。該第二顯影劑是一種負色調顯影劑(NTD)。在一些實施例中,該第二顯影劑是,例如,有機顯影劑。在該第二顯影步驟之後,執行一後烘烤製程,該製程將溶劑從目標圖案320b中驅除,並使目標圖案320b變硬和提高其黏附性。
值得注意的是,第二曝光部分326的關鍵尺寸CD可以由圖 4和圖6所示的第一長度L1與第二長度L2的比率以及在該第二曝光製程中第二遮罩430的對齊情況來定義。例如,當第一長度L1與第二長度L2的比率為1:3時,並且在該第二曝光製程中,第二遮罩430的第二不透明部分434的中心C1與第一未曝光部分324的中心C2對齊,第二曝光部分326可以具有相同的關鍵尺寸,並且以等於關鍵尺寸CD的間隔D間隔開。
參照圖9,執行一蝕刻製程以去除目標圖案320b曝露的ARC層330和基底310的部分;因此,在基底310中形成複數個能夠被導電材料、介電材料和/或半導電材料填充的溝槽312。ARC層330和基底310可以被非等向性地乾式蝕刻,例如使用一反應離子蝕刻(RIE)製程,以在溝槽312中保持第二曝光部分326之間的空間寬度。應該注意的是,蝕刻步驟可以利用多種蝕刻劑,根據基底310和ARC層330的材料選擇,依次蝕刻ARC層330和基底310。
與LELE方法相比,該方法分別執行微影製程和蝕刻製程兩次,以形成用於在目標層中製備溝槽的預設圖案,圖案化方法200利用雙色調顯影方法,接著是蝕刻製程,這可以減少用來製備目標圖案320b的步驟數,和減少製備溝槽312的步驟數。
圖10是流程圖,例示本揭露一些實施例之半導體儲存元件的位元線接觸(bitline contact)的製備方法500,圖11是平面圖,例示本揭露一些實施例之該位元線接觸的製備的中間階段,圖12至圖23是剖視圖,例示本揭露一些實施例之該位元線接觸的製備的中間階段。圖10的流程圖是引用圖11至圖23中所示的階段。在下面的討論中,圖11至圖23中的製備階段是參照圖10所示的製程步驟進行討論。
參照圖11至圖13,根據圖10中的步驟S502,提供包括複數 個存取電晶體614的基底610。基底610包括半導體晶圓612,以設置存取電晶體614。半導體晶圓612可以包含矽。或者或另外,半導體晶圓612可以包括其他元素的(elementary)半導體材料,如鍺。在一些實施例中,半導體晶圓612包含其它化合物半導體,如碳化矽、砷化鎵或磷化銦。在一些實施例中,半導體晶圓612包含一合金半導體,如矽鍺或碳化矽鍺、磷化鎵砷或磷化鎵銦。在一些實施例中,半導體晶片612可以包括一磊晶(epitaxial)層。例如,半導體晶片612有一磊晶層覆蓋在一塊狀(bulk)半導體上。
隔離特徵616,例如淺溝槽隔離(STI)特徵,可以被引入半導體晶圖612中以定義複數個主動區618。如圖11所示,主動區618經配置以使主動區618的主軸(沿一縱向方向)既不平行於正交坐標系的x軸也不平行於y軸,其中x軸與y軸正交。
存取電晶體614是以一凹陷存取元件(RAD)電晶體的形式;然而,在一些實施例中,存取電晶體614可以是平面存取元件(PAD)電晶體。存取電晶體614包括複數個字元線6142、複數個閘極絕緣體6144、第一雜質區6146和複數個第二雜質區6148。字元線6142設置於基底610中。如圖11所示,字元線6142沿Y軸縱向延伸並穿過主動區618,並做為其所通過的存取電晶體614的閘極。參照圖12和圖13,閘極絕緣體6144設置於半導體晶圓612和字元線6142之間。第一雜質區6146和第二雜質區6148設置於字元線6142的兩側之間。存取電晶體614可以包括設置於基底610中的鈍化層6150,以覆蓋字元線6142和閘極絕緣體6144。
參照圖14,根據圖10中的步驟S504,絕緣層620、緩衝層630和犧牲層640依次堆疊在基底610上。絕緣層620,包括一介電材料, 可以有大約200奈米的第一厚度T1。在一些實施例中,絕緣層620可以包括氧化物、四氯矽酸鹽(TEOS)、未摻雜的矽酸鹽玻璃(USG)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼磷矽酸鹽玻璃(BPSG)、氟化矽酸鹽玻璃(FSG)、旋塗式玻璃(SOG)、東燃矽氮烷(TOSZ)或其組合。絕緣層620是使用CVD製程沉積在基底610上。沉積後,絕緣層620可以使用例如化學機械研磨(CMP)製程來平坦化,以產生一個可接受的平坦樣貌。
由於絕緣層620的機械性能較弱,在沉積犧牲層640時可能會被損壞,因此將機械性能較強的緩衝層630沉積在絕緣層620上。此外,緩衝層630也可以在絕緣層620和犧牲層640之間提供足夠的選擇性。在一些實施例中,緩衝層630的製作技術可以是例如碳摻雜的矽氧化物(SiCOH),相對於犧牲層640,它提供了高蝕刻選擇性。緩衝層630是使用CVD製程、旋塗製程或其他適合的製程沉積在絕緣層620上。如圖14所示,緩衝層630具有第二厚度T2,其例如在大約20奈米到大約30奈米的範圍內。
犧牲層640,包括一高硬度材料,被毯狀地沉積在緩衝層630上。犧牲層640可以包括一碳質材料,這些材料適合於各種電漿蝕刻製程的蝕刻。可用於犧牲層640的適合材料包括摻雜和未摻雜的無定形碳材料。犧牲層640可以形成或沉積以第三厚度T3,這取決於材料對用於隨後蝕刻絕緣層620製程的化學和條件的抵抗力,同時保持犧牲層640和/或絕緣層620的適當結構完整性。犧牲層640的第三厚度T3是,例如,約60奈米。犧牲層640的沉積可以使用CVD製程、電漿增強CVD製程、旋塗製程或其他適合的製程。
接下來,根據圖10中的步驟S506,在犧牲層640上依次形 成ARC層650和感光層660。ARC層650經調整以在感光層660的圖案化中為所需的波長提供最小的反射和高對比。具有高氧含量的ARC層650也可以改善藉由旋塗技術施加的感光層660的黏附性,否則可能無法優質地黏附到犧牲層640上。ARC層650可以包括一含氧的無機材料,以形成二氧化矽材料或氮氧化矽材料。ARC層650可以具有大約50奈米的第四厚度T4。ARC層650的製備可以使用CVD製程、電漿增強CVD製程、旋塗製程或其他適合的製程。
感光層660,例如一光阻,藉由一旋塗製程均勻地施加在ARC層650上。所形成的感光層660完全覆蓋ARC層650。在一些實施例中,可以對感光層660執行一軟烘烤製程。該軟烘烤製程可以去除殘留在感光層660內的溶劑。也就是說,含有溶劑的感光層660可以處於具有一黏度的流體狀態下,以允許旋塗的進行,因此,藉由完成旋塗而形成的感光層660內的溶劑要被去除。一般藉由該軟烘烤製程的熱能來去除大多數溶劑,因此感光層660可以從流體狀態轉化為固體狀態。
參照圖15,在感光層660上設置具有一第一幾何圖案的第一遮罩710。該第一幾何圖案包括複數個第一透明部分712和複數個第一不透明部分714。在一些實施例中,相鄰的第一透明部分712被一個第一不透明部分714隔開。第一透明部分712具有第一長度L1,第一不透明部分714具有第二長度L2,並且第一長度L1小於第二長度L2。
接下來,根據圖10中的步驟S508,執行一第一曝光製程,透過第一遮罩710將感光層660曝光於光化輻射720。光化輻射720將第一遮罩710的該第一幾何圖案投射在感光層660上,以誘發感光層660上的一光化學反應。在該第一曝光製程中,第一遮罩710的第一不透明部分714 阻擋光化輻射720傳播通過第一遮罩710,而第一遮罩710的第一透明部分712允許光化輻射720通過並照射感光層660,因此在感光層660的某些部分發生光化學轉化。感光層660與一定波長的光化輻射720發生反應,通常使用紫外線(UV)來曝光該光阻。然而,也可以使用電磁波,如X射線、電子束或離子束。該第一曝光製程可以以步進和/或掃描的方式進行。在該第一曝光製程之後,感光層660包括對應於第一遮罩710的第一透明部分712的複數個第一曝光部分662和對應於第一遮罩710的第一不透明部分714的複數個第一未曝光部分664。
參照圖16,根據圖10中的步驟S510,執行一第一顯影製程以形成中間圖案660a。該第一顯影製程藉由使用第一曝光部分662和第一未曝光部分664之間相對於一第一顯影劑的溶解度差異在ARC層650上提供中間圖案660a。使用該第一顯影劑的該第一顯影製程除去第一曝光部分662,產生了由ARC層650上的第一未曝光部分664組成的中間圖案660a。該第一顯影劑可以是一水性鹼性顯影劑,特別是四甲基氫氧化銨(TMAH)。該第一顯影製程被稱為一正色調顯影(PTD)。在該第一顯影製程之後,先前感光層660的第一曝光部分662覆蓋的ARC層650的部分被曝露。
參照圖17,在ARC層650和中間圖案660a上設置第二遮罩730。第二遮罩730有一第二幾何圖案,由複數個第二透明部分732和複數個第二不透明部分734組成,前者允許光化輻射720通過,後者完全阻擋光化輻射720照射該光阻的中間圖案660a。該第一和第二幾何圖案是互補的幾何圖案。也就是說,第二透明部分732具有第一長度L1,第二不透明部分734具有第二長度L2,並且相鄰的第二透明部分732被一個第二不透 明部分734隔開。參照圖16和圖17,用於屏蔽光化輻射720的第二不透明部分734可以分別設置於第一未曝光部分664的上方。此外,第二不透明部分734的邊緣與第一未曝光部分664的邊緣偏離。
接下來,根據圖10中的步驟S512,執行一第二曝光製程,透過第二遮罩730將中間圖案660a曝光於光化輻射720。因此,中間圖案660a包括複數個第二曝光部分666和複數個第二未曝光部分668。
參照圖18,根據圖10中的步驟S514,執行一第二顯影製程以形成用於蝕刻ARC層650和犧牲層640的目標圖案660b。該第二顯影製程利用一第二顯影劑來優先去除中間圖案660a的第二未曝光部分668,且第二曝光部分666保持不受影響。該第二顯影製程被稱為一負色調顯影(NTD),並使用有機溶劑(如苯甲醚)做為該第二顯影劑,在ARC層650上產生目標圖案660b。
參照圖19,根據圖10中的步驟S516,執行一第一蝕刻製程以去除目標圖案660b曝露的ARC層650和犧牲層640的部分。因此,在犧牲層640和ARC層650中形成複數個開口642,因此形成圖案化犧牲層644和圖案化ARC層652。參照圖18和圖19,藉由使用目標圖案660b做為一蝕刻遮罩來蝕刻ARC層650和犧牲層640,以在緩衝層630上形成一硬遮罩圖案。該第一蝕刻製程可以是一電漿蝕刻製程,使用適合蝕刻ARC層650和犧牲層640的化學物質。ARC層650和犧牲層640可以被非等向性地乾式蝕刻,例如使用一RIE蝕刻製程,因此使第二曝光部分666之間的空間寬度保持在開口642中。應該注意的是,蝕刻步驟可以利用多種蝕刻劑,根據犧牲層640和ARC層650的材料選擇,依次蝕刻ARC層650和犧牲層640。緩衝層630在該第一蝕刻製程中做為一蝕刻停止層。
該光阻的目標圖案660b可能被該第一蝕刻製程充分地損壞,以至於它不能被乾淨和完全地剝離。因此,在該第一蝕刻製程之後,根據圖10中的步驟S518,執行一灰化製程或一濕式剝離製程以去除目標圖案660b的殘留部分。該濕式剝離製程可以化學地改變目標圖案660b,使其不再黏附在ARC層650上。
參照圖20,根據圖10中的步驟S520執行一第二蝕刻製程。使用圖案化ARC層652和圖案化犧牲層644做為一硬遮罩來對緩衝層630進行蝕刻,以去除緩衝層630的部分。因此,形成圖案化緩衝層632,並且透過圖案化緩衝層632曝露絕緣層620的部分。
參照圖21,根據圖10中的步驟S522,執行一第三蝕刻製程。使用圖案化ARC層652、圖案化犧牲層644和圖案化緩衝層632做為硬遮罩,對絕緣層620進行蝕刻。在該第三次蝕刻製程之後,得到的絕緣層622具有從該光阻的目標圖案660b(如圖18所示)轉移過來的複數個溝槽624,圖案化犧牲層644在該得到的絕緣層622之上。如圖21所示,溝槽624穿過所產生的絕緣層622,並且第一雜質區6146和覆蓋字元線6142的鈍化層6150的部分曝露於溝槽624。
在完成該第三蝕刻製程後,製備方法500進入步驟S523,在該步驟中,藉由適當的技術,例如一灰化製程和一濕式蝕刻製程,去除圖案化ARC層652、圖案化犧牲層644和圖案化緩衝層632,因此得到具有溝槽624的絕緣層622。
參照圖22,根據圖10中的步驟S524,導電材料670被沉積在溝槽624中。導電材料670被均勻地沉積在絕緣層622、第一雜質區6146和鈍化層6150的部分上,直到溝槽624被完全填滿。導電材料670包含一 導電材料,例如一摻雜的多晶矽。導電材料670的沉積是使用一電鍍製程或一CVD製程。
接下來,製備方法500進行到步驟S526,在該步驟中,執行一平坦化製程以去除溝槽624上方的導電材料670。因此,形成複數個位元線接觸672,如圖23所示。在去除多餘的導電材料670後,絕緣層622被曝露。
綜上所述,製備方法500利用雙色調顯影方法,執行正色調顯影,然後進行負色調顯影以製備目標圖案660b,並在蝕刻製程中使用目標圖案660b來對由ARC層650和犧牲層640組成的硬遮罩層進行圖案化;因此,可以保持ARC層650和犧牲層640中形成的圖案的正確性。
本揭露的一個方面提供一種基底的圖案化方法。該圖案化方法包括以下步驟:在該基底上形成一感光層;執行一第一曝光製程,透過一第一遮罩將該感光層曝光於一光化輻射;執行一第一顯影製程,去除在該光化輻射曝光的該感光層的部分並形成一中間圖案;執行一第二曝光製程,透過一第二遮罩將該中間圖案曝光於該光化輻射;執行一第二顯影製程,以去除在該光化輻射屏蔽的該中間圖案的部分並形成一目標圖案;以及執行一蝕刻製程,去除該目標圖案曝露的該基底的部分。
本揭露的一個方面提供一種半導體儲存元件的位元線接觸的製備方法。該製備方法包括以下步驟:在包括複數個存取電晶體的一基底上沉積一絕緣層及一犧牲層;在該犧牲層上形成一感光層;執行一第一曝光製程,透過一第一遮罩將該感光層曝光於一光化輻射;執行一第一顯影製程,在該犧牲層上形成一中間圖案;執行一第二曝光製程,透過一第二遮罩將該中間圖案曝光於該光化輻射;執行一第二次顯影製程,在該犧 牲層上形成一目標圖案;執行一第一次蝕刻製程,去除該目標圖案曝露的該犧牲層的部分;執行一第二次蝕刻製程,在該絕緣層中形成複數個溝槽,其中該存取電晶體的一第一雜質區曝露於該溝槽;以及在該溝槽中沉積一導電材料,以形成該位元線接觸。
本揭露的一個方面提供一種在犧牲層中形成開口以圖案化基底的方法。該方法包括以下步驟:在該基底上形成該犧牲層;在該犧牲層上形成一感光層;執行一第一微影製程以去除在一光化輻射曝光的該感光層的部分,並在該犧牲層上形成一中間圖案;執行一第二微影製程以去除在該光化輻射屏蔽的該中間圖案的部分,並在該犧牲層上形成一目標圖案;以及透過該目標圖案進行蝕刻以形成該犧牲層上的該開口。
雖然已詳述本揭露及其優點,然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如,可用不同的方法實施上述的許多過程,並且以其他過程或其組合替代上述的許多過程。
再者,本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此,此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。
310:基底 320a:中間圖案 326:第二曝光部分 328:第二未曝光部分 330:抗反射塗層 420:光化輻射 430:第二遮罩 432:第二透明部分 434:第二不透明部分

Claims (11)

  1. 一種基底的處理方法,包括:在該基底上形成一感光層;執行一第一曝光製程,透過一第一遮罩將該感光層曝光於一光化輻射;執行一第一顯影製程,去除在該光化輻射曝光的該感光層的部分,並形成一中間圖案;執行一第二曝光製程,透過一第二遮罩將該中間圖案曝光於該光化輻射;執行一第二顯影製程,去除在該光化輻射屏蔽的該中間圖案的部分,並形成一目標圖案;以及執行一蝕刻製程,去除透過該目標圖案曝露的該基底的部分;其中該第一遮罩及該第二遮罩具有互補的幾何圖案。
  2. 如請求項1所述的處理方法,其中該第一遮罩具有複數個第一透明部分及與該複數個第一透明部分交替排列的複數個第一不透明部分,該第二遮罩具有複數個第二透明部分及與該複數個第二透明部分交替排列的複數個第二不透明部分;該複數個第一透明部分及該複數個第二不透明部分具有一第一長度,且該複數個第一不透明部分及該複數個第二透明部分具有不同於該第一長度的一第二長度。
  3. 如請求項2所述的處理方法,其中該第一長度小於該第二長度。
  4. 如請求項2所述的處理方法,其中在該第一曝光製程之後,該感光層包括複數個第一曝光部分,該部分對應於該第一遮罩的該複數個第一透明部分,以及複數個第一未曝光部分,該部分對應於該第一遮罩的複數個第一不透明部分,並且該第一顯影製程利用一正色調顯影劑來去除該複數個第一曝光部分。
  5. 如請求項4所述的處理方法,其中在該第二曝光製程之後,該中間圖案包括複數個第二曝光部分,該部分對應於該第二遮罩的該複數個第二透明部分,以及複數個第二未曝光部分,該部分對應於該第二遮罩的該複數個第二不透明部分,並且該第二顯影製程利用一負色調顯影劑來去除該複數個第二未曝光部分。
  6. 如請求項4所述的處理方法,其中在該第二曝光製程中,該複數個第二不透明部分分別設置於該複數個第一未曝光部分的上方。
  7. 如請求項6所述的處理方法,其中在該第二曝光製程中,該第二遮罩的該複數個第二不透明部分的中心與該複數個第一未曝光部分的中心對齊。
  8. 如請求項1所述的處理方法,更包括在該感光層的製備之前在該基底上沉積一抗反射塗層(ARC),其中該目標圖案曝露的該ARC層的部分在該蝕刻製程中被移除。
  9. 一種基底的處理方法,包括:在該基底上形成一犧牲層;在該犧牲層上形成一感光層;執行一第一微影製程,去除在一光化輻射曝光的該感光層的部分,並在該犧牲層上形成一中間圖案;執行一第二微影製程,去除在該光化輻射屏蔽的該中間圖案的部分,並在該犧牲層上形成一目標圖案;以及透過該目標圖案進行蝕刻,在該犧牲層上形成一開口;其中該中間圖案的製作技術是一正色調顯影,且該目標圖案的製作技術是一負色調顯影。
  10. 如請求項9所述的處理方法,其中在該第一微影製程中透過一第一遮罩將該感光層曝光於該光化輻射,在該第二微影製程中透過一第二遮罩將該中間圖案曝光於該光化輻射,並且該第一及該第二遮罩具有互補的幾何圖案。
  11. 如請求項9所述的處理方法,其中該第一遮罩具有複數個第一透明部分及複數個第一不透明部分,相鄰的該第一透明部分被該複數個第一不透明部分中的一個分開,該複數個第一透明部分具有一第一長度,且該複數個第一不透明部分具有大於該第一長度的一第二長度。
TW112108901A 2022-07-01 2023-03-10 基底的處理方法 TWI833601B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/856,194 2022-07-01
US17/855,924 US20240004300A1 (en) 2022-07-01 2022-07-01 Method of processing a substrate
US17/855,924 2022-07-01
US17/856,194 US20240008266A1 (en) 2022-07-01 2022-07-01 Method of fabricating bit line contacts

Publications (2)

Publication Number Publication Date
TW202403851A TW202403851A (zh) 2024-01-16
TWI833601B true TWI833601B (zh) 2024-02-21

Family

ID=90457518

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112108901A TWI833601B (zh) 2022-07-01 2023-03-10 基底的處理方法

Country Status (1)

Country Link
TW (1) TWI833601B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589713B1 (en) * 2001-01-29 2003-07-08 Advanced Micro Devices, Inc. Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits
US20040232432A1 (en) * 2003-05-21 2004-11-25 Takeshi Sato Method of manufacturing an active matrix substrate and an image display device using the same
US20070072133A1 (en) * 2005-09-26 2007-03-29 Asml Netherlands B.V. Substrate, method of exposing a substrate, machine readable medium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589713B1 (en) * 2001-01-29 2003-07-08 Advanced Micro Devices, Inc. Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits
US20040232432A1 (en) * 2003-05-21 2004-11-25 Takeshi Sato Method of manufacturing an active matrix substrate and an image display device using the same
US20070072133A1 (en) * 2005-09-26 2007-03-29 Asml Netherlands B.V. Substrate, method of exposing a substrate, machine readable medium

Also Published As

Publication number Publication date
TW202403851A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
US7943498B2 (en) Method of forming micro pattern in semiconductor device
KR100942078B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US8951918B2 (en) Method for fabricating patterned structure of semiconductor device
US10170307B1 (en) Method for patterning semiconductor device using masking layer
KR100905827B1 (ko) 반도체 소자의 하드 마스크 패턴 형성방법
CN108447777B (zh) 自对准双重图型化用的可变空间心轴切割
CN109427554B (zh) 一种化学溶液和形成半导体器件的方法
KR100924611B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100726148B1 (ko) 반도체소자의 제조방법
US20180096840A1 (en) Method of manufacturing a semiconductor device
TWI833601B (zh) 基底的處理方法
TWI829013B (zh) 形成半導體裝置的方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
US20240008266A1 (en) Method of fabricating bit line contacts
US20240004300A1 (en) Method of processing a substrate
TWI840706B (zh) 製造半導體裝置和圖案化半導體結構的方法
KR20010063763A (ko) 반도체 소자의 제조 방법
KR100384876B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR20060114446A (ko) 반도체소자의 제조방법
TWI697032B (zh) 半導體元件的製程
TW202312275A (zh) 製造半導體裝置和圖案化半導體結構的方法
KR100861188B1 (ko) 반도체소자의 제조방법
KR100304440B1 (ko) 반도체소자의 제조방법
KR20010063856A (ko) 반도체소자의 제조방법
KR20020095910A (ko) 반도체소자의 제조방법