KR102071794B1 - 붕소막의 제거 방법 및 붕소막에 의한 패턴 형성 방법 - Google Patents

붕소막의 제거 방법 및 붕소막에 의한 패턴 형성 방법 Download PDF

Info

Publication number
KR102071794B1
KR102071794B1 KR1020180063972A KR20180063972A KR102071794B1 KR 102071794 B1 KR102071794 B1 KR 102071794B1 KR 1020180063972 A KR1020180063972 A KR 1020180063972A KR 20180063972 A KR20180063972 A KR 20180063972A KR 102071794 B1 KR102071794 B1 KR 102071794B1
Authority
KR
South Korea
Prior art keywords
boron
boron film
film
heat
substrate
Prior art date
Application number
KR1020180063972A
Other languages
English (en)
Other versions
KR20180133224A (ko
Inventor
요시마사 와타나베
마사히로 오카
히로카즈 우에다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180133224A publication Critical patent/KR20180133224A/ko
Application granted granted Critical
Publication of KR102071794B1 publication Critical patent/KR102071794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

CVD에 의해 기판 상에 형성된 붕소막을 제거하는 붕소막의 제거 방법에 있어서, 붕소막을 전부 또는 부분적으로 산화 분위기에서 열처리하고, 열처리한 부분을 산화시킨다. 그 다음, 붕소막의 산화된 부분을 물 또는 전해질 이온을 포함하는 수용액에 의해 제거한다.

Description

붕소막의 제거 방법 및 붕소막에 의한 패턴 형성 방법{BORON FILM REMOVING METHOD, AND PATTERN FORMING METHOD AND APPARATUS USING BORON FILM}
본 발명은 붕소막의 제거 방법 및 붕소막에 의한 패턴 형성 방법에 관한 것이다.
최근, 반도체 제조 기술의 발전으로 인해, 반도체 장치의 미세화가 진행되어, 10nm 이하가 출현하고 있다. 또, 반도체 장치의 더욱더 집적화를 위해서 반도체 소자를 입체적으로 구축하는 기술이 진행되고 있다. 이 때문에, 반도체 웨이퍼 상에 형성하는 박막의 적층수가 증가하고, 예를 들면 3차원 NAND를 이용한 플래시 메모리에 있어서는, 산화 규소(SiO2) 막이나 질화 규소(SiN) 막 등을 포함하는, 두께가 1㎛ 이상의 두꺼운 적층막을 드라이 에칭에 의해 미세 가공하는 공정이 필요하게 되고 있다.
미세 가공을 행하기 위한 하드 마스크로서는, 종래, 아몰퍼스 실리콘막이나 아몰퍼스 카본막이 이용되고 있지만, 에칭 내성이 낮다. 따라서, 이러한 막을 하드 마스크로서 이용한 경우는 막 두께를 두껍게 해야 해서, 1㎛ 이상의 두꺼운 막을 형성할 필요가 있다.
또한 차세대의 하드 마스크 재료로서, 아몰퍼스 실리콘막이나 아몰퍼스 카본막보다 에칭 내성이 높은 텅스텐 등의 금속 재료막이 검토되고 있다. 그러나, 매우 에칭 내성이 높은 텅스텐막 등의 금속 재료막은 드라이 에칭 가공 후의 박리나 메탈 오염 등에 대한 대책이 어렵다.
이 때문에, 아몰퍼스 실리콘막이나 아몰퍼스 카본막보다 드라이 에칭 내성이 높고, SiO2막 등에 대해서 높은 선택비를 갖는 새로운 하드 마스크 재료로서 붕소막이 검토되고 있다. 특허문헌 1에는, 하드 마스크로서의 붕소막을 CVD에 의해 성막하는 것이 기재되어 있다.
그런데, 하드 마스크로서 형성되는 막은, 피에칭막을 소정 형상으로 에칭하기 위해서 국소적으로 제거해서 소정의 미세 패턴으로 가공하는 것, 반도체 웨이퍼의 단부(에지·베벨)에 성막된 막을 국소적으로 제거하는 것, 하드 마스크로서의 기능을 완수한 후에 전체를 제거하는 것 등의 제거 처리가 필요하고, 종래 하드 마스크 재료로서 이용되었던 아몰퍼스 실리콘막이나 아몰퍼스 카본막으로는 O2 플라즈마에 의한 제거가 행해지고 있다.
그렇지만, 붕소막은 O2 플라즈마에 대한 내성이 높고, O2 플라즈마로는 거의 제거할 수 없다. 이 때문에, 약액에 의한 제거가 검토되고 있고, 특허문헌 1에는, CVD에 의해 성막된 붕소막을, 산화력을 갖는 산을 포함하는 약액에 의해 제거하는 것이 기재되어 있다.
일본 공개 특허 공보 제 2013-533376 호
그렇지만, 산화력을 갖는 산을 포함하는 약액에 의한 제거의 경우, 미세 부분을 국소적으로 선택 제거하는 것이 곤란하다.
따라서, 본 발명은 붕소막을 용이하게 제거할 수 있고, 또한 미세 부분을 국소적으로 선택 제거가 가능한 붕소막의 제거 방법, 및 붕소막에 의한 미세 패턴을 형성하는 것이 가능한 패턴 형성 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해, 본 발명의 제 1 관점은 CVD에 의해 기판 상에 형성된 붕소막을 제거하는 붕소막의 제거 방법으로서, 상기 붕소막을 전부 또는 부분적으로 산화 분위기에서 열처리하고, 열처리한 부분을 산화시키는 공정과, 상기 붕소막의 산화된 부분을 물 또는 전해질 이온을 포함하는 수용액에 의해 제거하는 공정을 갖는 것을 특징으로 하는 붕소막의 제거 방법을 제공한다.
본 발명의 제 2 관점은 기판 상에 붕소막에 의한 패턴을 형성하는 붕소막에 의한 패턴 형성 방법으로서, 기판 상에 CVD에 의해 붕소막을 형성하는 공정과, 상기 붕소막을 소정의 패턴에 대응해서 부분적으로, 산화 분위기에서 열처리하고, 열처리한 부분을 산화시키는 공정과, 상기 붕소막의 산화된 부분을 물 또는 전해질 이온을 포함하는 수용액에 의해 제거하는 공정을 갖는 것을 특징으로 하는 붕소막에 의한 패턴 형성 방법을 제공한다.
본 발명의 제 3 관점은 기판 상에 붕소막에 의한 패턴을 형성하는 붕소막에 의한 패턴 형성 장치로서, 기판 상에 CVD에 의해 형성된 붕소막을 소정의 패턴에 대응해서 부분적으로 산화 분위기에서 열처리하여, 열처리한 부분을 산화시키도록 구성된 가열 수단을 포함하고, 상기 붕소막의 산화된 부분은 물 또는 전해질 이온을 포함하는 수용액에 의해 제거되어 상기 붕소막에 상기 소정의 패턴을 형성한다.
본 발명에 따르면, CVD에 의해 기판 상에 형성된 붕소막을 산화 분위기에서 열처리함으로써, 열처리된 부분의 붕소막을 국소적으로 붕소 산화물(가수 붕소 산화물)로 할 수 있다. 이 가수 붕소 산화물은 수용성에 가까운 성질을 가지기 때문에, 물 또는 전해질 이온(H＋, NH4 ＋, F-, Cl-, NO3 -, SO4 2-, OH- 등)을 포함하는 수용액으로 용이하게 제거할 수 있다. 따라서, 붕소막을 용이하게 제거할 수 있고, 또한 미세 부분을 국소적으로 선택 제거가 가능하다.
도 1은 본 발명의 일실시 형태에 따른 붕소막 제거 방법을 나타내는 흐름도이다.
도 2는 CVD 붕소막의 TDS의 결과를 나타내는 도면이다.
도 3은 O2 열처리 전후의 붕소막 상태를 설명하기 위한 SEM 사진이다.
도 4는 O2 플라즈마 처리 전후의 붕소막 상태를 설명하기 위한 SEM 사진이다.
도 5는 본 발명의 일실시 형태에 따른 붕소막 제거 방법을 붕소막에 의한 패턴 형성에 응용한 실시 형태의 제 1 예를 나타내는 공정 단면도이다.
도 6은 본 발명의 일실시 형태에 따른 붕소막 제거 방법을 붕소막에 의한 패턴 형성에 응용한 실시 형태의 제 2 예를 나타내는 공정 단면도이다.
도 7은 본 발명의 일실시 형태에 따른 붕소막 제거 방법을 웨이퍼 단부의 붕소막의 국소적 제거에 응용한 실시 형태의 제 1 예를 나타내는 도면이다.
도 8은 본 발명의 일실시 형태에 따른 붕소막 제거 방법을 웨이퍼 단부의 붕소막의 국소적 제거에 응용한 실시 형태의 제 2 예를 나타내는 도면이다.
도 9는 실험 1의 샘플에 있어서의 붕소막 제거 처리 전후의 SEM 사진이다.
도 10은 PVD 붕소막을 형성한 샘플에 있어서의 붕소막 제거 처리 전후의 SEM 사진이다.
도 11은 실험 2의 처리 전 및 각 온도에서 열처리를 행한 처리 후의 SEM 사진을 나타내는 도면이다.
도 12는 처리 전 및 열처리를 각 온도 및 각 시간에 행한 처리 후의 SEM 사진을 나타내는 도면이다.
이하, 첨부 도면을 참조해서 본 발명의 실시 형태에 대해 설명한다.
<붕소막의 제거 방법의 개요>
처음에, 본 발명에 따른 붕소막의 제거 방법의 개요에 대해 설명한다.
붕소막은 종래부터 하드 마스크로서 이용되었던 아몰퍼스 실리콘막이나 아몰퍼스 카본막보다 드라이 에칭 내성이 높기 때문에, 두꺼운 적층막을 에칭할 때의 하드 마스크에 적합하다.
그러나, 붕소는 화학적으로 안정적인 물질이며, 드라이 에칭 내성이 높음과 동시에, 제거하는 것이 곤란한 물질이며, 종래의 하드 마스크인 아몰퍼스 실리콘막이나 아몰퍼스 카본막을 제거할 때에 이용되었던 O2 플라즈마로는 제거할 수 없었다. 또, 붕소막은 산화 약액 처리, 예를 들면 초산·황산의 혼합 약액 처리에 의해 제거하는 것은 가능하지만, 국소적으로 선택 제거하는 것은 곤란했다.
그래서, 붕소막의 제거 처리에 대해 검토했다.
붕소는 화학적으로 안정적인 물질이지만, 산화 붕소(가수물)는 수용성(수용성에 가까운 성질)이기 때문에, 붕소를 산화시키면 용이하게 제거할 수 있다. 실제로, 산화 붕소의 약액 처리에서는, 약액에 의해 산화 붕소가 형성되고, 그 후의 순수 세정에 의해 산화 붕소가 제거되는 것으로 생각된다.
이것에 대해, 드라이 분위기에서는, O2 플라즈마와 같은 산화성이 높은 처리에서도 산화 붕소가 형성되지 않고, 거의 붕소가 제거되지 않는다는 것이 판명되었다.
추가로 검토한 결과, 플라즈마 CVD 등의 CVD로 형성된 붕소막은, 성막 원료로서 다이보레인(B2H6) 가스 등의 붕소와 수소를 포함하는 가스를 이용하기 때문에 막 중에 상당량, 예를 들면 10at% 정도의 수소가 포함되어 있고, 산화 분위기에서 열처리함으로써, 막 중의 수소가 이탈하고, 막 중에 산소가 인입되어 산화 붕소가 생성된다는 것을 발견했다. 산화 붕소는 물에 용해되는 물질이며, 물에 의해 용이하게 제거된다는 것을 알고 있다.
그래서, 본 발명에서는, 성막 원료로서 수소와 붕소를 포함하는 가스를 성막 원료로서 이용한 CVD 붕소막이 형성된 기판에 대해, 처음에, 산소나 오존을 포함하는 산화 분위기에서 열처리하는 공정을 실시하고, 그 후, 물 또는 전해질 이온을 포함하는 수용액에 의한 처리를 행하는 공정을 실시한다. 이것에 의해, 붕소막을 제거할 수 있다. 즉, 열처리 공정에 의해, 붕소가 산화 붕소로 되고, 물 등에 의한 처리 공정에 의해, 산화 붕소가 용해되어 제거된다.
<붕소막 제거 방법의 실시 형태>
다음으로, 본 발명의 일실시 형태에 따른 붕소막 제거 방법에 대해 설명한다. 도 1은 본 발명의 일실시 형태에 따른 붕소막 제거 방법을 나타내는 흐름도이다.
붕소막은 하드 마스크로서 예를 들면, 실리콘 웨이퍼 등의 기판 상에 형성된 절연막 상에 형성된다. 붕소막으로서는, CVD에 의해 성막된 것을 이용한다. CVD에 의해 붕소막을 성막할 때에는, 원료 가스로서 다이보레인(B2H6) 가스, 3염화 붕소(BCl3) 가스와 수소의 혼합 가스, 트라이메틸보레인(B(CH3)3) 가스, 트라이에틸보레인(B(C2H5)3) 가스와 같은 알킬보레인 가스 등의 붕소와 수소를 포함하는 가스가 이용된다. 또, 원료 가스의 외, Ar 가스나 He 가스 등의 불활성 가스를 포함하고 있어도 좋다. 또, CVD는 열 CVD이어도 플라즈마 CVD이어도 좋지만, 플라즈마 CVD 쪽이 고밀도의 양호한 막질의 막이 얻어진다. 어느 경우에도, 막 중에 원료 가스 유래의 수소가 포함된다. CVD 성막시에 막 중에 포함되는 수소량은 대략 3.9~11.7at%의 범위이며, 실측치로 10at% 정도이다.
본 실시 형태에서는, 처음에, 이러한 붕소막을 전부 또는 부분적(국소적)으로 산소나 오존 등을 포함하는 산화 분위기에서 열처리해서 붕소막을 산화시킨다(공정 1). 이때의 가열 수단은 특히 한정되지 않고, 붕소막의 제거의 목적에 따라 적절한 것을 이용할 수 있다.
예를 들면, 붕소막 전체를 제거하는 경우에는, 처리 용기 내에 붕소막이 형성된 기판을 수용하고, 처리 용기 내를 산소나 오존 등을 포함하는 산화 분위기로 해서 기판 전체를 저항 가열 등에 의해 가열한다.
또, 붕소막에 미세 패턴을 형성하는 경우, 기판의 베벨부 또는 단부의 붕소막을 제거하는 경우 등, 국소적으로 제거하는 경우는, 붕소막의 제거하는 부분을 국소적으로 산소나 오존 등을 포함하는 산화 분위기에서 가열한다. 이때의 가열 수단으로서는 레이저나 램프를 바람직하게 이용할 수 있다.
공정 1의 열처리에 의해 붕소막이 산화되는 메카니즘에 대해, 이하에 설명한다.
상술한 바와 같이, CVD에 의해 성막된 붕소막은, 성막 가스로서 B2H6 가스와 같은 붕소와 수소를 함유하는 것을 이용하기 때문에, 막 중에는 성막 가스 유래의 수소가 상당량 포함된다. 이 상태의 붕소막을 종래와 같이 O2 플라즈마에 의해 처리해도 산소는 붕소막 내에는 인입되지 않아, 붕소와 산소의 반응은 거의 생기지 않는다.
그러나, 열처리에 의해 붕소막이 가열되면, 막 중에 포함되는 수소가 이탈된다. 도 2는 CVD 붕소막의 TDS(Thermal Desorption Spectroscopy)의 결과를 나타내는 도면이지만, 온도가 상승함으로써 H2 가스가 이탈되어서, 400℃ 부근에서 수소의 이탈량이 피크로 되는 것을 알 수 있다.
그리고, 분위기 중의 산소가 막 중의 수소가 이탈한 부분에 침입하고, 열에 의해 붕소와 반응해서 산화 붕소로 된다. 도 3은 O2 열처리 전후의 붕소막 상태를 설명하기 위한 SEM 사진이다. 열처리는 O2 가스 분위기 중 800℃으로 30분동안 행했다. 이 도면에 나타내는 바와 같이, 처리 전에 막 두께 140nm인 붕소막이 O2 열처리에 의해 750nm로 증막되어 있고, 산화 붕소(BxOy)가 형성되어 있는 것을 알 수 있다. 또한, 붕소막 중에는 수소 이외에 수분 등의 다른 성분도 포함되어 있기 때문에, 산화 후의 막 두께는 붕소의 산화에 의한 계산상의 막 두께보다 두껍게 되어 있다.
이것에 대해, O2 플라즈마 처리(10 min)의 경우는, 도 4의 SEM 사진에 나타내는 바와 같이, 처리 전후에 붕소막은 변화가 없고, 산화 붕소가 형성되지 않은 것을 알 수 있다.
공정 1의 열처리의 온도는 400℃ 이상인 것이 바람직하다. 400℃보다 낮은 온도에서는 수소의 이탈 및 붕소의 산화가 생기기 어렵다. 또, 열처리의 온도는 설비상의 관점에서 1000℃ 이하가 바람직하고, 붕소의 열 확산의 관점에서 800℃ 이하가 보다 바람직하다.
열처리시의 산화 분위기는 O2 가스 또는 O3 가스 농도가 20~100%인 것이 바람직하다. O2 가스 또는 O3 가스의 잔부(殘部)는 질소 가스 또는 Ar 가스나 He 가스와 같은 희가스 등의 불활성 가스를 이용할 수 있다. 산화 분위기는 공기이어도 좋다.
열처리 시간은, 온도에도 의존하지만, 1~60 min 정도가 바람직하다. 1 min 미만이면 충분히 수소의 이탈 및 붕소의 산화가 생기기 어렵다. 한편, 60 min를 넘으면 생산성이 악화된다. 다만, 제거하는 붕소막의 막 두께가 두껍고, 열처리 온도가 낮으면, 60 min 이상 필요한 경우도 있다.
이상의 열처리 후, 산화된 붕소막을 물 또는 전해질 이온(H＋, NH4 ＋, F-, Cl-, NO3 -, SO4 2-, OH- 등)을 포함하는 수용액에 의한 처리에 의해 제거한다(공정 2). 산화 붕소는 물에 용해되기 때문에, 물 또는 전해질 이온을 포함하는 수용액에 의한 처리에 의해 산화 붕소가 제거된다. 전해질 이온을 포함하는 수용액으로서는, 산화성을 갖는 산 이외의 것이 바람직하다.
이 물 또는 전해질 이온을 포함하는 수용액에 의한 처리는, 기판을 순수 또는 전해질 이온을 포함하는 수용액에 침지해도 좋고, 기판 상의 산화 붕소를 순수 또는 전해질 이온을 포함하는 수용액의 유수(流水)로 제거해도 좋다. 유수 제거로서는, 기판을 스핀 척에 의해 회전시키면서 산화 붕소에 순수 또는 전해질 이온을 포함하는 수용액을 공급하는 스핀 처리를 이용할 수 있다. 또, 수증기 등을 공급하는 드라이 처리로도 가능하다. 순수 또는 전해질 이온을 포함하는 수용액에 침지시키는 경우는, 초음파 발생기에 의해 순수에 초음파 진동을 주어 산화 붕소의 제거를 촉진시켜도 좋다. 물 또는 전해질 이온을 포함하는 수용액에 의한 처리의 시간은 처리 방법에도 의존하지만, 1~30 min의 범위가 바람직하다.
이상과 같은 공정 1 및 공정 2를 포함하는 방법에 의해, 기판 상에 형성된 붕소막을 전부 또는 국부적으로 제거할 수 있다.
이와 같이, 본 실시 형태에 따르면, 플라즈마 처리(드라이 에칭(RIE) 처리)를 이용하지 않고, 열처리 및 물 등의 처리와 같은 간이한 공정으로 용이하게 붕소막을 제거할 수 있다. 또, 종래와 같이 붕소막을 산화력을 갖는 산을 포함하는 약액에 의해 직접 제거하는 것이 아니라, 붕소막을 국소적으로 산화 붕소로 변화시키고 나서 산화 붕소의 일부분만을 물 등으로 제거하므로, 붕소막을 국소적으로 선택 제거하는 것이 가능하다.
<붕소막에 의한 패턴 형성에의 응용>
다음으로, 상기 실시 형태의 붕소막 제거 방법을 붕소막에 의한 패턴 형성에 응용한 실시 형태에 대해 설명한다.
[제 1 예]
우선, 패턴 형성에의 응용의 제 1 예에 대해 설명한다.
도 5는 제 1 예의 패턴 형성 방법을 나타내는 공정 단면도이다.
처음에, 실리콘 기판(1) 상에 절연막(2)을 형성한 웨이퍼를 준비하고, 그 위에 하드 마스크가 되는 붕소막(3)을 형성한다(도 5(a)).
붕소막(3)은, 상술한 바와 같이, 원료 가스로서 붕소와 수소를 포함하는 원료 가스를 이용해서 CVD에 의해 성막된다. CVD는 열 CVD이어도 플라즈마 CVD이어도 좋지만, 플라즈마 CVD 쪽이 고밀도의 양호한 막질의 막이 얻어진다. 플라즈마 CVD의 경우는, 온도는 60~500℃가 바람직하고(보다 바람직하게는 200~300℃), 압력은 0.67~33.3 Pa가 바람직하다. 이러한 CVD 붕소막은 3.9~11.7at% 정도의 수소가 포함되어 있다.
다음으로, 붕소막(3)에 대해, 산소 노즐(11)로부터 O2 가스 또는 O3 가스를 공급해서 산화 분위기를 형성하면서 열원으로서의 레이저 광원(12)으로부터 소정의 미세 패턴에 대응해서 국소적(부분적)으로 레이저(13)를 조사해서, 레이저 가열(열처리)을 행한다(도 5(b)). 이것에 의해, 레이저가 조사되어 국소적으로 가열된 부분에 산화 붕소(4)가 형성된다(도 5(c)). 이때의 열처리 조건은 상술한 조건과 마찬가지이다.
다음으로, 산화 붕소(4)가 형성된 웨이퍼를 물 또는 전해질 이온을 포함하는 수용액에 의해 처리하고, 산화 붕소(4)를 용해 제거한다(도 5(d)). 이것에 의해, 붕소막에 의한 미세 패턴이 형성된다. 이때의 물 등에 의한 처리도 상술한 바와 같이 순수 등에의 침지, 스핀 처리 등의 순수 등의 유수로의 처리를 이용할 수 있다.
본 제 1 예에서는, 국소적(부분적)으로 산화 분위기에서의 레이저 가열을 행해서 산화 붕소를 형성하기 때문에, 붕소막에 의한 미세 패턴을 용이하게 형성할 수 있다. 또, 레이저 가열을 이용함으로써, 포토리소그래피 공정을 생략할 수 있어, 적은 공정으로 붕소막에 의한 미세 패턴을 형성할 수 있다.
[제 2 예]
다음으로, 패턴 형성에의 응용의 제 2 예에 대해 설명한다.
도 6은 제 2 예의 패턴 형성 방법을 나타내는 공정 단면도이다.
처음에, 실리콘 기판(1) 상에 절연막(2)을 형성한 웨이퍼를 준비하고, 그 위에 하드 마스크가 되는 붕소막(3)을 형성하고, 포토리소그래피 및 에칭 공정을 활용하고, 붕소막(3) 상에 레지스트 또는 마스크 재료(절연물, 금속 등)의 막(5)에 의한 패턴을 형성한다(도 6(a)). 붕소막은 제 1 예와 마찬가지로, 원료 가스로서 붕소와 수소를 포함하는 원료 가스를 이용해서 CVD에 의해 성막된다.
다음으로, 붕소막(3)에 대해, 산소 노즐(11)로부터 O2 가스 또는 O3 가스를 공급해서 산화 분위기를 형성하면서 열원으로서의 램프 광원(14)을 이용한 램프 가열에 의해 붕소막(3)의 패턴에 대응하는 부분(노출 부분)에 대해 국소적(부분적)으로 열처리를 행한다(도 6(b)). 이것에 의해, 붕소막(3)의 패턴에 대응하는 부분에 산화 붕소(4)가 형성된다(도 6(c)). 이때의 열처리 조건은 상술한 조건과 마찬가지이다.
다음으로, 산화 붕소(4)가 형성된 웨이퍼를 물에 의해 처리하고, 산화 붕소(4)를 용해 제거한다(도 6(d)). 이것에 의해, 붕소막에 의한 미세 패턴을 형성할 수 있다. 이때의 물 등에 의한 처리도 상술한 바와 같이 순수 등에의 침지, 스핀 처리 등의 순수 등의 유수로의 처리를 이용할 수 있다.
제 2 예에서는, 레지스트 패턴에 대응한 부분에 국소적으로 산화 분위기에서의 램프 가열을 행해서 산화 붕소를 형성하기 때문에, 붕소막에 의한 미세 패턴을 용이하게 형성할 수 있다.
<웨이퍼 단부의 붕소막의 국소적 제거>
다음으로, 웨이퍼 단부에 있어서의 붕소막의 국소적 제거에 대해 설명한다.
반도체 소자의 형성에 있어서 미세 가공을 행하기 위해서는 포토리소그래피를 이용해서 패턴 형성을 행하고 있지만, 근래에, 패턴의 한층 더 미세화에 따라 행해지고 있는 단파장화(ArF, λ=193nm)나, 광 굴절을 이용한 액침 노광에서는, 파티클이나 오염 문제의 관점에서 웨이퍼 단부(에지·베벨)에서의 막의 관리가 강하게 요구되고 있다.
그래서, 본 실시 형태에서는 상기 실시 형태의 붕소막 제거 방법을 웨이퍼 단부의 붕소막의 국소적 제거에 응용한 예를 나타낸다.
[제 1 예]
우선, 웨이퍼 단부의 국소적 제거에의 응용의 제 1 예에 대해 설명한다.
도 7은 본 제 1 예의 웨이퍼 단부의 국소적 제거를 나타내는 공정 단면도이다.
여기에서는, 웨이퍼(21) 상에, 상술한 CVD에 의해 하드 마스크가 되는 붕소막(23)을 형성했을 때에, 그 웨이퍼(21)의 단부(에지·베벨)에 대응하는 부분에, 산소 노즐(11)로부터 O2 가스 또는 O3 가스를 공급해서 산화 분위기를 형성하면서 열원으로서의 레이저 광원(12)으로부터 소정의 미세 패턴에 대응해서 국부적으로 레이저(13)를 조사해서, 레이저 가열(열처리)을 행한다(도 7(a)). 이것에 의해 상술한 바와 같이 산화 붕소가 형성되고, 그 후, 물에 의한 처리에 의해, 단부(에지·베벨)의 붕소막(23)이 제거된다(도 7(b)).
본 제 1 예에서는, 단부에만 국소적으로 산화 분위기에서의 가열을 행해서 산화 붕소를 형성하기 때문에, 용이하게 웨이퍼 단부(에지·베벨)의 붕소막을 고정밀도로 제거할 수 있다. 또, 레이저 가열을 이용함으로써, 포토리소그래피 공정을 생략할 수 있어, 적은 공정으로 단부의 붕소막을 제거할 수 있다.
[제 2 예]
다음으로, 웨이퍼 단부의 국소적 제거에의 응용의 제 2 예에 대해 설명한다.
도 8은 본 제 2 예의 웨이퍼 단부의 국소적 제거를 나타내는 공정 단면도이다.
여기에서는, 웨이퍼(21) 상에, 상술한 CVD에 의해 하드 마스크가 되는 붕소막(23)을 형성했을 때에, 그 웨이퍼(21)의 단부(에지·베벨)에 대응하는 부분 이외의 부분에 레지스트 또는 마스크 재료(절연물, 금속 등)의 막(25)을 형성하고, 산소 노즐(11)로부터 O2 가스 또는 O3 가스를 공급해서 산화 분위기를 형성하면서 열원으로서의 램프 광원(14)을 이용한 램프 가열에 의해 열처리를 행한다(도 8(a)). 이것에 의해, 상술한 바와 같이 산화 붕소가 형성되고, 그 후, 물에 의한 처리에 의해, 단부(에지·베벨)의 붕소막(23)이 제거된다(도 8(b)).
본 제 2 예에 있어서도, 단부에만 국소적으로 산화 분위기에서의 가열을 행해서 산화 붕소를 형성하기 때문에, 용이하게 웨이퍼 단부(에지·베벨)의 붕소막을 고정밀도로 제거할 수 있다.
<실험 결과>
다음으로, 실험 결과에 대해 설명한다.
[실험 1]
여기에서는, 실리콘 웨이퍼 상에, 성막 원료 가스로서 다이보레인(B2H6) 가스를 이용하고, 온도 : 300℃, 압력 : 50 mTorr(6.67 Pa)의 조건에서 플라즈마 CVD에 의해 두께 140nm의 붕소막을 형성한 샘플을 준비하고, O2 가스 분위기 800℃에서 30 min의 열처리를 행한 후, 초음파 진동시킨 순수 내에 30분 침지하는 붕소막 제거 처리를 행했다. 도 9에 그 경우의 처리 전과 처리 후의 SEM 사진을 나타낸다. 이 사진에 나타내는 바와 같이, 열처리와 순수 처리에 의한 붕소막 제거 처리에 의해, 붕소막이 완전하게 제거되는 것이 확인되었다.
비교를 위해, 실리콘 웨이퍼 상에 PVD에 의해, 두께 117nm의 붕소막을 형성한 샘플을 준비하고, 마찬가지의 붕소 제거 처리를 행했다. 도 10에 그 경우의 처리 전과 처리 후의 SEM 사진을 나타낸다. 이 사진에 나타내는 바와 같이, PVD 붕소막의 경우는, 800℃의 높은 온도로 열처리 했음에도 불구하고, 순수 처리 후에 붕소막이 조금밖에 제거되지 않은 것을 알 수 있다. 이것은 PVD의 경우는, 막 중의 수소량이 적고, 열처리에 의해 산화 붕소가 거의 형성되지 않기 때문인 것으로 생각된다.
[실험 2]
여기에서는, 실험 1과 마찬가지로, 실리콘 웨이퍼 상에, 성막 원료 가스로서 다이보레인(B2H6) 가스를 이용하고, 온도 : 300℃, 압력 : 50 mTorr(6.67 Pa)의 조건에서 플라즈마 CVD에 의해 붕소막을 형성한 샘플을 복수 준비하고, 온도를 400℃, 500℃, 600℃로 변화시켜, O2 가스 분위기에서 30분의 열처리를 행한 후, 초음파 진동시킨 순수 내에 30분 침지하는 붕소막 제거 처리를 행했다. 도 11에 처리 전 및 각 온도로 열처리를 행한 처리 후의 SEM 사진을 나타낸다. 이 도 11에 나타내는 바와 같이, 열처리 온도가 500℃ 및 600℃인 샘플에 대해서는, 열처리와 순수 처리에 의한 붕소막 제거 처리에 의해, 붕소막이 완전하게 제거되는 것이 확인되었다. 또, 열처리 온도가 400℃인 샘플에 대해서는, 붕소막 제거 처리에 의해 다소 붕소막이 제거되었지만, 완전하게 제거하려면, 추가적으로 장시간의 처리가 필요한 것으로 생각된다.
[실험 3]
여기에서는, 실험 1과 마찬가지로, 실리콘 웨이퍼 상에, 성막 원료 가스로서 다이보레인(B2H6) 가스를 이용하고, 온도 : 300℃, 압력 : 50 mTorr(6.67 Pa)의 조건에서 플라즈마 CVD에 의해 붕소막을 형성한 샘플을 복수 준비하고, 온도를 400℃, 600℃, 800℃, 시간을 1 min, 10 min, 20 min, 30 min로 변화시켜, O2 가스 분위기에서의 열처리를 행한 후, 초음파 진동시킨 순수 내에 30분 침지하는 붕소막 제거 처리를 행했다. 도 12에 처리 전 및 열처리를 각 온도 및 각 시간에 행한 처리 후의 SEM 사진을 나타낸다. 이 도 12에 나타내는 바와 같이, 열처리 온도 800℃에서는, 처리 시간 1 min에서 붕소막이 거의 제거되었다. 또, 열처리 온도 600℃에서는, 처리 시간 1 min에서 붕소막이 두께 140nm로부터 120nm까지 감소하고, 처리 시간 10 min에서 붕소막이 거의 제거되었다. 또한, 열처리 온도 400℃에서는, 실험 2와 마찬가지로, 처리 시간 30 min에서 다소 붕소막이 제거되었지만, 완전하게 제거하려면, 추가적으로 장시간의 처리가 필요한 것으로 생각된다.
<다른 적용>
이상, 본 발명의 실시의 형태에 대해 설명했지만, 본 발명은 상기 실시 형태로 한정되지 않고 본 발명의 사상의 범위 내에서 여러 변형이 가능하다.
예를 들면, 상기 실시 형태에서는, 붕소막의 용도로서 하드 마스크를 나타냈지만, 이것에 한정하지 않고, 박막 용도로는 확산 방지용의 베리어막 등의 다른 용도에도 적용 가능하다.
또, 산화 분위기에서의 열처리를 레이저 가열, 램프 가열, 저항 가열로 행하는 것을 예시했지만, 붕소막의 제거의 형태나 목적에 따라, 여러 방식이나 장치를 채용할 수 있어, 가열 방식이나 장치는 한정되지 않는다.
또한, 상기 실시의 형태에 있어서, 붕소막에 의한 패턴 형성시에, 레이저 가열 및 램프 가열을 이용한 예를 나타냈지만, 소정의 패턴에 대응해서 국소(부분적)로 산화 분위기에서 가열할 수 있으면 그들에 한정하는 것은 아니다.
또한, 상기 실시의 형태에서는, 웨이퍼(실리콘 웨이퍼) 상, 절연막 상에 형성된 붕소막의 제거 및 패턴 형성의 예를 나타냈지만, 이것에 한정하지 않고 여러 물질 위에 형성된 붕소막의 제거나 패턴 형성에 적용 가능하다.
1 : 실리콘 기판 2 : 절연막
3 : CVD 붕소막 4 : 산화 붕소
5, 25 : 레지스트 또는 마스크 재료의 막
11 : 산소 노즐 12 : 레이저 광원
13 : 레이저 14 : 램프 광원
21 : 웨이퍼 23 : 붕소막

Claims (16)

  1. CVD에 의해 기판 상에 형성된 붕소막을 제거하는 붕소막의 제거 방법으로서,
    상기 붕소막을 전부 또는 부분적으로 산화 분위기에서 열처리하고, 열처리한 부분을 산화시키는 공정과,
    상기 붕소막의 산화된 부분을 물 또는 전해질 이온을 포함하는 수용액에 의해 제거하는 공정을 포함하되,
    상기 붕소막은 붕소와 수소를 포함하는 원료 가스를 이용해서 성막된 것인 것을 특징으로 하는 붕소막의 제거 방법.
  2. 제 1 항에 있어서,
    상기 산화 분위기는 산소 또는 오존을 포함하는 것을 특징으로 하는 붕소막의 제거 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 전해질 이온은 H＋, NH4 ＋, F-, Cl-, NO3 -, SO4 2-, OH- 중 어느 하나를 포함하는 것을 특징으로 하는 붕소막의 제거 방법.
  4. 제 3 항에 있어서,
    상기 전해질 이온의 수용액은 산화성을 갖는 산 이외인 것을 특징으로 하는 붕소막의 제거 방법.
  5. 삭제
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 붕소막은 플라즈마 CVD에 의해 성막된 것인 것을 특징으로 하는 붕소막의 제거 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 열처리하는 공정은 400~1000℃의 범위의 온도에서 행하는 것을 특징으로 하는 붕소막의 제거 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 열처리하는 공정은 1~60분의 기간에 행하는 것을 특징으로 하는 붕소막의 제거 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 열처리하는 공정은 산소 가스 또는 오존 가스 농도가 20~100%인 분위기에서 행해지는 것을 특징으로 하는 붕소막의 제거 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 열처리하는 공정은 레이저 가열에 의해 행하는 것을 특징으로 하는 붕소막의 제거 방법.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 열처리하는 공정은 램프 가열에 의해 행하는 것을 특징으로 하는 붕소막의 제거 방법.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 제거하는 공정은 상기 기판을 순수(純水) 또는 전해질 이온을 포함하는 수용액에 침지함으로써 행하는 것을 특징으로 하는 붕소막의 제거 방법.
  13. 제 12 항에 있어서,
    상기 기판이 침지된 순수 또는 전해질 이온을 포함하는 수용액에 초음파 진동을 주는 것을 특징으로 하는 붕소막의 제거 방법.
  14. 제 1 항 또는 제 2 항에 있어서,
    상기 제거하는 공정은 상기 기판에 순수 또는 전해질 이온을 포함하는 수용액의 유수(流水)를 공급함으로써 행하는 것을 특징으로 하는 붕소막의 제거 방법.
  15. 기판 상에 붕소막에 의한 패턴을 형성하는 붕소막에 의한 패턴 형성 방법으로서,
    기판 상에 CVD에 의해 붕소막을 형성하는 공정과,
    상기 붕소막을 소정의 패턴에 대응해서 부분적으로 산화 분위기에서 열처리하고, 열처리한 부분을 산화시키는 공정과,
    상기 붕소막의 산화된 부분을 물 또는 전해질 이온을 포함하는 수용액에 의해 제거하는 공정을 포함하되,
    상기 붕소막은 붕소와 수소를 포함하는 원료 가스를 이용해서 성막된 것인 것을 특징으로 하는 붕소막에 의한 패턴 형성 방법.
  16. 기판 상에 붕소막에 의한 패턴을 형성하는 붕소막에 의한 패턴 형성 장치로서,
    기판 상에 CVD에 의해 형성된 붕소막을 소정의 패턴에 대응해서 부분적으로 산화 분위기에서 열처리하여, 열처리한 부분을 산화시키도록 구성된 가열 수단을 포함하고,
    상기 붕소막의 산화된 부분은 물 또는 전해질 이온을 포함하는 수용액에 의해 제거되어 상기 붕소막에 상기 소정의 패턴을 형성하되,
    상기 붕소막은 붕소와 수소를 포함하는 원료 가스를 이용해서 성막된 것인 것을 특징으로 하는 붕소막에 의한 패턴 형성 장치.
KR1020180063972A 2017-06-05 2018-06-04 붕소막의 제거 방법 및 붕소막에 의한 패턴 형성 방법 KR102071794B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017111209A JP6914107B2 (ja) 2017-06-05 2017-06-05 ボロン膜の除去方法
JPJP-P-2017-111209 2017-06-05

Publications (2)

Publication Number Publication Date
KR20180133224A KR20180133224A (ko) 2018-12-13
KR102071794B1 true KR102071794B1 (ko) 2020-01-30

Family

ID=64458371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180063972A KR102071794B1 (ko) 2017-06-05 2018-06-04 붕소막의 제거 방법 및 붕소막에 의한 패턴 형성 방법

Country Status (4)

Country Link
US (1) US20180350598A1 (ko)
JP (1) JP6914107B2 (ko)
KR (1) KR102071794B1 (ko)
CN (1) CN108987262B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7192588B2 (ja) * 2019-03-12 2022-12-20 東京エレクトロン株式会社 基板処理装置及び基板処理方法
CN113192958B (zh) * 2021-04-28 2022-01-04 长江存储科技有限责任公司 存储器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013533376A (ja) * 2010-05-24 2013-08-22 アプライド マテリアルズ インコーポレイテッド リソグラフィマスクの用途のためのホウ素リッチ膜のエンジニアリング

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5411115B2 (ko) * 1972-03-16 1979-05-11
JP2663523B2 (ja) * 1988-06-21 1997-10-15 ソニー株式会社 半導体酸化薄膜の形成方法
JP2560251B2 (ja) * 1994-03-18 1996-12-04 工業技術院長 シリコン単結晶自己支持薄膜の製造法
JPH07292485A (ja) * 1994-04-26 1995-11-07 Nissin Electric Co Ltd 窒化ホウ素膜の除去方法
JPH10223590A (ja) * 1997-02-06 1998-08-21 Dainippon Screen Mfg Co Ltd 基板洗浄装置および基板洗浄方法
JPH11145131A (ja) * 1997-03-18 1999-05-28 Toshiba Corp 半導体装置の製造方法及び半導体製造装置、及び半導体装置
US5849091A (en) * 1997-06-02 1998-12-15 Micron Technology, Inc. Megasonic cleaning methods and apparatus
DE19822934C2 (de) * 1998-05-22 2001-11-29 Daimler Chrysler Ag Verfahren zum haftenden Aufbringen einer Schmierstoffschicht auf eine freiliegende und tribologisch beanspruchte Oberfläche eines Gegenstandes, Gegenstand mit an einer freiliegenden Oberfläche haftenden Schmierstoffschicht sowie Verwendung eines beschichteten Gegenstandes
KR20000065398A (ko) * 1999-04-02 2000-11-15 윤종용 급속 열처리 공정 장치
JP2002299274A (ja) * 2001-04-02 2002-10-11 Sanken Electric Co Ltd 半導体装置の製造方法
US20030082923A1 (en) * 2001-10-30 2003-05-01 Yoshi Ono Method and apparatus for radical oxidation of silicon
JP2005123494A (ja) * 2003-10-20 2005-05-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および分析方法
JP5656010B2 (ja) * 2009-12-04 2015-01-21 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置
US8617938B2 (en) * 2011-01-25 2013-12-31 International Business Machines Corporation Device and method for boron diffusion in semiconductors
US9984915B2 (en) * 2014-05-30 2018-05-29 Infineon Technologies Ag Semiconductor wafer and method for processing a semiconductor wafer
US9484431B1 (en) * 2015-07-29 2016-11-01 International Business Machines Corporation Pure boron for silicide contact

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013533376A (ja) * 2010-05-24 2013-08-22 アプライド マテリアルズ インコーポレイテッド リソグラフィマスクの用途のためのホウ素リッチ膜のエンジニアリング

Also Published As

Publication number Publication date
CN108987262B (zh) 2023-08-18
KR20180133224A (ko) 2018-12-13
JP6914107B2 (ja) 2021-08-04
US20180350598A1 (en) 2018-12-06
CN108987262A (zh) 2018-12-11
JP2018206976A (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
US11302519B2 (en) Method of patterning a low-k dielectric film
US6848455B1 (en) Method and apparatus for removing photoresist and post-etch residue from semiconductor substrates by in-situ generation of oxidizing species
JP6033496B2 (ja) 垂直ｎａｎｄ素子のための新規のマスク除去方法
US7887711B2 (en) Method for etching chemically inert metal oxides
US20140017898A1 (en) Method of patterning a low-k dielectric film
TW201243030A (en) Selective silicon nitride etch
CN112956000B (zh) 经硼掺杂的非晶形碳硬掩模及方法
TW200834662A (en) Wet photoresist stripping process and apparatus
KR102071794B1 (ko) 붕소막의 제거 방법 및 붕소막에 의한 패턴 형성 방법
TW201017753A (en) Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
JP2009032708A (ja) 半導体デバイスの製造方法
TW201300567A (zh) 藉由紫外線輔助之光化學沉積而介電回復電漿損壞之低介電常數薄膜
KR20150036086A (ko) 순수 환원성 플라즈마에서 높은 종횡비 포토레지스트 제거를 위한 방법
KR20010050907A (ko) 시료의 처리방법과 처리장치 및 자기헤드의 제작방법
US7892984B2 (en) Reduction of defects formed on the surface of a silicon oxynitride film
KR101908192B1 (ko) 할로겐 제거 방법 및 반도체 장치의 제조 방법
JP2005057276A (ja) Ｈｉｇｈ−ｋ物質を選択的に除去する方法
JP4515309B2 (ja) エッチング方法
US6887793B2 (en) Method for plasma etching a wafer after backside grinding
US20140248770A1 (en) Microwave-assisted heating of strong acid solution to remove nickel platinum/platinum residues
JP2007281148A (ja) 基体の洗浄方法、半導体装置の製造方法、及び洗浄装置
KR100312985B1 (ko) 반도체소자제조방법
JP2007208010A (ja) 半導体装置の製造方法
JP2001044172A (ja) 洗浄方法並びに親水性化方法
CN116848622A (zh) 一种用于蚀刻钼的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant