CN112956000B - 经硼掺杂的非晶形碳硬掩模及方法 - Google Patents

经硼掺杂的非晶形碳硬掩模及方法 Download PDF

Info

Publication number
CN112956000B
CN112956000B CN201980070788.4A CN201980070788A CN112956000B CN 112956000 B CN112956000 B CN 112956000B CN 201980070788 A CN201980070788 A CN 201980070788A CN 112956000 B CN112956000 B CN 112956000B
Authority
CN
China
Prior art keywords
amorphous carbon
hard mask
substrate
boron
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980070788.4A
Other languages
English (en)
Other versions
CN112956000A (zh
Inventor
A·优维斯
S·E·毕夏普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entegris Inc
Original Assignee
Entegris Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Entegris Inc filed Critical Entegris Inc
Publication of CN112956000A publication Critical patent/CN112956000A/zh
Application granted granted Critical
Publication of CN112956000B publication Critical patent/CN112956000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明描述经硼掺杂的非晶形碳硬掩模、制备经硼掺杂的非晶形碳硬掩模的方法、使用所述经硼掺杂的非晶形碳硬掩模的方法及包含所述经硼掺杂的非晶形碳硬掩模的装置。

Description

经硼掺杂的非晶形碳硬掩模及方法
技术领域
下文揭露涉及经硼掺杂的非晶形碳硬掩模、制备经硼掺杂的非晶形碳硬掩模的方法、在蚀刻步骤期间使用经硼掺杂的非晶形碳硬掩模的方法及包含经硼掺杂的非晶形碳硬掩模的装置(微电子装置衬底)。
背景技术
处理半导体及微电子装置涉及沉积材料层及通过称为“蚀刻”的化学工艺移除材料的各种步骤。通过蚀刻，将薄掩模层放置于沉积材料层上方。接着，在掩模中形成开口且暴露衬底的选择部分。接着，使经遮蔽衬底与蚀刻剂接触，所述蚀刻剂穿过掩模中的开口接触下层衬底的材料且以化学方式降解及移除衬底的材料以在衬底中形成开口(三维空间)。
许多较新类型的衬底(例如用于制备三维存储器装置的衬底)经处理以形成具有高纵横比的开口，例如具有延伸到衬底中的显著大于开口的宽度尺寸(例如，直径)的深度的开口。作为一个实例，通过在深度方向上将垂直延伸开口蚀刻到许多沉积薄膜层的堆叠中而形成3D NAND存储器装置的垂直延伸“通道孔”。通道孔的深度可比通道孔的直径大20倍、40倍或50倍或更多。通过蚀刻在微电子装置中形成此类型的高纵横比特征需要专业化程度高的、准确的且精确的蚀刻工艺。
针对此类型的蚀刻步骤，将抗化学性“硬掩模”放置于多个沉积薄膜层的顶层上方。薄膜层(有时被称为“薄膜堆叠”)是存储器装置的功能材料且可为经沉积氧化硅、氮化硅、多晶硅或类似者的层。硬掩模对用于以化学方式降解及移除薄膜堆叠的材料以在衬底中形成高纵横比开口(例如，通道孔)的蚀刻溶液有抗性。
一种常见类型的硬掩模是非晶形碳硬掩模。将此类型的硬掩模作为连续层沉积到微电子装置衬底上且接着进行蚀刻以在硬掩模中形成开口。接着，通过将具有硬掩模的衬底暴露于能够以化学方式降解薄膜堆叠的材料的气态化学蚀刻剂而执行蚀刻下层衬底的后续步骤。气态蚀刻剂行进通过硬掩模中的开口以接触且蚀除(即，移除)衬底的材料，以在衬底中产生开口。在已根据需要蚀除衬底材料之后，必须从衬底移除硬掩模以允许将衬底进一步处理为成品微电子装置。
发明内容
产生展现高纵横比的精确形成且良好界定的衬底开口可极具挑战性。通常被研究以改进总体工艺的蚀刻工艺的一个组件是硬掩模，包含硬掩模的组合物及施覆及移除硬掩模的方法。与硬掩模相关的过去研究已涉及用硼掺杂非晶形碳硬掩模以增加硬掩模对化学蚀刻剂的抗性。
本发明的一个方面包含一种方法，其用于：在微电子装置衬底上形成非晶形碳层；蚀刻所述非晶形碳层以在所述非晶形碳层中形成开口；及接着用硼掺杂所述经蚀刻非晶形碳层以形成经硼掺杂的非晶形碳硬掩模。所述掺杂步骤使用离子束植入方法执行。经硼掺杂的非晶形碳硬掩模层经退火(在所述硼掺杂步骤期间或之后)以改进所述硬掩模的化学抗性。
本发明的第二方面包含一种方法，其用于：在微电子装置衬底上形成非晶形碳层；运用掩模图案化所述非晶形碳层的至少一部分；用硼掺杂所述非晶形碳层以形成经硼掺杂的非晶形碳硬掩模；蚀刻所述非晶形碳硬掩模以在所述非晶形碳层中形成开口。所述掺杂步骤使用离子束植入方法执行。经硼掺杂的非晶形碳硬掩模层经退火(在所述硼掺杂步骤期间或之后)以改进所述硬掩模的化学抗性。
在本发明的另一方面中，通过离子束植入的所述非晶形碳硬掩模产生经硼掺杂的非晶形碳硬掩模层，所述层包含所述硬掩模层的顶部(上部)部分处的较高浓度的硼，及所述硬掩模层的底部(下部)部分处的较低浓度的硼。所述硬掩模层中的所述硼的此浓度梯度可为尤其有用的。所述硬掩模层的所述上部部分处的所述高浓度的硼增加所述硬掩模在所述上部部分处的所述化学抗性，其中所述硬掩模在蚀刻步骤期间需要增加化学抗性。所述硬掩模层的所述上部部分的增加化学抗性可允许所述经硼掺杂的非晶形碳硬掩模可用作用于使用更强侵蚀性化学蚀刻剂的蚀刻步骤或用于与同等蚀刻步骤相比必须在相对较长时间段内执行以例如产生衬底开口(例如具有相对增加深度及相对较高纵横比的通道孔)的蚀刻步骤的硬掩模。替代地或另外，所述硬掩模的上层的所述增加化学抗性可允许所述经硼掺杂的非晶形碳硬掩模的减小厚度以用相等强度的蚀刻剂执行蚀刻步骤，且允许执行所述蚀刻步骤的相等时间量。
虽然所述硬掩模的所述上部部分含有硼以增加对蚀刻步骤的所述蚀刻剂的化学抗性，但所述硬掩模层的所述下部部分不需要显著增加的化学抗性。所述下部部分可含有较低浓度的硼作为掺杂剂。运用所述较低浓度的硼，可在蚀刻步骤期间在使用所述硬掩模之后更容易移除所述下部部分。
在本发明的另一方面中，通过离子束植入的所述非晶形碳硬掩模产生经硼掺杂的非晶形碳硬掩模层，所述层在整个所述碳硬掩模内包含更一致浓度水平的硼。
在一个方面中，本发明涉及一种制备微电子装置衬底的方法。所述方法包含：通过离子植入将硼植入到衬底的非晶形碳层中，所述衬底包括微电子装置的一或多个层及顶表面处的非晶形碳硬掩模层；及使所述非晶形碳硬掩模层退火。
在另一方面中，本发明涉及一种微电子装置衬底。所述衬底包含：微电子装置的一或多个层；及经硼掺杂的硬掩模层，其在所述一或多个层的上表面上，且包括接触所述微电子装置的所述上表面的第一表面、暴露表面、在所述第一表面与所述暴露表面之间的厚度及延伸穿过所述厚度的开口。所述经硼掺杂的硬掩模层包含非晶形碳及植入硼，其中所述硼以相对较高浓度存在于所述非晶形碳硬掩模层的厚度的上部部分处，且以相对较低浓度存在于所述厚度的下部部分处，且所述经硼掺杂的硬掩模层经退火。
附图说明
图1展示如所描述的用于形成及使用经硼掺杂的碳硬掩模的方法的实例。
图2A到2E展示所描述且存在于本描述的方法的某些步骤期间的各种微电子装置衬底结构的实例。
图3A到3C描绘包含在蚀刻层之前运用掩模图案化碳非晶形层的任选步骤的另外各种微电子装置衬底。
图式是示意性的且不按比例。
具体实施方式
本发明揭示用于形成经硼掺杂的非晶形碳硬掩模的方法及工艺。所述方法包含：在微电子装置衬底上形成非晶形碳层；蚀刻非晶形碳层以在非晶形碳层中形成开口；及接着用硼掺杂经蚀刻非晶形碳层以形成经硼掺杂的非晶形碳硬掩模。掺杂步骤使用离子束植入方法执行。经硼掺杂的非晶形碳硬掩模层经退火以改进硬掩模的化学抗性。
下文描述还描述包含如所描述的经退火、经硼掺杂的非晶形硬掩模的多层结构(例如，微电子装置，特别是工艺中(in-process)微电子装置)及在处理微电子装置时使用经退火、经硼掺杂的非晶形碳硬掩模的方法。
如所描述的经硼掺杂的硬掩模(在本文中有时简称为“硬掩模”、“经硼掺杂的硬掩模”等)可通过首先在微电子装置的表面上形成非晶形碳层而形成。此非晶形碳层在被施覆时可为且优选地未经硼掺杂。接着，蚀刻非晶形碳层以在碳层中形成孔，从而导致放置于衬底的表面处的经蚀刻且优选地未经硼掺杂的非晶形硬掩模层。接着，在蚀刻步骤之后，通过离子束植入方法用硼掺杂经蚀刻非晶形硬掩模层以形成经硼掺杂的非晶形碳硬掩模层。在用硼掺杂非晶形碳层的步骤期间或之后，使经硼掺杂的硬掩模退火。
在本发明的一个方面中，可通过离子束植入方法将硼掺杂剂添加到非晶形碳层，使得在层的表面处及附近(即，在“上部”部分或“表面”部分处)产生较高浓度的硼(与存在于非晶形碳层的下部部分处的硼的浓度相比)。离子植入掺杂步骤可经控制以引起沿非晶形碳层的深度或“厚度”方向的硼浓度差异(例如，浓度梯度)。根据需要，可产生含有硼掺杂剂的非晶形碳层以在非晶形碳层的上部部分处含有较高浓度的硼，其中硼浓度随着在层的深度方向上的位置而减小(例如，逐渐或以其它方式)。非晶形碳层的下部部分或底部可含有极少量的硼或基本上不含硼。
此浓度梯度有用且有利的原因是硼掺杂剂增加硬掩模在上部部分处(其中硬掩模需要增加化学抗性)的化学抗性，但未增加硬掩模在下部部分处(其中增加化学抗性不被需要且事实上将引起硬掩模在硬掩模已在衬底蚀刻步骤期间达到其目的之后更难以从衬底移除)的化学抗性。
在蚀刻包含经硼掺杂的硬掩模的微电子装置衬底的步骤中，存在于非晶形碳层的上部部分处的较高浓度的硼有利地允许经硼掺杂的硬掩模的使用期间的经改进功能性。特定来说，在涉及硬掩模的蚀刻步骤期间，一或多个蚀刻剂将用于从衬底的选定部分移除材料，所述选定部分透过硬掩模中的孔暴露。但是，在蚀刻期间，蚀刻剂也对硬掩模本身的表面具有化学效应，而引起从硬掩模的表面移除一定量的材料。在衬底中形成完整蚀刻开口(例如具有高纵横比的通道孔)的蚀刻工艺期间，将通过蚀刻剂移除硬掩模层的上部部分的显著量。在此衬底蚀刻步骤期间，硬掩模层的上部部分处的硼掺杂剂将增加硬掩模的上部部分对化学蚀刻剂的抗性。硬掩模的经硼掺杂的上部部分的一些仍将在衬底蚀刻步骤期间被逐渐移除，且在步骤结束时，硬掩模的下部部分将剩余为硬掩模的暴露表面。硬掩模层的此下部部分与上部部分相比将含有相对较低浓度的硼掺杂剂。下部部分中的相对较低浓度的硼不会过度地增加在完成衬底蚀刻步骤之后移除剩余量的硬掩模的难度。
因此，如所呈现，本描述的经退火经硼掺杂的硬掩模(尤其是硬掩模层的经硼掺杂的上部部分)在衬底蚀刻步骤期间展现对蚀刻剂的增加的化学抗性。在衬底蚀刻步骤期间，硬掩模层的此经硼掺杂的上部部分展现对蚀刻剂的高抗性且保护下层衬底表面免受蚀刻剂影响。也在衬底蚀刻步骤期间，硬掩模层的暴露顶表面被蚀刻剂逐渐化学腐蚀，且硬掩模层的上部部分的材料被逐渐移除。
在完成衬底蚀刻步骤之后，原始硬掩模层的下部部分剩余且存在于暴露表面处。硬掩模层的此下部部分与上部部分相比含有相对较低量的硼掺杂剂，此对于在衬底蚀刻步骤期间提供抗蚀刻性是重要的。必须在衬底蚀刻步骤之后移除硬掩模的此下部部分以允许衬底的继续处理。因为下部部分含有较低量的硼掺杂剂，所以可在需要移除硬掩模层时更容易移除下部部分。
优选地，可通过已知对于蚀刻或移除未经硼掺杂的非晶形碳层有用的各种蚀刻技术中的一者移除硬掩模的剩余(下部)部分。实例包含基于氧的蚀刻技术，包含下文更详细描述的技术。
在本发明的另一实施例中，将硼掺杂到碳非晶形层中，使得掺杂于碳硬掩模中的硼在整个碳非晶形层内是一致的。例如，使用所描述方法掺杂硼将导致碳非晶形层的顶部及下部部分中的大体上一致量的硼掺杂剂。
本发明的第二方面包含一种方法，其用于：在微电子装置衬底上形成非晶形碳层；在非晶形碳层的至少一部分上进行图案化；用硼掺杂非晶形碳层以形成经硼掺杂的非晶形碳硬掩模；蚀刻非晶形碳硬掩模以在非晶形碳层中形成开口。掺杂步骤使用离子束植入方法执行。经硼掺杂的非晶形碳硬掩模层经退火(在硼掺杂步骤期间或之后)以改进硬掩模的化学抗性。
为进行比较，某些其它经硼掺杂的硬掩模层在整个硬掩模层的整个厚度内含有硼掺杂剂。在这些硬掩模中，在衬底蚀刻步骤结束时剩余在衬底上且必须在衬底蚀刻步骤之后通过进一步蚀刻移除的硬掩模的下部部分可含有大幅增加硬掩模层的化学抗性程度的一定量的硼。为移除此类型的剩余经硼掺杂的硬掩模层，通常使用高度侵蚀性蚀刻技术，这与可用于移除未经硼掺杂的非晶形碳层的典型基于氧的蚀刻技术相反。例如，为移除包含多于非实质量的硼作为掺杂剂的硬掩模的剩余下部部分，可使用的某些技术包含使用氧作为蚀刻剂但也需要一或多种额外更高度侵蚀性蚀刻剂材料(例如CF4、H2或另一更高度侵蚀性蚀刻剂)的改性氧等离子体技术，或甚至可使用化学及非化学(例如，机械)移除技术两者的基本上不同且经专门设计的蚀刻步骤。
所描述经硼掺杂的硬掩模可用于通过在通过蚀刻衬底以移除衬底的材料以形成开口而在衬底中形成开口的步骤期间用作硬掩模而制备微电子装置衬底。微电子装置衬底(或简称为“衬底”)可涉及任何类型的微电子装置，包含“工艺中”(或“前驱体”)装置，其意指包含成品微电子装置的结构、材料及特征但未完成且仍在制造工艺中的装置。微电子装置可为提供存储器功能的装置或提供逻辑功能的装置。其中所描述硬掩模将有用的微电子装置衬底的特定实例包含工艺中存储器装置，其需要蚀刻的处理步骤以形成高纵横比衬底结构，例如称为3D NAND装置的垂直三维存储器装置。
衬底可含有绝缘、导电及半导电材料的一或多个层，其将沉积为微电子装置衬底的部分且接着在使用硬掩模控制蚀刻的位置的蚀刻步骤中被蚀刻。衬底可包含多个沉积薄膜层，有时被称为包含一或多种含硅材料(氮化硅、氧化硅、多晶硅)或其它绝缘、导电、半导电或电介质材料的沉积层的“薄膜堆叠”。作为单个实例，有用衬底可为3D NAND 存储器装置的多层前驱体。实例装置可包含许多含硅材料层，其将经蚀刻以形成具有高纵横比的垂直延伸通道孔。所述层可形成包含许多(例如，十几个或几打)交替对的两种不同含硅材料的薄膜堆叠。作为特定实例，衬底可包含交替对的沉积薄膜层的堆叠，其中每一对包含一个二氧化硅层及一个氮化硅层。此薄膜堆叠可含有任何数量的这些材料对，例如至少48对、56对或96对的此两个层或更多。
硬掩模在蚀刻衬底以从衬底选择性地移除材料且在衬底内从经移除材料形成开口或空间的步骤(此步骤在本文中有时被称为“衬底蚀刻”步骤)中可为有用的。衬底蚀刻步骤可出于在衬底中形成敞开结构的目的而执行，且已知用于执行这些步骤的蚀刻方法、蚀刻剂以及蚀刻系统及设备的许多实例。敞开结构(“开口”)可为形成于微电子装置衬底中(例如，来自衬底的薄膜堆叠)的任何有用结构。在某些实例方法中，结构可为具有高纵横比(例如至少20:1、40:1或60:1的纵横比)的结构。在工艺中半导体装置衬底中形成的这些类型的已知结构(开口)的实例包含通道孔、字线开口、互连件及类似者。
现参考图描述可在实践本发明期间发生的方法及各种相关结构的特征。
图1处展示本描述的方法的某些步骤的实例。此展示包含以微电子装置衬底开始的步骤12的方法10。作为一个实例，衬底可为包含在微电子装置中有用的多个离散沉积材料层的多层薄膜堆叠的工艺中存储器装置。实例薄膜堆叠可为将经受蚀刻工艺以从薄膜堆叠的层选择性地移除材料的薄膜堆叠。在步骤14中，将非晶形碳层形成到衬底的表面上。
参考图2A，说明含有多对含硅微电子装置材料层(例如，薄膜堆叠)的微电子装置衬底的单个实例的示意性描绘。如所描述的工艺的前期步骤可为在微电子装置衬底的上表面处形成非晶形碳层的步骤14。
如图2A处展示，工件100包含含有薄膜堆叠104及支撑件102的微电子装置衬底。薄膜堆叠104含有多个微电子材料层106，例如一或多个导电层、绝缘层或其它类型的层(例如，蚀刻停止层)。例如，每一层106(TO1)可包含一对沉积氧化硅层及沉积氮化硅层。薄膜堆叠104可包含任何有用数量的这些对，例如24对、48对、56对、96对等。非晶形碳层108在薄膜堆叠104的顶表面或上表面处。
关于非晶形碳层108更详细来说，此层可为由非晶形碳材料制备使得在蚀刻薄膜堆叠104的步骤期间用作硬掩模的层。一般来说，非晶形碳层(例如层108)可通过各种已知方法中的任一者形成，例如通过已知用于将非晶形碳层沉积到半导体装置衬底上的各种方法中的一者，包含称为“旋涂”技术的方法及称为“沉积”方法的方法。沉积方法包含称为化学气相沉积方法(CVD)、等离子体增强型化学气相沉积方法(PECVD)、各种类型的物理气相沉积(PVD)技术及类似者的方法。仅作为一个单个实例，用于形成非晶形碳层的一种有用技术可为通过运用碳氢化合物前驱体使用PECVD工艺，例如甲烷 (CH4)、丙烯(C3H6)、丙炔(C3H4)、丙烷(C3H8)、丁烷(C4H10)、丁烯(C4H8)、丁二烯(C4H6)、乙炔(C2H2)、甲苯(C7H8(C6H5CH3))及其与硼源的混合物。其它技术(例如，“旋涂”技术)也为已知的且可用于施覆根据本描述的非晶形碳层。
在硼掺杂步骤之前，非晶形碳层可含有有用量的碳，例如至少50、80、90、95或 99重量％碳的碳量。在掺杂步骤之前，非晶形碳层可未经硼掺杂，此意指非晶形碳层优选地含有不多于非实质量的碳，例如小于1重量％，例如小于0.5、0.1或0.05重量％的硼。基于层中的碳的总量，非晶形碳层也可含有包含sp1、sp2及sp3键合状态的至少 50重量％的碳，此给予非晶形材料所已知的非晶形碳性质，例如热解、石墨及类金刚石碳所典型的性质组合。因为非晶形碳材料可含有各种比例的多个键合状态，所以碳材料将缺乏长程有序且被视为“非晶形”。
非晶形碳层可均匀地放置到微电子装置衬底上且可具有将在执行所要衬底蚀刻步骤时有用的任何厚度。有用厚度的实例可低于10微米，例如从0.5到5微米，例如从1 到3微米。
再次参考图1，有用方法10中的下一步骤16(步骤15将在下文论述)是通过蚀刻步骤在未经掺杂的非晶形碳层中形成开口。此步骤有时可被称为“掩模蚀刻”步骤。在掩模蚀刻步骤期间形成的开口是经选择以允许随后蚀刻开口下方的衬底的材料同时保护保持被非晶形碳层108覆盖的衬底的材料的开口。已知用于蚀刻未经掺杂的非晶形碳材料的有用技术的各种实例。一个实例是通过以下步骤执行：在非晶形碳层上方施覆光刻 (聚合)掩模；在光刻掩模中形成开口以暴露下层非晶形碳层的部分；及使用基于氧等离子体的干式蚀刻步骤以穿过光刻掩模的开口在非晶形碳层中形成开口。在非晶形碳层中形成开口之后，移除光刻掩模。图2B说明包含这些特征的工件100，包含通过光刻遮蔽及蚀刻步骤形成于非晶形碳层108中的开口110。
如图1处展示，掩模蚀刻步骤之后的下一步骤(步骤18)是用硼掺杂经蚀刻非晶形碳层108(即，以硼作为掺杂剂掺杂非晶形碳层108(其包含开口110))的步骤。掺杂步骤使用射束线掺杂技术执行，此意指通过用硼离子射束轰击非晶形碳层而将硼添加到非晶形碳。硼掺杂源在此项技术中是众所周知的。例如但不限于BF3、浓缩BF3、B2H6、浓缩 B2H6及此项技术中已知的类似硼掺杂剂。其它类型的掺杂方法也为已知的且可用于将例如硼的掺杂剂材料添加到非晶形碳层，例如等离子体浸没方法以及沉积方法(CVD或 PECVD)。但所述其它类型的掺杂方法将产生包含分布在整个层的整个厚度内的基本上均匀量的硼的经硼掺杂的非晶形碳层；经掺杂非晶形碳层的上部部分处的硼浓度与经掺杂非晶形碳层的下部部分处的硼浓度基本上相同。相比来说，如本文中描述，使用离子植入作为将硼添加到先前形成的非晶形碳层的方法可将较大浓度的硼放置于非晶形碳层的上部部分处且将较低浓度的硼放置于非晶形碳层的下部部分处。
因为可在非晶形碳层的上部部分处选择性地包含硼，所以上部部分有利地展现大幅改进的抗蚀刻性。同时，非晶形碳层的下部部分(其在衬底蚀刻步骤结束时将保持存在于衬底表面处且因此必须被移除)含有较低浓度的硼且与包含较高浓度的硼的经硼掺杂的非晶形碳层相比可更容易移除。
参考图2C，说明在通过离子植入技术用硼掺杂非晶形碳层108的步骤之后的包含具有开口110的非晶形碳层108的工件100。通过垂直虚线112表示已植入到非晶形碳层108中的硼。如所说明，非晶形碳层108的上部部分114比下部部分116包含更高量 (即，更高浓度)的硼，下部部分116含有较低量(浓度)的硼作为掺杂剂。
可通过使用离子植入掺杂技术来制备经硼掺杂的非晶形碳层(例如，如图2C处展示) 以含有将可用于增加非晶形碳层的化学抗性而用作衬底蚀刻步骤中的硬掩模的一定量的硼。特定来说，非晶形碳层的上部部分可包含一定量的硼掺杂剂以引起层的所述部分展现对衬底蚀刻步骤中所使用的蚀刻剂的改进抗性(相对于同等未经硼掺杂的层)。非晶形碳层的下部部分不需要含有足以增加非晶形碳材料对化学蚀刻剂的抗性的硼浓度，且优选地与层的上部部分相比含有较低浓度的硼，以有利于在衬底蚀刻步骤之后从衬底移除层的下部部分。
关于整个经硼掺杂的非晶形碳层，硼的总量可为(在层的上部部分处具有较高浓度的硼)将有效地提供对蚀刻剂溶液的所要化学抗性程度的量。作为掺杂剂的硼的有用量的实例可为基于在掺杂步骤之后的非晶形碳层的整个量的总重量，在从1重量％到约25重量％的范围内的量，例如从2或5重量％的硼到18或20重量％的硼。经硼掺杂的非晶形碳层的材料的余额可基本上为碳或完全为碳。
在有用及优选实例中，经硼掺杂的非晶形碳层可包括碳及硼、由碳及硼组成或大体上由碳及硼组成，且可主要含有碳及硼，例如基于在碳掺杂步骤之后的非晶形碳层的总重量，至少80、90、95或99重量％的组合量的碳及硼。大体上由碳及硼组成的经硼掺杂的非晶形碳层是含有除碳及硼以外的少于非实质量的材料(例如，除碳及硼以外的不多于5、2、1、0.5、0.1或0.05重量％的任何材料(总共))的层。
根据本描述，经硼掺杂的非晶形碳层也经退火。退火步骤涉及在掺杂步骤期间或之后将衬底及经硼掺杂的非晶形碳层加热到高温使得将影响完整经硼掺杂的碳硬掩模的非晶形结构，以改进作为硬掩模的经硼掺杂的非晶形碳层的性能性质。可期望使经硼掺杂的非晶形碳层退火可有效地引起经硼掺杂的非晶形碳的非晶形结构物理地改变，使得减少非晶形结构中的瑕疵的数量且改进材料对化学蚀刻剂的抗性。退火步骤可改进非晶形碳材料及非晶形碳层的强度，且优选地增加非晶形碳材料对例如蚀刻剂的化学材料的抗性。
在通过离子植入将硼离子添加到非晶形碳层时，可通过在离子束植入期间加热衬底而在离子束硼植入步骤期间执行优选退火步骤。
退火步骤的时序及温度可为对于改进经硼掺杂的非晶形碳材料的性质有用的任何时序及温度。有用温度的实例可在至少125摄氏度直到400摄氏度的范围内，例如从150到400摄氏度。用于退火步骤的时间量(意指将衬底加热到在此范围内的温度的时间量) 可为将在完成离子植入步骤之后运用任选连续加热产生所要退火效应(例如通过在离子植入步骤的持续时间内使用连续加热到退火温度)的任何时间量。
描述为“经退火”的经硼掺杂的非晶形碳材料是已暴露于高温(如描述为退火步骤的部分)以引起退火步骤的所描述效应中的一或多者(例如非晶形碳材料的非晶形结构的改变或例如对蚀刻剂的经改进化学抗性)的材料。
可通过将离子束以垂直方式(即，与衬底的中心轴对准)或以相对于中心轴的角度引导朝向衬底而执行离子植入方法。作为实例，将离子植入射束以一定角度引导朝向衬底可引起离子(即，硼)撞击在非晶形碳层的上表面上且到形成于非晶形碳层中的开口(例如，图2A及2B的开口110)的侧表面上，而未撞击在定位于开口的底部处的下层微电子装置衬底的材料(例如，图2B及2C的薄膜堆叠层104的上表面)上。可基于形成于非晶形硬掩模层中的开口的大小(例如，直径)且基于硬掩模层的厚度确定离子植入射束相对于衬底的有用角度。经引导离子束的角度的实例可为相对于衬底的中心轴从1到45度，例如从5到30度。
再次参考图1，在掺杂非晶形碳硬掩模层之后，有用方法中的下一步骤是穿过硬掩模蚀刻下层微电子装置衬底的步骤(20)，在本文中有时被称为“衬底蚀刻”步骤。衬底蚀刻步骤是将如所描述的含有微电子装置衬底的工件及含有经蚀刻开口的经硼掺杂的非晶形碳硬掩模层暴露于化学蚀刻剂的步骤，所述化学蚀刻剂将以化学方式移除蚀刻剂穿过硬掩模中的开口接触的衬底的材料。可基于所蚀刻(即，从衬底移除)的衬底材料的类型选择蚀刻剂的化学性质。为蚀刻包含由含硅材料(例如氧化硅、氮化硅、多晶硅等) 制成的薄膜堆叠的微电子装置衬底，已知及有用化学蚀刻剂包含例如氟基蚀刻剂的气态材料，包含含有一或多种气态氟碳化合物或全氟碳化物(例如CHF3、CF4、CH3F、C4F6等)的蚀刻剂。如本文中在别处描述，本描述的经硼掺杂的非晶形碳硬掩模层有效地作为硬掩模以保护衬底的部分在衬底蚀刻步骤期间不被蚀刻。蚀刻剂仍(如图2D处展示)将具有在蚀刻衬底的步骤期间从硬掩模层移除一定量的材料的效应。通常，在衬底蚀刻步骤期间，硬掩模层的上部部分的实质量将被蚀刻剂移除，且在完成衬底蚀刻步骤之后，硬掩模层的原始量(厚度)的下部部分将剩余。
图2D处说明已通过衬底蚀刻步骤处理的工件100。如所展示，工件100包含薄膜堆叠104，其现在包含开口，例如垂直延伸穿过薄膜堆叠104的整个深度(厚度)的“通道孔”120。工件100也在薄膜堆叠104的顶部上包含非晶形碳层108的剩余下部部分 116。此剩余下部部分116可含有一定量的硼作为掺杂剂，但优选地，硼的量小于在完成离子植入步骤之后存在于层108的上部部分114中的硼的量。存在于下部部分116中的硼掺杂剂的量也优选地为足够低使得可通过通常用于移除未经硼掺杂的非晶形碳硬掩模层的已知方法(例如，通过仅使用氧作为蚀刻剂的标准氧等离子体蚀刻步骤)从薄膜堆叠104(或另一衬底)有效率地且完全地移除下部部分116的量。
再次参考图1，在包含通过蚀刻形成开口120的步骤20之后，必须在可执行微电子装置衬底的额外处理之前从衬底移除(步骤22)非晶形碳层108的剩余部分。
根据本发明的另一方法被展示为包含来自图1的任选步骤15，其中在非晶形碳层的顶部上形成图案化掩模。此掩模可为此项技术中已知的任何碳掩模。图3A到3C展示在图1中用图案化掩模的额外步骤描述的方法的第一部分。图3A类似于如上文论述的图 2A。图3B展示碳非晶形层的部分上的图案化掩模。明确来说，图案化掩模301在稍后蚀刻的碳非晶形层的部分上。此后，在步骤3C中，使用众所周知的离子植入方法用硼掺杂302图案化掩模及碳非晶形层。所述方法继续进行到图2C到2E中描绘的步骤16 到22。
在本发明的某些实施例中，硼经掺杂以在碳非晶形层中具有梯度分布。因而，本描述的非晶形碳层的下部部分与层的上部部分相比含有较低量的硼，非晶形碳层的下部部分不具有对化学蚀刻剂的大幅增加抗性(相对于未经硼掺杂的非晶形碳层)且与本描述的经掺杂非晶形碳层的更高度硼掺杂的上部部分相比较不难以通过蚀刻步骤移除。可期望可通过通常用于从工艺中微电子装置衬底移除非晶形碳硬掩模材料的目的的标准方法移除非晶形碳层的下部部分(其是在衬底蚀刻步骤之后的层的剩余部分)。
在本发明的其它实施例中，如图3A-3C 中展示，在整个碳非晶形层内以一致方法(参见 302)掺杂硼。
在本发明的进一步细节中，标准方法的实例是用氧等离子体进行处置，即，“氧等离子体蚀刻”。氧等离子体蚀刻涉及使用氧源及等离子体系统，且无需除气态氧以外的任何实质量的额外化学蚀刻剂(可包含例如缓冲剂的非蚀刻剂材料)。出于各种原因，已知有时可通过将一或多种额外化学蚀刻剂材料添加到氧作为蚀刻剂以增加侵蚀性或蚀刻速率而修改氧等离子体蚀刻技术。这些额外化学蚀刻剂材料的实例包含含氟气体，例如CF4、SF6、气态氢(H2)或任何这些材料的组合。
因此，根据所描述经硼掺杂的非晶形碳硬掩模的优选实例，本描述的优选硬掩模是在完成衬底蚀刻步骤之后将作为剩余部分存在于衬底表面处的硬掩模，能够通过包含使用氧作为蚀刻剂材料且不需要任何其它化学蚀刻剂的标准氧等离子体方法从衬底移除所述剩余部分。移除非晶形碳层的剩余部分的此步骤可包含使用一或多种其它非蚀刻剂材料(例如pH缓冲剂)，但不需要且优选地可排除除氧以外的任何蚀刻剂材料(特别是更具侵蚀性的蚀刻剂材料，例如CF4、SF6或H2)的存在；即，可通过基本上仅使用氧作为蚀刻剂的氧等离子体蚀刻步骤从下层微电子装置衬底移除硬掩模的剩余下部部分，此意指所述工艺使用至少95、98或99(体积)％的气态氧作为蚀刻剂及不多于1、2或5体积％的任何其它蚀刻剂，例如不多于1、2或5体积％的CF4、SF6、H2，或CF4、SF6及H2中的两者或更多者的组合。

Claims (13)

1.一种制备微电子装置衬底的方法，所述方法包括：
蚀刻衬底的非晶形碳硬掩模层以在所述非晶形碳硬掩模层中形成开口，其中所述衬底包括微电子装置的一或多个层及顶表面处的所述非晶形碳硬掩模层；
通过离子植入将硼植入到所述衬底的非晶形碳硬掩模层中，其中硼离子射束以相对于所述衬底的中心轴的一定角度引导朝向所述衬底；其中，在所述非晶形碳硬掩模层的厚度的上部部分处以相对较高浓度植入所述硼，且在所述厚度的下部部分处以相对较低浓度植入所述硼；及
使所述非晶形碳硬掩模层退火。
2.根据权利要求1所述的方法，其中在退火之后，经硼掺杂的非晶形碳硬掩模层与尚未退火的同等经硼掺杂的非晶形碳硬掩模层的抗蚀刻性相比具有增加的抗蚀刻性。
3.根据权利要求1所述的方法，其包括在所述硼的离子植入期间使所述非晶形碳硬掩模层退火。
4.根据权利要求1所述的方法，其包括在退火期间将所述衬底加热到从150到400摄氏度的范围内的温度。
5.根据权利要求1所述的方法，其中所述非晶形碳硬掩模层具有在从0.5到5微米的范围内的厚度。
6.根据权利要求1所述的方法，其包括在通过离子植入植入所述硼之前，蚀刻所述非晶形碳硬掩模层以在所述非晶形碳硬掩模层中形成开口。
7.根据权利要求6所述的方法，其包括穿过所述掩模层中的所述开口蚀刻所述衬底以在所述衬底中形成开口，所述衬底中的所述开口具有至少40:1的纵横比。
8.根据权利要求7所述的方法，其中所述衬底中的所述开口是通道孔。
9.根据权利要求1所述的方法，其包括：在所述非晶形碳硬掩模层上形成图案化掩模；及在通过离子植入植入所述硼之前，蚀刻所述非晶形碳硬掩模层以在所述非晶形碳硬掩模层中形成开口。
10.根据权利要求7所述的方法，其中所述衬底蚀刻步骤包含将所述衬底的材料暴露于氟化或全氟化气态蚀刻剂。
11.根据权利要求10所述的方法，其包括在蚀刻所述衬底之后，通过氧等离子体蚀刻移除所述硬掩模层的剩余部分。
12.根据权利要求1所述的方法，其中所述衬底包括包含多个含硅材料层的薄膜堆叠。
13.根据权利要求1所述的方法，其中所述衬底包括多个氧化硅及氮化硅层。
CN201980070788.4A 2018-10-31 2019-10-21 经硼掺杂的非晶形碳硬掩模及方法 Active CN112956000B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862753345P 2018-10-31 2018-10-31
US62/753,345 2018-10-31
PCT/US2019/057198 WO2020092039A1 (en) 2018-10-31 2019-10-21 Boron-doped amorphous carbon hard mask and methods

Publications (2)

Publication Number Publication Date
CN112956000A CN112956000A (zh) 2021-06-11
CN112956000B true CN112956000B (zh) 2022-07-12

Family

ID=70327387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980070788.4A Active CN112956000B (zh) 2018-10-31 2019-10-21 经硼掺杂的非晶形碳硬掩模及方法

Country Status (8)

Country Link
US (1) US11049728B2 (zh)
EP (1) EP3874536A4 (zh)
JP (1) JP7025600B2 (zh)
KR (1) KR102336347B1 (zh)
CN (1) CN112956000B (zh)
SG (1) SG11202103523RA (zh)
TW (1) TWI720673B (zh)
WO (1) WO2020092039A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612989B1 (ko) 2017-12-01 2023-12-11 어플라이드 머티어리얼스, 인코포레이티드 고 에칭 선택성 비정질 탄소 막
WO2021225790A1 (en) * 2020-05-05 2021-11-11 Lam Research Corporation Inert gas implantation for hard mask selectivity improvement
US11788007B2 (en) 2020-07-30 2023-10-17 Entegris, Inc. Method for removing hard masks
US11854770B2 (en) * 2021-01-14 2023-12-26 Applied Materials, Inc. Plasma processing with independent temperature control
US20220230887A1 (en) * 2021-01-15 2022-07-21 Applied Materials, Inc. Methods and apparatus for processing a substrate
CN113192958B (zh) * 2021-04-28 2022-01-04 长江存储科技有限责任公司 存储器件及其制造方法
EP4329453A4 (en) * 2022-07-12 2024-08-07 Changxin Memory Tech Inc MANUFACTURING METHOD FOR SEMICONDUCTOR STRUCTURE
CN115172158A (zh) * 2022-07-12 2022-10-11 长鑫存储技术有限公司 半导体结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1879196A (zh) * 2003-09-12 2006-12-13 微米技术有限公司 包括无定形碳层的掩模结构
CN102637581A (zh) * 2012-04-06 2012-08-15 上海华力微电子有限公司 一种防止硼掺杂层释气的方法
CN103021838A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(上海)有限公司 无定形碳处理方法及采用无定形碳作为硬掩膜的刻蚀方法
CN103210480A (zh) * 2010-10-05 2013-07-17 应用材料公司 超高选择性的掺杂非晶碳可剥除硬掩模的开发与集成

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2787564A (en) 1954-10-28 1957-04-02 Bell Telephone Labor Inc Forming semiconductive devices by ionic bombardment
DE10250899B4 (de) 2002-10-31 2008-06-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses
US7323401B2 (en) * 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask
SG2014011944A (en) 2005-08-30 2014-08-28 Advanced Tech Materials Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation
US7867913B2 (en) 2007-09-28 2011-01-11 Hynix Semiconductor Inc. Method for fabricating fine pattern in semiconductor device
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
EP2333852B1 (en) * 2009-12-09 2019-03-27 LG Innotek Co., Ltd. Light emitting device and light emitting package
TWI585042B (zh) 2010-02-26 2017-06-01 恩特葛瑞斯股份有限公司 用以增進離子植入系統中之離子源的壽命及性能之方法與設備
US8361906B2 (en) 2010-05-20 2013-01-29 Applied Materials, Inc. Ultra high selectivity ashable hard mask film
US9299581B2 (en) 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
US9653327B2 (en) * 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
US8679987B2 (en) 2012-05-10 2014-03-25 Applied Materials, Inc. Deposition of an amorphous carbon layer with high film density and high etch selectivity
JP2014007370A (ja) 2012-06-01 2014-01-16 Tokyo Electron Ltd プラズマエッチング方法
US9287124B2 (en) * 2013-08-30 2016-03-15 Applied Materials, Inc. Method of etching a boron doped carbon hardmask
KR20150031672A (ko) 2013-09-16 2015-03-25 삼성전자주식회사 반도체 소자의 제조 방법
US9018066B2 (en) 2013-09-30 2015-04-28 United Microelectronics Corp. Method of fabricating semiconductor device structure
TW201517133A (zh) 2013-10-07 2015-05-01 Applied Materials Inc 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化
JP6033496B2 (ja) 2013-11-06 2016-11-30 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 垂直ｎａｎｄ素子のための新規のマスク除去方法
WO2015105651A1 (en) 2014-01-08 2015-07-16 Applied Materials, Inc. Development of high etch selective hardmask material by ion implantation into amorphous carbon films
US9418867B2 (en) * 2014-01-10 2016-08-16 Applied Materials, Inc. Mask passivation using plasma
US9859402B2 (en) 2015-03-16 2018-01-02 United Microelectronics Corp. Method of using an ion implantation process to prevent a shorting issue of a semiconductor device
US9852923B2 (en) * 2015-04-02 2017-12-26 Applied Materials, Inc. Mask etch for patterning
US9934982B2 (en) 2015-12-21 2018-04-03 Varian Semiconductor Equipment Associates, Inc. Etch rate modulation through ion implantation
KR101990332B1 (ko) 2016-03-28 2019-06-18 가부시키가이샤 히다치 하이테크놀로지즈 플라스마 처리 방법 및 플라스마 처리 장치
CN109690735B (zh) * 2016-09-14 2023-02-21 玛特森技术公司 用于高纵横比结构的剥离方法
KR102612989B1 (ko) * 2017-12-01 2023-12-11 어플라이드 머티어리얼스, 인코포레이티드 고 에칭 선택성 비정질 탄소 막

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1879196A (zh) * 2003-09-12 2006-12-13 微米技术有限公司 包括无定形碳层的掩模结构
CN103210480A (zh) * 2010-10-05 2013-07-17 应用材料公司 超高选择性的掺杂非晶碳可剥除硬掩模的开发与集成
CN103021838A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(上海)有限公司 无定形碳处理方法及采用无定形碳作为硬掩膜的刻蚀方法
CN102637581A (zh) * 2012-04-06 2012-08-15 上海华力微电子有限公司 一种防止硼掺杂层释气的方法

Also Published As

Publication number Publication date
TW202024384A (zh) 2020-07-01
KR20210068592A (ko) 2021-06-09
WO2020092039A1 (en) 2020-05-07
EP3874536A4 (en) 2022-08-10
SG11202103523RA (en) 2021-05-28
TWI720673B (zh) 2021-03-01
US20200135485A1 (en) 2020-04-30
EP3874536A1 (en) 2021-09-08
US11049728B2 (en) 2021-06-29
JP2021530119A (ja) 2021-11-04
CN112956000A (zh) 2021-06-11
KR102336347B1 (ko) 2021-12-06
JP7025600B2 (ja) 2022-02-24

Similar Documents

Publication Publication Date Title
CN112956000B (zh) 经硼掺杂的非晶形碳硬掩模及方法
US10381232B2 (en) Techniques for manipulating patterned features using ions
KR20180097763A (ko) 측방향 하드마스크 리세스 감소를 위한 하이브리드 탄소 하드마스크
US11658037B2 (en) Method of atomic layer etching of oxide
US9685332B2 (en) Iterative self-aligned patterning
JP7122061B2 (ja) エアギャップ形成プロセス
KR102562862B1 (ko) 에칭 중의 로우-k 트렌치 보호용 원자층 성막
JP2022116000A (ja) 空隙を形成するためのシステム及び方法
TWI791864B (zh) 針對多重圖案化製程使用熱分解材料之間隔物整形方法
TW200824002A (en) Method for fabricating semiconductor device
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
TWI724465B (zh) 半導體裝置之製造方法及蝕刻氣體
US8448103B2 (en) Manufacturing features of different depth by placement of vias
JP6403017B2 (ja) インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法
CN111566781A (zh) 用于牺牲性掩模的改良去除的技术
KR102599015B1 (ko) 기판 처리 방법
US11715780B2 (en) High performance and low power semiconductor device
TW202201760A (zh) 在微電子工件上於三維結構中用於接觸窗的凸墊形成
TW202425128A (zh) 用於電漿蝕刻製程的原位被吸附物形成
US20180315612A1 (en) Methods and System of Using Organosilicates as Patterning Films
TW202431409A (zh) 用於介電蝕刻的原位被吸附物形成
CN117410171A (zh) 薄膜结构及其制备方法、图案转移方法及半导体结构
TWI509692B (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant