TWI509692B

TWI509692B - 半導體元件及其製造方法

Info

Publication number: TWI509692B
Application number: TW102148319A
Authority: TW
Inventors: Chien Lan Chiu; Yung Tai Hung; Chin Ta Su
Original assignee: Macronix Int Co Ltd
Priority date: 2013-12-26
Filing date: 2013-12-26
Publication date: 2015-11-21
Also published as: TW201526107A

Description

半導體元件及其製造方法

本發明是有關於一種半導體元件及其製造方法。

隨著金氧半導體（MOS）電晶體元件尺寸不斷縮小，對介電層品質的要求也愈來愈高。習知在形成介電層時，介電層表面經常產生缺陷，例如凸起或缺損等，使介電層表面的粗糙度（roughness）上升。在後續的微影、蝕刻等圖案化製程中，介電層表面的高粗糙度可能造成薄膜堆疊間的黏合度不佳，甚至導致元件的橋接缺陷（bridge defect），或是造成龜裂（crack）、剝離（peeling）以及漏電等問題。

本發明提供一種半導體元件及其製造方法，其中介電層可形成為表面缺陷少、表面粗糙度低以及與其他材料層之間的黏合度高的介電層。

本發明提供一種半導體元件的製造方法，包括在基底上形成介電層，所述介電層包括第一部分與第二部分，所述第一部分鄰接於所述基底，所述第二部分鄰接於所述第一部分。接著，以三氟化氮處理所述介電層，移除所述介電層的所述第二部分，暴露出所述介電層的所述第一部分。

依照本發明一實施例所述，上述介電層的材料包括氧化矽、氮化矽、氮氧化矽或其組合。

依照本發明一實施例所述，上述介電層包括內層介電層、金屬層間介電層或保護層。

依照本發明一實施例所述，上述以三氟化氮處理所述介電層之步驟包括在所述介電層的所述第一部分的表面部分植入氮與氟，以形成表面植入氮與氟的部分。

依照本發明一實施例所述，所述表面植入氮與氟的部分與所述介電層的所述第一部分之厚度比值為1/150至1/14。

依照本發明一實施例所述，上述表面植入氮與氟的部分的厚度為1至250埃。

依照本發明一實施例所述，上述第二部分的厚度為50埃至1000埃。

依照本發明一實施例所述，上述以三氟化氮處理所述介電層之步驟包括調控至少一製程參數，所述製程參數包括：射頻功率、三氟化氮氣體流量、載體氣體流量、氨氣氣體流量、氬氣氣體流量或其組合。

依照本發明一實施例所述，上述載體氣體包括氦氣。

依照本發明一實施例所述，上述射頻功率為20至200 W。

依照本發明一實施例所述，上述三氟化氮氣體流量為35至250 sccm（standard cubic centimeter per minute）。

依照本發明一實施例所述，上述載體氣體流量為20至2,400 sccm。

依照本發明一實施例所述，上述氨氣氣體流量為0至300 sccm。

依照本發明一實施例所述，上述氬氣氣體流量為100至1,000 sccm。

依照本發明一實施例所述，上述半導體元件的製造方法，更包括在暴露的上述介電層的所述第一部分上形成至少一材料層。

依照本發明一實施例所述，上述至少一材料層包括抗反射塗佈層、光阻層或其組合。

本發明又提供一種半導體元件，包括基底與介電層。所述介電層位於所述基底上，所述介電層包括表面部分，所述表面部分植入有氮與氟，且所述表面植入氮與氟的部分與所述介電層之厚度比值為1/150至1/14。

依照本發明另一實施例所述，上述介電層的材料包括氧化矽、氮化矽、氮氧化矽或其組合。

依照本發明另一實施例所述，上述介電層包括內層介電層、金屬層間介電層或保護層。

依照本發明另一實施例所述，上述半導體元件更包括至少一材料層，位於所述介電層上。

依照本發明另一實施例所述，上述至少一材料層包括抗反射塗佈層、光阻層或其組合。

基於上述，通過本發明之半導體元件的製造方法，可有效移除介電層的表面缺陷，大幅降低介電層表面的粗糙度，以及增進薄膜堆疊間的黏合度。換言之，本發明之半導體元件的介電層可形成為表面缺陷少、粗糙度低以及與其他材料層之間的黏合度高的介電層，以大幅提升元件的效能。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至1E是依照本發明一實施例所繪示的半導體元件的製造方法之流程剖面圖。圖2是依照本發明一實施例所繪示的半導體元件的製造方法之流程圖。

請參照圖1A與圖2，進行步驟210，在基底100上形成介電層102。基底100包括半導體基底，例如矽基底。基底100也可以是絕緣層上覆矽（SOI）基底。介電層102可以是內層介電層、金屬層間介電層或保護層。介電層102可以是單層或是多層。介電層102的材料包括氧化矽、氮化矽、氮氧化矽或其組合。介電層102的形成方法例如是化學氣相沉積法或塗佈法。

在一實施例中，介電層102包括第一部分102a與第二部分102b。第一部分102a鄰接於基底100。第二部分102b鄰接於第一部分102a。在此實施例中，第二部分102b位於第一部分102a上。介電層102的第二部分102b的表面具有表面缺陷104。表面缺陷104例如是凸起104a或缺損104b。凸起104a或缺損104b可能是在形成介電層102的沉積過程或是塗佈過程中產生。在圖式中，介電層102與基底100直接接觸，然而，本發明並不以此為限。在其他的實施例中，介電層102與基底100之間還可能包括至少一中間層。中間層可以是絕緣層、導體層、半導體層或其組合。

接著，請參照圖1B、圖1C與圖2，進行步驟220，以三氟化氮處理介電層102（圖1B），移除介電層102的第二部分102b以暴露出介電層102的第一部分102a（圖1C）。移除介電層102的第二部分102b的步驟中，介電層102中的矽原子與來自三氟化氮的氟原子反應，以形成SiF₄ 以移除介電層102的第二部分102b。此外，移除介電層102的第二部分102b的步驟可同時移除第二部分102b的表面缺陷104。所移除之第二部分102b的厚度例如是50埃至1000埃。

上述以三氟化氮處理介電層102的步驟包括調控至少一製程參數，例如：射頻功率、三氟化氮氣體流量、載體氣體流量、氨氣氣體流量、氬氣氣體流量或其組合。在一實施例中，射頻功率為20至200 W；三氟化氮氣體流量為35至250 sccm；載體氣體包括惰性氣體（例如氦氣、氬氣），氦氣流量為20至2400 sccm，氬氣氣體流量為100至1,000 sccm；且氨氣氣體流量為0至300 sccm。

其後，請參照圖1B與圖1C，在一實施例中，以三氟化氮處理介電層102，不僅將氮與氟植入於介電層102的第二部分102b中，也將氮與氟植入於介電層102的第一部分102a中。因此，在移除介電層102的第二部分102b與表面缺陷104之後，第一部分102a的表面部分102c仍植入有氮與氟。表面部分102c與介電層102的第一部分102a之厚度比值例如是1/150至1/14。在一實施例中，表面部分102c的厚度例如是為1至250埃。表面部分102c中的氮的濃度例如是1´10¹⁷ 至2´10¹⁸ 原子/立方公分。表面部分102c中的氟的濃度例如是8´10¹⁹ 至3´10²⁰ 原子/立方公分。

接著，請參照圖1D與圖2，進行步驟230，在暴露出的介電層102的第一部分102a上形成至少一材料層110。材料層110可為單層或多層。在一實施例，材料層110可以是抗反射塗佈層、光阻層或其組合。在一實施例中，材料層110可以是絕緣層、導體層、金屬層或其組合。

之後，請參照圖1E與圖2，進行步驟240，圖案化所述材料層110以及介電層102，以形成圖案化材料層110a與圖案化介電層102d。圖案化所述材料層110以及介電層102的方法可以採用微影與蝕刻製程。

此處，將參考圖1E來說明本發明的半導體元件。如圖1E所示，本發明的半導體元件包括基底100以及位於基底100上的圖案化介電層102d。圖案化介電層102d包括表面部分102e，表面部分102e植入有氮與氟。此外，表面部分102e與圖案化介電層102d之厚度比值為1/150至1/14。

圖3A是未以三氟化氮處理之氧化矽層的缺陷分布圖。圖3B是以三氟化氮處理之後之氧化矽的缺陷分布圖。

請參照圖3A與圖3B，未以三氟化氮處理之氧化矽層表面的缺陷數目為4193；而以三氟化氮處理之後之氧化矽層表面的缺陷數目為145。此結果顯示以三氟化氮處理介電層確實可以有效減少表面缺陷。

圖4是以三氟化氮處理之後之介電層的二次離子質譜圖（SIMS）。

請參照圖4，經三氟化氮處理後，所留下來的介電層以SIMS分析，且結果顯示在表面深度為1至250埃處偵測到氮與氟。換言之，經由本發明之三氟化氮處理，可以使介電層變薄來移除表面的缺陷，同時也會有少量的氮原子與氟原子殘留在所留下來的介電層之中。上述少量的氮原子與氟原子不會影響介電層的性質（例如介電常數或硬度），因此也不會影響元件的效能。

綜上所述，在本發明之半導體元件的製造方法中，可有效移除介電層的表面缺陷，大幅降低介電層表面的粗糙度。因此，後續的微影、蝕刻等圖案化製程裕度可提高，以減少元件的橋接缺陷、龜裂、剝離以及漏電等問題。本發明之半導體元件的製造方法亦可增進與後續膜之間的黏合度。換言之，通過本發明之方法，半導體元件的介電層可形成為表面缺陷少，粗糙度低以及與其他材料層之間的黏合度高的介電層，以大幅提升元件的效能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧基底
102、102d‧‧‧介電層
102a‧‧‧第一部分
102b‧‧‧第二部分
102c‧‧‧表面部分
102d‧‧‧圖案化介電層
102e‧‧‧表面部分
104‧‧‧表面缺陷
104a‧‧‧凸起
104b‧‧‧缺損
110、110a‧‧‧材料層
210、220、230、240‧‧‧步驟

圖1A至1E是依照本發明一實施例所繪示的半導體元件的製造方法之流程剖面圖。圖2是依照本發明一實施例所繪示的半導體元件的製造方法之流程圖。圖3A是未以三氟化氮處理之氧化矽層的缺陷分布圖（defect map）。圖3B是以三氟化氮處理之後之氧化矽的缺陷分布圖。圖4是以三氟化氮處理之後之介電層的二次離子質譜圖（SIMS）。

100‧‧‧基底

102‧‧‧介電層

102a‧‧‧第一部分

102b‧‧‧第二部分

104‧‧‧表面缺陷

104a‧‧‧凸起

104b‧‧‧缺損

Claims

一種半導體元件的製造方法，包括‧‧‧ 提供一基底；在該基底上形成一介電層，該介電層包括第一部分與第二部分，該第一部分鄰接於該基底，該第二部分鄰接於該第一部分；以及以三氟化氮處理該介電層，移除該介電層的該第二部分，暴露出該介電層的該第一部分。
如申請專利範圍第1項所述之半導體元件的製造方法，其中該介電層的材料包括氧化矽、氮化矽、氮氧化矽或其組合。
如申請專利範圍第1項所述之半導體元件的製造方法，其中該介電層包括內層介電層、金屬層間介電層或保護層。
如申請專利範圍第1項所述之半導體元件的製造方法，其中該以三氟化氮處理該介電層之步驟包括在該介電層的該第一部分的一表面部分植入氮與氟，以形成一表面植入氮與氟的部分。
如申請專利範圍第4項所述之半導體元件的製造方法，其中該表面植入氮與氟的部分與該介電層的第一部分之厚度比值為1/150至1/14。
如申請專利範圍第4項所述之半導體元件的製造方法，其中該表面植入氮與氟的部分的厚度為1至250埃。
如申請專利範圍第1項所述之半導體元件的製造方法，其中該第二部分的厚度為50埃至1000埃。
如申請專利範圍第1項所述之半導體元件的製造方法，其中以三氟化氮處理該介電層之步驟包括調控至少一製程參數，該製程參數包括射頻功率、三氟化氮氣體流量、載體氣體流量、氨氣氣體流量、氬氣氣體流量或其組合。
如申請專利範圍第8項所述之半導體元件的製造方法，其中該載體氣體包括氦氣。
如申請專利範圍第8項所述之半導體元件的製造方法，其中該射頻功率為20至200 W。
如申請專利範圍第8項所述之半導體元件的製造方法，其中該三氟化氮氣體流量為35至250 sccm。
如申請專利範圍第8項所述之半導體元件的製造方法，其中該載體氣體流量為20至2,400 sccm。
如申請專利範圍第8項所述之半導體元件的製造方法，其中該氨氣氣體流量為0至300 sccm。
如申請專利範圍第8項所述之半導體元件的製造方法，其中該氬氣氣體流量為100至1,000 sccm。
如申請專利範圍第1項所述之半導體元件的製造方法，更包括在暴露的該介電層的該第一部分上形成至少一材料層。
如申請專利範圍第15項所述之半導體元件的製造方法，其中該至少一材料層包括抗反射塗佈層、光阻層或其組合。
一種半導體元件，包括‧‧‧ 一基底；以及一介電層，位於該基底上，該介電層包括一表面部分，該表面部分植入有氮與氟，且該表面植入氮與氟的部分與該介電層之厚度比值為1/150至1/14。
如申請專利範圍第17項所述之半導體元件，其中該介電層的材料包括氧化矽、氮化矽、氮氧化矽或其組合。
如申請專利範圍第17項所述之半導體元件，其中該介電層包括內層介電層、金屬層間介電層或保護層。
如申請專利範圍第17項所述之半導體元件，更包括至少一材料層，位於該介電層上。
如申請專利範圍第20項所述之半導體元件，其中該至少一材料層包括抗反射塗佈層、光阻層或其組合。