JP7025600B2 - ホウ素ドープアモルファスカーボンハードマスク及び方法 - Google Patents

ホウ素ドープアモルファスカーボンハードマスク及び方法 Download PDF

Info

Publication number
JP7025600B2
JP7025600B2 JP2021523034A JP2021523034A JP7025600B2 JP 7025600 B2 JP7025600 B2 JP 7025600B2 JP 2021523034 A JP2021523034 A JP 2021523034A JP 2021523034 A JP2021523034 A JP 2021523034A JP 7025600 B2 JP7025600 B2 JP 7025600B2
Authority
JP
Japan
Prior art keywords
amorphous carbon
substrate
boron
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021523034A
Other languages
English (en)
Other versions
JP2021530119A (ja
Inventor
アジット ウェーズ，
スティーブ エドガー ビショップ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entegris Inc
Original Assignee
Entegris Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Entegris Inc filed Critical Entegris Inc
Publication of JP2021530119A publication Critical patent/JP2021530119A/ja
Application granted granted Critical
Publication of JP7025600B2 publication Critical patent/JP7025600B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本開示は、ホウ素ドープアモルファスカーボンハードマスク、ホウ素ドープアモルファスカーボンハードマスクを作製する方法、エッチング工程中にホウ素ドープアモルファスカーボンハードマスクを使用する方法、及びホウ素ドープアモルファスカーボンハードマスクを含むデバイス（マイクロ電子デバイス基板）に関する。
半導体及びマイクロ電子デバイスの加工には、「エッチング」と称される、化学プロセスによって材料の層を堆積し、材料を除去する種々の工程が含まれている。エッチングにより、薄いマスク層が、堆積材料層の上に配置される。その後、マスクに開口部が形成され、基板の選択部分が露出される。その後、マスキングされた基板をエッチャントと接触させることで、エッチャントがマスクの開口部を通して下地基板の材料と接触し、基板の材料を化学的に分解及び除去して、基板に開口部（三次元空間）が形成される。
例えば、三次元メモリデバイスを作製するために使用される基板など、多くの新しい種類の基板を加工して、高アスペクト比を有する開口部、例えば、基板内に延在する、開口部の幅寸法（例えば、直径）よりも極めて長い深さを有する開口部が形成されている。一例として、３Ｄ ＮＡＮＤメモリデバイスの垂直方向に延在する「チャネルホール」は、堆積されたフィルムの多くの層のスタックの深さ方向に対して、垂直方向に延在する開口部をエッチングすることによって形成されている。チャネルホールの深さは、チャネルホールの直径の２０倍、４０倍、又は５０倍、又はそれ以上であり得る。エッチングによってこの種の高アスペクト比の特徴部をマイクロ電子デバイスに形成するには、高度に専門化された、正確かつ精密なエッチングプロセスが必要である。
この種のエッチング工程では、耐薬品性を有する「ハードマスク」が、堆積された複数のフィルムの層のうちの最上層の上に配置されている。「フィルムスタック」と称される場合もある当該フィルム層は、メモリデバイスの機能性材料であり、酸化シリコン、窒化シリコン、ポリシリコンなどの堆積層であり得る。ハードマスクは、エッチング溶液に対して耐性があり、エッチング溶液を使用して、フィルムスタックの材料を化学的に分解及び除去して、基板に高アスペクト比の開口部（例えば、チャネルホール）が形成されている。
一般的な種類のハードマスクの１つとして、アモルファスカーボンハードマスクがある。この種のハードマスクは、連続層としてマイクロ電子デバイス基板上に堆積され、その後エッチングされてハードマスクに開口部が形成される。次に、ハードマスクを備えた基板を、フィルムスタックの材料を化学的に分解させ得るガス状の化学エッチャントに曝露することによって、下地基板をエッチングする後続の工程が実行される。ガス状エッチャントは、ハードマスクの開口部を通過して、基板の材料に接触して基板をエッチング除去する。これにより、基板に開口部が生成される。基板材料を必要に応じてエッチング除去した後、ハードマスクを基板から除去して、基板を更に加工してマイクロ電子デバイスの仕上げを行う必要がある。
高アスペクト比を有し、精密に形成され、明確に画定された基板開口部を作成することは、非常に困難であり得る。ハードマスクは、プロセス全体を改善するためにしばしば検討されるエッチングプロセスの一構成要素であり、これには、ハードマスクの組成及びハードマスクを成膜及び除去する方法が含まれる。ハードマスクに関する過去の調査は、アモルファスカーボンハードマスクにホウ素ドープして化学エッチャントに対するハードマスクの耐性を高めることを含むものであった。
本発明の一態様は、マイクロ電子デバイス基板上にアモルファスカーボン層を形成し、アモルファスカーボン層をエッチングしてアモルファスカーボン層に開口部を形成し、次いで、エッチングされたアモルファスカーボン層にホウ素ドープして、ホウ素ドープアモルファスカーボンハードマスクを形成する方法を含む。ドープ工程は、イオンビーム注入法を使用して実行される。ホウ素ドープアモルファスカーボンハードマスク層を（ホウ素ドープした工程中又はその後に）アニールして、ハードマスクの耐薬品性を向上させる。
本発明の第２の態様は、マイクロ電子デバイス基板上にアモルファスカーボン層を形成し、アモルファスカーボン層の少なくとも一部をマスクでパターニングし、アモルファスカーボン層にホウ素ドープして、ホウ素ドープアモルファスカーボンハードマスクを形成し、アモルファスカーボンハードマスクをエッチングして、アモルファスカーボン層に開口部を形成する方法を含む。ドープ工程は、イオンビーム注入法を使用して実行される。ホウ素ドープアモルファスカーボンハードマスク層を（ホウ素ドープした工程中又はその後に）アニールして、ハードマスクの耐薬品性を向上させる。
本発明の別の態様では、イオンビーム注入によるアモルファスカーボンハードマスクにより、ホウ素ドープアモルファスカーボンハードマスクの層が生成され、当該ホウ素ドープアモルファスカーボンハードマスクは、ハードマスク層の上側（上部）部分に高濃度のホウ素を含み、ハードマスク層の下側（下部）部分に低濃度のホウ素を含む。ハードマスク層内のホウ素のこの濃度勾配は、特に有用であり得る。ハードマスク層の上部にある高濃度のホウ素により、上部のハードマスクの耐薬品性が向上する。ここで、ハードマスクは、エッチング工程中の耐薬品性を向上させる必要がある。ハードマスク層の上部の耐薬品性の向上により、より強力な化学エッチャントを使用するエッチング工程、又は比較対象のエッチング工程と比べて、比較的長い期間にわたって実行する必要があるエッチング工程のハードマスクとして、ホウ素ドープアモルファスカーボンハードマスクを使用することができ、例えば、比較的深く、アスペクト比が比較的高いチャネルホールなどの基板開口部の生成が可能となる。代替的に又は更に、ハードマスクの上層の耐薬品性の向上により、等しい強度のエッチャントによりエッチング工程を実行する場合、及びエッチング工程を実行するための時間が等しい場合に、ホウ素ドープアモルファスカーボンハードマスクの厚さを薄くすることが可能となり得る。
ハードマスクの上部は、エッチング工程のエッチャントに対する耐薬品性を高めるためにホウ素を含んでいるが、ハードマスク層の下部は、耐薬品性を大幅に高める必要はない。下部には、ドーパントとして低濃度のホウ素を含めることができる。ホウ素の濃度を低くすることで、エッチング工程中にハードマスクを使用した後、下部をより容易に除去できる。
本発明の別の態様では、イオンビーム注入によるアモルファスカーボンハードマスクにより、カーボンハードマスク全体に、より適合したホウ素の濃度レベルを含むホウ素ドープアモルファスカーボンハードマスクの層が生成される。
一態様では、本発明は、マイクロ電子デバイス基板を作製する方法に関する。この方法は、マイクロ電子デバイスの１又は複数の層、及び上面においてアモルファスカーボンハードマスク層を含む基板のアモルファスカーボン層に、イオン注入によりホウ素を注入すること、アモルファスカーボンハードマスク層をアニールすることを含む。
別の態様では、本発明はマイクロ電子デバイス基板に関する。基板は、マイクロ電子デバイスの１又は複数の層と、１又は複数の層の上面における、マイクロ電子デバイスの上面に接触する第１の表面、露出面、第１の表面と露出面との間の厚さ部分、及び厚さ部分を通って延在する開口部を含むホウ素ドープハードマスク層とを含む。ホウ素ドープハードマスク層は、アモルファスカーボン及び注入されたホウ素を含み、ホウ素は、アモルファスカーボンハードマスク層の厚さ部分の上部に比較的高濃度で存在し、かつ厚さ部分の下部に比較的低濃度で存在し、ホウ素ドープされたハードマスク層は、アニールされている。
ホウ素ドープカーボンハードマスクを形成して使用するために説明される方法の一例を示す。 説明される種々のマイクロ電子デバイス基板構造の例であり、本明細書の方法の特定の工程中に存在する構造を示す。 説明される種々のマイクロ電子デバイス基板構造の例であり、本明細書の方法の特定の工程中に存在する構造を示す。 説明される種々のマイクロ電子デバイス基板構造の例であり、本明細書の方法の特定の工程中に存在する構造を示す。 説明される種々のマイクロ電子デバイス基板構造の例であり、本明細書の方法の特定の工程中に存在する構造を示す。 説明される種々のマイクロ電子デバイス基板構造の例であり、本明細書の方法の特定の工程中に存在する構造を示す。 別の種々のマイクロ電子デバイス基板を示しており、層をエッチングする前に、マスクを用いてカーボンアモルファス層をパターニングする所望の工程を含む。 別の種々のマイクロ電子デバイス基板を示しており、層をエッチングする前に、マスクを用いてカーボンアモルファス層をパターニングする所望の工程を含む。 別の種々のマイクロ電子デバイス基板を示しており、層をエッチングする前に、マスクを用いてカーボンアモルファス層をパターニングする所望の工程を含む。
図面は概略図であり、原寸に比例するものではない。
本開示は、ホウ素ドープアモルファスカーボンハードマスクを形成するための方法及びプロセスを開示するものである。この方法は、マイクロ電子デバイス基板上にアモルファスカーボン層を形成することと、アモルファスカーボン層をエッチングしてアモルファスカーボン層に開口部を形成することと、次いで、エッチングされたアモルファスカーボン層にホウ素ドープして、ホウ素ドープアモルファスカーボンハードマスクを形成することを含む。ドープ工程は、イオンビーム注入法を使用して実行される。ホウ素ドープアモルファスカーボンハードマスクをアニールすることで、ハードマスクの耐薬品性が向上する。
以下の説明はまた、記載された、アニールされたホウ素ドープアモルファスハードマスクを含む多層構造（例えば、マイクロ電子デバイス、特にインプロセスのマイクロ電子デバイス）、及びマイクロ電子デバイスを加工する際にアニールされたホウ素ドープアモルファスカーボンハードマスクを使用する方法を説明する。
記載されたホウ素ドープハードマスク（本明細書では単に「ハードマスク」、「ホウ素ドープハードマスク」などと称される場合がある）は、最初にマイクロ電子デバイスの表面にアモルファスカーボン層を形成することによって形成され得る。このアモルファスカーボン層は、成膜時に非ホウ素ドープである場合があり、好ましくは、成膜時に非ホウ素ドープである。次に、アモルファスカーボン層がエッチングされてカーボン層にホールが形成され、その結果、基板の表面に、好ましくは非ホウ素ドープの、エッチングされたアモルファスハードマスク層が配置される。エッチング工程の後、エッチングされたアモルファスハードマスク層は、次に、イオンビーム注入法によってホウ素ドープされて、ホウ素ドープされたアモルファスカーボンハードマスク層が形成される。アモルファスカーボン層にホウ素ドープする工程の最中又はその後のいずれかで、ホウ素ドープしたハードマスクがアニールされる。
本発明の一態様では、イオンビーム注入法によって、当該層の表面及びその近く（つまり、「上部」部分又は「表面」部分）において、アモルファスカーボン層の下部に存在するホウ素の濃度と比較して高濃度のホウ素を生成するように、ホウ素ドーパントをアモルファスカーボン層に添加することができる。イオン注入ドープ工程を制御して、アモルファスカーボン層の深さ又は「厚さ」方向に沿ってホウ素の濃度の差（例えば、濃度勾配）を生じることができる。ホウ素ドーパント含有アモルファスカーボン層は、アモルファスカーボン層の上部に高濃度のホウ素を含むように製造することができ、ホウ素の濃度は、当該層の深さの方向の位置によって（例えば、徐々に、又は別様に）減少する。アモルファスカーボン層の下部又は底部は、非常に少量のホウ素を含んでもよく、又は実質的にホウ素を含まなくてもよい。
当該濃度勾配が有用かつ有利である理由は、ホウ素ドーパントにより、ハードマスクの耐薬品性の向上が必要な上部のハードマスクの耐薬品性を向上させるためであり、一方で、ハードマスクが基板のエッチング工程中にその目的を果たした後、ハードマスクを基板から除去することがより困難になることに起因して、耐薬品性の向上が不要な下部のハードマスクの耐薬品性を向上させないためである。
有利には、アモルファスカーボン層の上部に存在する高濃度のホウ素により、ホウ素ドープハードマスクを含むマイクロ電子デバイス基板をエッチングする工程でのホウ素ドープハードマスクの使用中の機能性を改善することができる。具体的には、ハードマスクを用いたエッチング工程中、１又は複数のエッチャントを使用して、ハードマスクのホールを通して露出している基板の選択部分から材料が除去されている。しかしながら、エッチング中、エッチャントはハードマスク自体の表面にも化学的影響を及ぼし、そのためハードマスクの表面からある程度の材料が除去される。高アスペクト比を有するチャネルホールなどの、基板に完全なエッチングされた開口部を形成するエッチングプロセス中には、ハードマスク層の上部の大部分量がエッチャントによって除去される。この基板エッチング工程の間、ハードマスク層の上部のホウ素ドーパントにより、化学エッチャントに対するハードマスクの上部の抵抗が増加する。更に、ハードマスクのホウ素ドープされた上部の一部は、基板のエッチング工程中に徐々に除去され、工程終了時には、ハードマスクの下部がハードマスクの露出面として残留する。このハードマスク層の下部には、上部と比較して比較的低濃度のホウ素ドーパントが含まれている。下部に含まれるホウ素の濃度が比較的低いため、基板のエッチング工程の完了後、ハードマスクの残留量を除去することが過度に困難になることはない。
したがって、提示したように、本明細書のアニールされたホウ素ドープハードマスク、特にハードマスク層のホウ素ドープされた上部は、基板エッチング工程中、エッチャントに対する耐薬品性が向上している。基板エッチング工程の間、このハードマスク層のホウ素ドープされた上部は、エッチャントに対して高い耐性を示し、下地基板表面をエッチャントから保護する。また、基板のエッチング工程では、露出したハードマスク層の上面がエッチャントによって徐々に化学的に侵食され、ハードマスク層の上部の材料が徐々に除去される。
基板エッチング工程を完了した後、元のハードマスク層の下部が残留し、当該下部は、露出面に存在している。このハードマスク層の下部は、基板のエッチング工程中に耐エッチング性を提供するために重要であった上部と比較して、比較的少量のホウ素ドーパントを含む。このハードマスクの下部は、基板の継続的な加工を可能にするために、基板のエッチング工程の後に除去する必要がある。下部に含まれるホウ素ドーパントの量が少ないため、ハードマスク層の除去が必要な際、下部をより容易に除去することができる。
好ましくは、種々のエッチング技術のうちの１つによって、ハードマスクの残りの（下部）部分を除去してもよく、当該技術は、非ホウ素ドープアモルファスカーボンの層のエッチング又は除去に有用であることが知られている。例として、酸素ベースのエッチング技術が挙げられる。これには、以下でより詳細に説明される技術が含まれる。
本発明の別の実施形態では、ホウ素がカーボンアモルファス層にドープされて、カーボンハードマスクにドープされたホウ素がカーボンアモルファス層全体に適合される。例えば、記載されたホウ素ドープするための方法を使用することで、カーボンアモルファス層の上部及び下部に実質的に適合した量のホウ素ドーパントが生じる。
本発明の第２の態様は、マイクロ電子デバイス基板上にアモルファスカーボン層を形成し、アモルファスカーボン層の少なくとも一部をパターニングし、アモルファスカーボン層にホウ素ドープして、ホウ素ドープアモルファスカーボンハードマスクを形成し、アモルファスカーボンハードマスクをエッチングして、アモルファスカーボン層に開口部を形成する方法を含む。ドープ工程は、イオンビーム注入法を使用して実行される。ホウ素ドープアモルファスカーボンハードマスク層を（ホウ素ドープした工程中又はその後に）アニールして、ハードマスクの耐薬品性を向上させる。
比較として、他の特定のホウ素ドープハードマスク層には、ハードマスク層の厚さ全体にわたってホウ素ドーパントが含まれている。ハードマスクの下部は、基板エッチング工程の終了時に基板上に残留し、基板エッチング工程の後に更にエッチングすることによって除去する必要があるが、これらのハードマスクにおいて、ハードマスクの下部には、ハードマスク層の耐薬品性のレベルを実質的に向上させる量のホウ素が含まれている場合がある。この種の残留するホウ素ドープハードマスク層を除去するため、非ホウ素ドープアモルファスカーボン層の除去に役立ち得る典型的な酸素ベースのエッチング技術とは対照的に、非常に衝突的なエッチング技術がしばしば使用されている。例えば、ドーパントとして微量以上にホウ素を含むハードマスクの残留下部を除去するためには、使用できる特定の技術として、酸素をエッチャントとして使用し、ＣＦ４、Ｈ２又は別のより衝突性の高いエッチング剤などの１又は複数のより衝突性の高いエッチャント材料を必要とする修正酸素プラズマ技術、あるいは、化学的及び非化学的（例えば、機械的）除去技術の両方を使用し得る、実質的に異なった、特別に設計されたエッチング工程が含まれる。
説明したホウ素ドープハードマスクを使用して、基板に開口部を形成する工程中、ハードマスクとして機能させることによって、基板をエッチングして基板の材料を除去して開口部を形成することにより、マイクロ電子デバイス基板を作製することができる。マイクロ電子デバイス基板（略して「基板」）は、あらゆるタイプのマイクロ電子デバイスに関連し得、これには、「インプロセス」（又は「前駆体」）デバイスが含まれる。これは、仕上げ済みのマイクロ電子デバイスの構造、材料、及び機能を含むが、不完全であり、まだ製造過程にあるデバイスを意味する。マイクロ電子デバイスは、メモリ機能を提供するものでも、論理機能を提供するものでもよい。説明したハードマスクが有用となるマイクロ電子デバイス基板の特定の例として、３Ｄ ＮＡＮＤデバイスとして既知の垂直三次元メモリデバイスなど、高アスペクト比の基板構造を形成するためにエッチングの加工工程を必要とするインプロセスメモリデバイスが挙げられる。
基板には、絶縁、導電性、及び半導体材料の１又は複数の層が含まれ得、これらは、マイクロ電子デバイス基板の一部として堆積され、エッチング工程においてエッチングされ、当該工程では、ハードマスクを使用してエッチングの位置が制御される。基板には、「フィルムスタック」と称される場合がある複数の堆積フィルムの層が含まれ得、これには、１又は複数のシリコン含有材料（窒化ケイ素、酸化ケイ素、ポリシリコン）、若しくは他の絶縁性、導電性、半導体性、又は誘電体材料の堆積層が含まれる。一例として、有用な基板は、３Ｄ ＮＡＮＤメモリデバイスの多層前駆体であり得る。例示的なデバイスには、高アスペクト比を有する垂直に延在するチャネルホールを形成するためにエッチングされるシリコン含有材料の多くの層が含まれ得る。当該層により、２つの異なるシリコン含有材料の多数（例えば、数十）の交互の対を含むフィルムスタックが形成され得る。特定の例として、基板は、堆積されたフィルム層の交互の対のスタックを含み得、各対は、二酸化ケイ素の１つの層及び窒化ケイ素の１つの層を含む。かかるフィルムスタックは、これらの２つの層の少なくとも４８対、５６対、又は９６対、又はそれ以上など、任意の数のかかる材料の対を含むことができる。
ハードマスクは、基板をエッチングする工程（この工程は、本明細書では「基板エッチング」工程と称される場合がある）において、基板から材料を選択的に除去し、除去された材料から基板内に開口部又は空間を形成するのに有用であり得る。基板エッチング工程は、基板に開放構造を形成する目的で実行することができ、これらの工程を実行するためのエッチング方法、エッチャント、並びにエッチングシステム及び装置の多くの例が知られている。開放構造（「開口部」）は、例えば、基板のフィルムスタックから、マイクロ電子デバイス基板内に形成される任意の有用な構造であってもよい。特定の例示的な方法では、構造は、高アスペクト比、例えば少なくとも２０：１、４０：１、又は６０：１のアスペクト比を有する構造であってもよい。インプロセス半導体デバイス基板に形成されるこれらの種類の既知の構造（開口部）の例として、チャネルホール、ワードライン開口部、配線などが挙げられる。
本発明の実施中に生じ得る方法の特徴及び種々の関連する構造が、図を参照して説明される。
本明細書の方法の特定の工程の例を図１に示す。これは、方法１０を示しており、マイクロ電子デバイス基板から開始する工程１２が含まれる。一例として、基板は、インプロセスメモリデバイスであってもよく、当該インプロセスメモリデバイスには、マイクロ電子デバイスで有用な堆積材料の複数の別個の層の多層フィルムスタックが含まれる。例示的なフィルムスタックは、フィルムスタックの層から材料を選択的に除去するためにエッチングプロセスに供され得る。工程１４で、基板の表面上にアモルファスカーボン層が形成される。
図２Ａを参照すると、シリコン含有マイクロ電子デバイス材料、例えば、フィルムスタックの層の複数の対を含むマイクロ電子デバイス基板の一例の概略図が図示されている。説明したプロセスの初期工程は、マイクロ電子デバイス基板の上面にアモルファスカーボン層を形成する工程１４であり得る。
図２Ａに示されるように、ワークピース１００は、マイクロ電子デバイス基板を含み、マイクロ電子デバイス基板は、フィルムスタック１０４及び支持体１０２を含む。フィルムスタック１０４は、１又は複数の導電層、絶縁層、又は他の種類の層（例えば、エッチング停止層）などの複数のマイクロ電子材料の層１０６を含む。例えば、各層１０６（ＴＯ１）は、堆積された酸化ケイ素層及び堆積された窒化ケイ素層の対を含むことができる。フィルムスタック１０４には、２４対、４８対、５６対、９６対など、これらの対の任意の有用な数が含まれ得る。フィルムスタック１０４の上面又は上面には、アモルファスカーボンの層１０８がある。
アモルファスカーボン層１０８に関して更に詳しく説明すると、この層は、アモルファスカーボン材料から作製される層であり得、フィルムスタック１０４をエッチングする工程中にハードマスクとして機能する。概して、層１０８などのアモルファスカーボン層は、既知の種々の方法のいずれか１つ、例えば半導体デバイス基板上にアモルファスカーボンの層を堆積するために知られている種々の方法のうちの１つによって形成することができ、これには、「スピンオン」技術及び「堆積」法と称される技術が含まれる。蒸着法には、化学蒸着法（ＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、種々の種類の物理蒸着（ＰＶＤ）技術と称される方法等が含まれる。一例として、アモルファスカーボン層を形成するための有用な一手法は、メタン（ＣＨ４）、プロピレン（Ｃ３Ｈ６）、プロピン（Ｃ３Ｈ４）、プロパン（Ｃ３Ｈ８）、ブタン（Ｃ４Ｈ１０）、ブチレン（Ｃ４Ｈ８）、ブタジエン（Ｃ４Ｈ６）、アセチレン（Ｃ２Ｈ２）、トルエン（Ｃ７Ｈ８（Ｃ６Ｈ５ＣＨ３））などの炭化水素前駆体、及びそれらとホウ素源との混合物を用いたＰＥＣＶＤプロセスを使用することであると考えられる。他の技術、例えば、「スピンオン」技術もまた既知であり、本明細書によるアモルファスカーボン層を成膜するために有用である。
アモルファスカーボン層には、ホウ素ドープ工程の前に、有用な量のカーボン、例えば少なくとも５０重量パーセント、８０重量パーセント、９０重量パーセント、９５重量パーセント又は９９重量パーセントのカーボンである量のカーボンが含まれ得る。ドープ工程の前のアモルファスカーボン層は、非ホウ素ドープであり得る。これは、アモルファスカーボン層が好ましくは、微量未満のホウ素、例えば、１重量パーセント未満、例えば、０．５重量パーセント、０．１重量パーセント、又は０．０５重量パーセント未満のホウ素を含むことを意味する。アモルファスカーボンの層はまた、当該層内のカーボンの総量に基づいて、ｓｐ１、ｓｐ２、及びｓｐ３の結合状態を含む少なくとも５０重量パーセントのカーボンを含み得る。これにより、ピロリル、グラファイト、及びダイヤモンドライクカーボンに典型的な特性の組み合わせなど、アモルファス材料において既知のアモルファスカーボンの特性が得られる。アモルファスカーボン材料は、種々の比率で複数の結合状態を含む可能性があるため、カーボン材料は長距離秩序を欠き、「アモルファス」であると見なされる。
アモルファスカーボン層は、マイクロ電子デバイス基板上に均一に配置することができ、所望の基板エッチング工程を実行するのに有用である任意の厚さを有し得る。有用な厚さの例は、１０ミクロン未満、例えば、０．５～５ミクロン、例えば、１～３ミクロンであり得る。
再び図１を参照すると、有用な方法１０における次の工程１６（工程１５は以下で議論される）は、エッチング工程によって、ドープされていないアモルファスカーボン層に開口部を形成することである。この工程は、「マスクエッチング」工程と称される場合がある。マスクエッチング工程中に形成される開口部は、アモルファスカーボン層１０８によって覆われたままの基板の材料を保護しつつ、開口部の下の基板の材料の後続のエッチングを可能にするように選択された開口部である。ドープされていないアモルファスカーボン材料をエッチングするための種々の有用な技術の例が知られている。一例は、アモルファスカーボン層上にフォトリソグラフィ（ポリマー）マスクを成膜し、フォトリソグラフィマスクに開口部を形成して下地アモルファスカーボン層の一部を露出させ、酸素プラズマベースのドライエッチング工程を使用して、フォトリソグラフィマスクの開口部を通してアモルファスカーボン層に開口部を形成することによって実行される。アモルファスカーボン層に開口部を形成した後、フォトリソグラフィマスクが除去される。図２Ｂは、これらの特徴部を含むワークピース１００を示しており、フォトリソグラフィマスキング及びエッチング工程によってアモルファスカーボン層１０８に形成された開口部１１０が含まれている。
図１に示すように、マスクエッチング工程後の次の工程（工程１８）は、エッチングされたアモルファスカーボン層１０８にホウ素ドープする工程、すなわち、開口部１１０を含むアモルファスカーボン層１０８に、ドーパントとしてホウ素ドープする工程である。ドープ工程は、ビームラインドープ技術を使用して実行される。これは、アモルファスカーボン層にホウ素イオンのビームを衝突させることによって、アモルファスカーボンにホウ素を添加することを意味する。ホウ素ドープ源は、当技術分野で広く既知となっている。例えば、ＢＦ３、濃縮ＢＦ３、Ｂ２Ｈ６、濃縮Ｂ２Ｈ６、及び当技術分野で知られている同様のホウ素ドーパントがあるが、これらに限定されない。他の種類のドープ方法、例えば、プラズマ浸漬法並びに堆積法（ＣＶＤ又はＰＥＣＶＤ）も既知であり、ホウ素などのドーパント材料をアモルファスカーボンの層に添加するために有用である。しかし、これらの他の種類のドープ方法は、当該層の厚さ全体に分布する実質的に均一な量のホウ素を含むホウ素ドープアモルファスカーボン層を生成するものであり、ドープされたアモルファスカーボン層の上部のホウ素の濃度は、ドープされたアモルファスカーボン層の下部のホウ素の濃度と実質的に同じとなる。対照的に、本明細書に記載されているように、事前に形成されたアモルファスカーボン層にホウ素を添加する方法としてイオン注入を使用することで、アモルファスカーボン層の上部のホウ素の濃度を高くし、アモルファスカーボン層の下部のホウ素の濃度を低くすることができる。
アモルファスカーボン層の上部にホウ素を選択的に含めることができるので、有利には、実質的に上部のエッチング耐性が向上する。同時に、アモルファスカーボン層の下部は、基板エッチング工程の終了時に基板表面に存在したままであり、その後除去する必要があるが、これは、より低濃度のホウ素を含むものであり、高濃度のホウ素を含むホウ素ドープアモルファスカーボン層と比較して、より容易に除去することができる。
図２Ｃを参照すると、イオン注入技術によってアモルファスカーボン層１０８にホウ素ドープする工程の後の、開口部１１０を備えたアモルファスカーボン層１０８を含むワークピース１００が示されている。アモルファスカーボン層１０８に注入されたホウ素は、垂直の破線１１２によって表されている。図示のように、アモルファスカーボン層１０８の上部１１４は、ドーパントとしてより少ない量（濃度）のホウ素を含む下部１１６よりも、より高い量、すなわち、より高濃度のホウ素を含む。
例えば図２Ｃに示すように、ホウ素ドープアモルファスカーボン層は、イオン注入ドープ技術を使用して、基板エッチング工程でハードマスクとして使用するためのアモルファスカーボン層の耐薬品性を高めるのに役立つ量のホウ素を含むように作製することができる。特に、アモルファスカーボン層の上部は、当該層の部分が基板エッチング工程で使用されるエッチャントに対して（比較対象の非ホウ素ドープ層と比べて）耐性が改善する量のホウ素ドーパントを含み得る。アモルファスカーボン層の下部は、化学エッチャントに対するアモルファスカーボン材料の耐性を高めるのに十分な濃度のホウ素を含む必要はなく、基板エッチング工程後の基板からの層の下部の除去を容易にするために、好ましくは、当該層の上部と比較してより低い濃度のホウ素を含む。
ホウ素ドープアモルファスカーボン層全体に関して、ホウ素の総量は、当該層の上部にホウ素の濃度が高いほど、エッチャント溶液に対して所望のレベルの耐薬品性を提供するのに効果的な量とすることができる。ドーパントとしての有用な量のホウ素の例は、ドープ工程後のアモルファスカーボン層の全量の総重量に基づいて、１重量パーセント～約２５重量パーセントの範囲の量、例えば、２～５重量パーセントのホウ素から１８重量パーセント又は２０重量パーセントのホウ素であり得る。ホウ素ドープアモルファスカーボン層の材料の大部分は、実質的又は完全にカーボンであり得る。
有用かつ好ましい例では、ホウ素ドープアモルファスカーボン層は、カーボン及びホウ素を含むか、それらから構成されるか、又は本質的にそれらから構成され得、カーボンドープ工程後のアモルファスカーボン層の総重量に基づいて、大部分がカーボン及びホウ素、例えば、カーボン及びホウ素の合計量の少なくとも８０重量パーセント、９０重量パーセント、９５重量パーセント、又は９９重量パーセントを含み得る。本質的にカーボン及びホウ素から構成されるホウ素ドープアモルファスカーボン層は、カーボン及びホウ素以外の物質の含有量が微量な層、例えば、カーボン及びホウ素以外の材料（合計）の５重量パーセント、２重量パーセント、１重量パーセント、０．５重量パーセント、０．１重量パーセント、又は０．０５重量パーセント以下の層である。
また、本明細書によれば、ホウ素ドープアモルファスカーボン層はアニールされる。アニール工程には、ドープ工程中又はドープ工程後のいずれかで、完成したホウ素ドープカーボンハードマスクのアモルファス構造に影響を与えるように基板及びホウ素ドープアモルファスカーボン層を高温に加熱することが含まれ、これにより、ハードマスクとしてのホウ素ドープアモルファスカーボン層の性能特性が改善する。望ましくは、ホウ素ドープアモルファスカーボン層をアニールすることは、ホウ素ドープアモルファスカーボンのアモルファス構造を物理的に変化させて、アモルファス構造の欠陥の数を減らし、化学エッチャントに対する材料の耐性を向上させるのに効果的であり得る。アニール工程により、アモルファスカーボン材料及びアモルファスカーボン層の強度を改善することができ、好ましくは、エッチャントなどの化学材料に対するアモルファスカーボン材料の耐性を高めることができる。
好ましいアニール工程は、イオンビーム注入中に基板を加熱することによってイオンビームホウ素注入工程中に実行することができ、一方、ホウ素イオンは、イオン注入によってアモルファスカーボン層に添加される。
アニール工程のタイミング及び温度は、ホウ素ドープアモルファスカーボン材料の特性の改善に役立つ任意のタイミング及び温度とすることができる。有用な温度の例は、少なくとも摂氏１２５度から摂氏４００度までの範囲、例えば、摂氏１５０～４００度の範囲であり得る。アニール工程の時間、つまり基板がこの範囲内の温度に加熱される時間は、例えばイオン注入工程の期間中、アニール温度への連続加熱を使用することによる、所望のアニール効果を生み出す任意の時間であり得、所望により、イオン注入工程が完了した後の連続加熱を伴う。
「アニールされた」と説明されているホウ素ドープアモルファスカーボン材料は、アニール工程の一部として説明された高温に供されたものであり、アモルファスカーボン材料のアモルファス構造の変化又は改善された耐薬品性、例えばエッチャントなどのアニール工程について記載された効果のうちの１又は複数を生じさせるものである。
イオン注入法は、イオンビームを、基板に向かって垂直に（すなわち、基板の中心軸と整列して）、又は中心軸に対してある角度で方向付けることによって実行することができる。一例として、イオン注入ビームをある角度で基板に向けると、イオン（すなわち、ホウ素）を、開口部の底部（例えば、図２Ｂ及び２Ｃのフィルムスタック層１０４の上面）に位置する下地のマイクロ電子デバイス基板の材料に衝突させずに、アモルファスカーボン層の上面、及びアモルファスカーボン層に形成された開口部（例えば、図２Ａ及び２Ｂの開口部１１０）の側面に衝突させることができる。基板に対するイオン注入ビームの有用な角度は、アモルファスハードマスク層に形成された開口部のサイズ（例えば、直径）に基づいて、かつハードマスク層の厚さに基づいて決定され得る。指向性イオンビームの角度の例は、基板の中心軸に対して１～４５度、例えば５～３０度であってもよい。
再び図１を参照すると、アモルファスカーボンハードマスク層をドープした後の有用な方法の次の工程は、ハードマスクを通して下地マイクロ電子デバイス基板をエッチングする工程（２０）であり、本明細書では「基板エッチング」工程と称される場合がある。基板エッチング工程は、マイクロ電子デバイス基板を含むワークピースと、エッチングされた開口部を含むホウ素ドープアモルファスカーボンハードマスク層と、を露出させる工程であり、化学エッチャントにより、ハードマスクの開口部を通してエッチャントに接触した基板の材料が化学的に除去される。エッチャントの化学的性質は、エッチングされる、すなわち基板から除去される基板材料の種類に基づいて選択することができる。酸化ケイ素、窒化ケイ素、ポリシリコンなどのシリコン含有材料で作られたフィルムスタックを含むマイクロ電子デバイス基板をエッチングするための、既知の有用な化学エッチャントには、１又は複数のガス状フルオロカーボン又はＣＨＦ３、ＣＦ４、ＣＨ３Ｆ、Ｃ４Ｆ６などのパーフルオロカーボンを含むエッチャントを含む、フッ素ベースのエッチャントなどのガス状材料が含まれる。本明細書の他の箇所で説明するように、本明細書のホウ素ドープアモルファスカーボンハードマスク層は、基板エッチング工程中にエッチングされない基板の部分を保護するためのハードマスクとして効果的である。更に、（図２Ｄに示すように）エッチャントは、基板をエッチングする工程中にハードマスク層から材料をある程度除去する効果がある。通常、ハードマスク層の上部の大部分の量が、基板のエッチング工程中にエッチャントによって除去され、ハードマスク層の元の量（厚さ）のうちの下部が、基板のエッチング工程の完了時に残留する。
基板エッチング工程によって加工されたワークピース１００が図２Ｄに示されている。図示のように、ワークピース１００は、フィルムスタック１０４を含み、これは、フィルムスタック１０４の深さ（厚さ）全体にわたって垂直に延在する開口部、例えば、「チャネルホール」１２０を含んでいる。ワークピース１００はまた、フィルムスタック１０４の上部に、アモルファスカーボン層１０８の残留下部１１６を含む。この残留下部１１６は、ドーパントとしてある量のホウ素を含み得るが、好ましくは、ホウ素の量は、イオン注入工程の完了時に層１０８の上部１１４に存在するホウ素の量よりも少ない。下部１１６に存在するホウ素ドーパントの量もまた、好ましくは、十分に低い量であり、下部１１６は、例えば、エッチャントとして酸素のみを使用する標準的な酸素プラズマエッチング工程によって、非ホウ素ドープアモルファスカーボンハードマスク層を除去するために一般的に使用される既知の方法によりフィルムスタック１０４（又は別の基板）から効率的かつ完全に除去することができる。
再び図１を参照すると、エッチングによる開口部１２０の形成を含む工程２０の後、マイクロ電子デバイス基板の追加の加工を実行する前に、アモルファスカーボン層１０８の残留部分を基板から除去する必要がある（工程２２）。
本発明による別の方法は、アモルファスカーボン層の上にパターンニングされたマスクを形成する、図１の所望の工程１５を含むものである。このマスクは、当技術分野で既知の任意のカーボンマスクであり得る。図３Ａ～３Ｃは、図１で説明した方法の第１の部分と、パターニングされたマスクの追加工程を示している。図３Ａは、前述の図２Ａと同様である。図３Ｂは、カーボンアモルファス層の一部にパターニングされたマスクを示している。具体的には、パターニングされたマスク３０１は、後でエッチングされるカーボンアモルファス層の部分上にある。その後、工程３Ｃにおいて、パターニングされたマスク及びカーボンアモルファス層は、既知のイオン注入方法を使用して、ホウ素３０２でドープされる。この方法は、図２Ｃ～２Ｅに示される工程１６～２２に進む。
本発明の特定の実施形態では、ホウ素は、カーボンアモルファス層に勾配分布を有するようにドープされる。かかる本明細書のアモルファスカーボン層の下部は、当該層の上部と比較して、より少ない量のホウ素を含むので、アモルファスカーボン層の下部では、（非ホウ素ドープアモルファスカーボン層と比較して）化学エッチャントに対する耐性が実質的に向上しておらず、本明細書のドープされたアモルファスカーボン層の高度にホウ素がドープされた上部と比較して、エッチング工程によって除去することは然程困難ではない。望ましくは、基板エッチング工程後の層の残留部分であるアモルファスカーボン層の下部は、インプロセスマイクロ電子デバイス基板からアモルファスカーボンハードマスク材料を除去する目的でしばしば使用される標準的な方法によって除去することができる。
本発明の他の実施形態では、図３に示すように、ホウ素はカーボンアモルファス層全体に適合した方法（３０２を参照）でドープされている。
本発明の更なる詳細において、標準的な方法の一例は、酸素プラズマによる加工、すなわち「酸素プラズマエッチング」である。酸素プラズマエッチングには、酸素源及びプラズマシステムの使用が含まれ、ガス状酸素以外の実質的な量の追加の化学エッチャントを必要としない（緩衝液などの非エッチャント材料を含めることができる）。種々の理由から、酸素プラズマエッチング技術は、衝突性又はエッチング速度を高めるために、エッチャントとして酸素に１又は複数の追加の化学エッチャント材料を加えることによって修正され得ることが知られている。このような追加の化学エッチャント材料の例には、ＣＦ４、ＳＦ６、ガス状水素（Ｈ２）、又はこれらのいずれかの組み合わせなどのフッ素含有ガスが含まれる。
このように、記載されたホウ素ドープアモルファスカーボンハードマスクの好ましい例によれば、本明細書の好ましいハードマスクは、基板エッチング工程を完了した後、標準的な酸素プラズマ法によって基板から除去され得る残留部分として、基板表面に存在するものであり、当該酸素プラズマ法には、エッチャント材料として酸素を使用することが含まれ、他の化学的エッチャントを必要としない。かかるアモルファスカーボン層の残留部分を除去する工程には、ｐＨ緩衝液などの１又は複数の他の非エッチング性材料を使用することが含まれ得、酸素に加えてエッチャント材料、特にＣＦ４、ＳＦ６、又はＨ２などのより衝突的なエッチャント材料の存在を必要とせず、好ましくは排除することができる。すなわち、ハードマスクの残留下部は、実質的に酸素のみをエッチャントとして使用する酸素プラズマエッチング工程によって、下地のマイクロ電子デバイス基板から除去することができる。これは、プロセスが、エッチャントとして少なくとも（体積）９５（体積）パーセント、９８（体積）パーセント、又は９９（体積）パーセントのガス状酸素を使用し、１体積パーセント、２体積パーセント、又は５体積パーセント以下の他のエッチャント、例えば、１体積パーセント、２体積パーセント、又は５体積パーセント以下のＣＦ４、ＳＦ６、Ｈ２、又はＣＦ４、ＳＦ６、及びＨ２のうちの２つ以上の組み合わせを使用することを意味する。

Claims (12)

  1. マイクロ電子デバイス基板を作製する方法であって、
    基板のアモルファスカーボンハードマスク層をエッチングして、前記アモルファスカーボンハードマスク層に開口部を形成することであって、前記基板が、マイクロ電子デバイスの１又は複数の層、及びその上面において前記アモルファスカーボンハードマスク層を含む、開口部を形成することと、
    前記アモルファスカーボンハードマスク層をエッチングして前記開口部を形成することに続いて、前記基板の前記アモルファスカーボンハードマスク層へイオン注入によってホウ素を注入することであって、ホウ素イオンのビームが、前記基板の中心軸に対して角度をつけて前記基板に向けて方向付けられ、前記ホウ素が、前記アモルファスカーボンハードマスク層の厚さ部分の上部に比較的高濃度で、かつ前記厚さ部分の下部に比較的低濃度で、注入されることと、
    前記アモルファスカーボンハードマスク層をアニールすることと、を含む、方法。
  2. アニール後、ホウ素ドープされた前記アモルファスカーボンハードマスク層は、アニールされていない比較対象のホウ素ドープアモルファスカーボンハードマスク層のエッチング抵抗と比べて、エッチング抵抗が増加している、請求項１に記載の方法。
  3. 前記ホウ素のイオン注入中に前記アモルファスカーボンハードマスク層をアニールすることを含む、請求項１に記載の方法。
  4. アニール中に前記基板を摂氏１５０～４００度の範囲の温度に加熱することを含む、請求項１に記載の方法。
  5. 前記アモルファスカーボンハードマスク層が、０．５～５ミクロンの範囲の厚さを有する、請求項１に記載の方法。
  6. 前記アモルファスカーボンハードマスク層の前記開口部を通して前記基板をエッチングして、前記基板に開口部を形成することを含み、前記基板の前記開口部が、少なくとも４０：１のアスペクト比を有する、請求項１に記載の方法。
  7. 前記基板の前記開口部が、チャネルホールである、請求項６に記載の方法。
  8. カーボンアモルファス層上にパターニングされたマスクを形成することを含む、請求項１に記載の方法。
  9. 前記基板をエッチングする工程が、前記基板の材料をフッ素化又は過フッ素化ガス状エッチャントに曝露することを含む、請求項６に記載の方法。
  10. 前記基板をエッチングした後、酸素プラズマエッチングによって前記アモルファスカーボンハードマスク層の残留部分を除去することを含む、請求項９に記載の方法。
  11. 前記基板が、シリコン含有材料の複数の層を含むフィルムスタックを含む、請求項１に記載の方法。
  12. 前記基板が、酸化ケイ素及び窒化ケイ素の複数の層を含む、請求項１に記載の方法。
JP2021523034A 2018-10-31 2019-10-21 ホウ素ドープアモルファスカーボンハードマスク及び方法 Active JP7025600B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862753345P 2018-10-31 2018-10-31
US62/753,345 2018-10-31
PCT/US2019/057198 WO2020092039A1 (en) 2018-10-31 2019-10-21 Boron-doped amorphous carbon hard mask and methods

Publications (2)

Publication Number Publication Date
JP2021530119A JP2021530119A (ja) 2021-11-04
JP7025600B2 true JP7025600B2 (ja) 2022-02-24

Family

ID=70327387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021523034A Active JP7025600B2 (ja) 2018-10-31 2019-10-21 ホウ素ドープアモルファスカーボンハードマスク及び方法

Country Status (8)

Country Link
US (1) US11049728B2 (ja)
EP (1) EP3874536A4 (ja)
JP (1) JP7025600B2 (ja)
KR (1) KR102336347B1 (ja)
CN (1) CN112956000B (ja)
SG (1) SG11202103523RA (ja)
TW (1) TWI720673B (ja)
WO (1) WO2020092039A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612989B1 (ko) * 2017-12-01 2023-12-11 어플라이드 머티어리얼스, 인코포레이티드 고 에칭 선택성 비정질 탄소 막
WO2021225790A1 (en) * 2020-05-05 2021-11-11 Lam Research Corporation Inert gas implantation for hard mask selectivity improvement
WO2022026822A1 (en) 2020-07-30 2022-02-03 Entegris, Inc. Method for removing hard masks
US11854770B2 (en) * 2021-01-14 2023-12-26 Applied Materials, Inc. Plasma processing with independent temperature control
US20220230887A1 (en) * 2021-01-15 2022-07-21 Applied Materials, Inc. Methods and apparatus for processing a substrate
CN113192958B (zh) * 2021-04-28 2022-01-04 长江存储科技有限责任公司 存储器件及其制造方法
CN115172158A (zh) * 2022-07-12 2022-10-11 长鑫存储技术有限公司 半导体结构的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007370A (ja) 2012-06-01 2014-01-16 Tokyo Electron Ltd プラズマエッチング方法
US20150079757A1 (en) 2013-09-16 2015-03-19 Kyung-yub Jeon Method of fabricating semiconductor device
JP2016517179A (ja) 2013-11-06 2016-06-09 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 垂直ｎａｎｄ素子のための新規のマスク除去方法
JP2017507477A (ja) 2014-01-08 2017-03-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アモルファスカーボンフィルムの中へのイオン注入による高エッチング選択性ハードマスク材料の開発
WO2017154407A1 (ja) 2016-03-28 2017-09-14 株式会社 日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP2019530230A (ja) 2016-09-14 2019-10-17 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 高アスペクト比構造のためのストリッププロセス

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2787564A (en) 1954-10-28 1957-04-02 Bell Telephone Labor Inc Forming semiconductive devices by ionic bombardment
DE10250899B4 (de) 2002-10-31 2008-06-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses
US7129180B2 (en) * 2003-09-12 2006-10-31 Micron Technology, Inc. Masking structure having multiple layers including an amorphous carbon layer
US7323401B2 (en) * 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask
EP1933992B1 (en) 2005-08-30 2014-09-24 Advanced Technology Materials, Inc. Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation
US7867913B2 (en) 2007-09-28 2011-01-11 Hynix Semiconductor Inc. Method for fabricating fine pattern in semiconductor device
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
EP2660883B1 (en) * 2009-12-09 2019-03-27 LG Innotek Co., Ltd. Light emitting device, light emitting device manufacturing method, light emitting package, and lighting system
TWI466179B (zh) 2010-02-26 2014-12-21 Advanced Tech Materials 用以增進離子植入系統中之離子源的壽命及性能之方法與設備
US8361906B2 (en) 2010-05-20 2013-01-29 Applied Materials, Inc. Ultra high selectivity ashable hard mask film
TW201216331A (en) * 2010-10-05 2012-04-16 Applied Materials Inc Ultra high selectivity doped amorphous carbon strippable hardmask development and integration
US9653327B2 (en) * 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
US9299581B2 (en) 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
CN103021838B (zh) * 2011-09-27 2015-04-29 中芯国际集成电路制造(上海)有限公司 无定形碳处理方法及采用无定形碳作为硬掩膜的刻蚀方法
CN102637581A (zh) * 2012-04-06 2012-08-15 上海华力微电子有限公司 一种防止硼掺杂层释气的方法
US8679987B2 (en) 2012-05-10 2014-03-25 Applied Materials, Inc. Deposition of an amorphous carbon layer with high film density and high etch selectivity
US9287124B2 (en) * 2013-08-30 2016-03-15 Applied Materials, Inc. Method of etching a boron doped carbon hardmask
US9018066B2 (en) 2013-09-30 2015-04-28 United Microelectronics Corp. Method of fabricating semiconductor device structure
TW201517133A (zh) 2013-10-07 2015-05-01 Applied Materials Inc 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化
US9418867B2 (en) * 2014-01-10 2016-08-16 Applied Materials, Inc. Mask passivation using plasma
US9859402B2 (en) 2015-03-16 2018-01-02 United Microelectronics Corp. Method of using an ion implantation process to prevent a shorting issue of a semiconductor device
US9852923B2 (en) * 2015-04-02 2017-12-26 Applied Materials, Inc. Mask etch for patterning
US9934982B2 (en) 2015-12-21 2018-04-03 Varian Semiconductor Equipment Associates, Inc. Etch rate modulation through ion implantation
KR102612989B1 (ko) * 2017-12-01 2023-12-11 어플라이드 머티어리얼스, 인코포레이티드 고 에칭 선택성 비정질 탄소 막

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007370A (ja) 2012-06-01 2014-01-16 Tokyo Electron Ltd プラズマエッチング方法
US20150079757A1 (en) 2013-09-16 2015-03-19 Kyung-yub Jeon Method of fabricating semiconductor device
JP2016517179A (ja) 2013-11-06 2016-06-09 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 垂直ｎａｎｄ素子のための新規のマスク除去方法
JP2017507477A (ja) 2014-01-08 2017-03-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アモルファスカーボンフィルムの中へのイオン注入による高エッチング選択性ハードマスク材料の開発
WO2017154407A1 (ja) 2016-03-28 2017-09-14 株式会社 日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP2019530230A (ja) 2016-09-14 2019-10-17 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 高アスペクト比構造のためのストリッププロセス

Also Published As

Publication number Publication date
KR20210068592A (ko) 2021-06-09
KR102336347B1 (ko) 2021-12-06
TW202024384A (zh) 2020-07-01
EP3874536A1 (en) 2021-09-08
US20200135485A1 (en) 2020-04-30
WO2020092039A1 (en) 2020-05-07
US11049728B2 (en) 2021-06-29
JP2021530119A (ja) 2021-11-04
CN112956000A (zh) 2021-06-11
CN112956000B (zh) 2022-07-12
EP3874536A4 (en) 2022-08-10
SG11202103523RA (en) 2021-05-28
TWI720673B (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
JP7025600B2 (ja) ホウ素ドープアモルファスカーボンハードマスク及び方法
CN108780740B (zh) 对衬底进行加工的方法
CN107667415B (zh) 用于先进图案化的线边缘粗糙度降低的保形可剥离碳膜
KR20180097763A (ko) 측방향 하드마스크 리세스 감소를 위한 하이브리드 탄소 하드마스크
US10453751B2 (en) Tone inversion method and structure for selective contact via patterning
KR102562862B1 (ko) 에칭 중의 로우-k 트렌치 보호용 원자층 성막
CN109786219A (zh) 半导体装置的制作方法
TW202029359A (zh) 半導體裝置的形成方法
JP2005045176A (ja) 半導体装置及びその製造方法
CN102522370A (zh) 接触孔的形成方法
US20140162453A1 (en) Semiconductor device and method for fabricating the same
JP6483577B2 (ja) パターン形成方法
JP7400058B2 (ja) 半導体装置の製造方法およびエッチング方法
JPH04346427A (ja) ドライエッチング方法
US8753974B2 (en) Charge dissipation of cavities
WO2008150703A1 (en) Reverse masking profile improvements in high aspect ratio etch
KR20090067596A (ko) 반도체 소자 제조 방법
WO2024063871A1 (en) High aspect ratio contact (harc) etch
WO2024072572A1 (en) In-situ adsorbate formation for dielectric etch
JPH05217960A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210709

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220210

R150 Certificate of patent or registration of utility model

Ref document number: 7025600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150