CN117410171A - 薄膜结构及其制备方法、图案转移方法及半导体结构 - Google Patents

薄膜结构及其制备方法、图案转移方法及半导体结构 Download PDF

Info

Publication number
CN117410171A
CN117410171A CN202210801536.8A CN202210801536A CN117410171A CN 117410171 A CN117410171 A CN 117410171A CN 202210801536 A CN202210801536 A CN 202210801536A CN 117410171 A CN117410171 A CN 117410171A
Authority
CN
China
Prior art keywords
layer
diamond
carbon film
photoresist
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210801536.8A
Other languages
English (en)
Inventor
叶传瑶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210801536.8A priority Critical patent/CN117410171A/zh
Publication of CN117410171A publication Critical patent/CN117410171A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本公开涉及一种薄膜结构及其制备方法、图案转移方法及半导体结构，包括：提供基底；在预设气体的氛围下于所述基底上形成第一预设厚度的类金刚石碳膜层；采用热扩散方法经由所述类金刚石碳膜层的顶面向其内掺杂硼族元素，以得到第二预设厚度的掺杂层，所述第二预设厚度小于所述第一预设厚度。本公开提供的薄膜结构不仅具有更高的选择比及更高的硬度，还具有更好的稳定性、抗氧化性以及耐磨性能，采用此薄膜结构作为掩膜层进行刻蚀工艺，能够在降低光刻胶的高度的同时保证图案转移的精确度，防止图案畸变，并避免光刻胶过高从而造成倒塌的现象，从而提升半导体产品的良率以及降低半导体产品的制备成本。

Description

薄膜结构及其制备方法、图案转移方法及半导体结构
技术领域
本发明涉及半导体制造领域，特别是涉及一种薄膜结构及其制备方法、图案转移方法及半导体结构。
背景技术
随着集成电路的快速发展，类金刚石碳薄膜(Diamond-like carbon films，简称DLC薄膜)由于具有一系列优异的性能被作为新型的硬质薄膜材料，可广泛用于机械、电子、光学、热学、声学、医学等领域。类金刚石碳薄膜是一种由碳元素构成、在性质上和钻石类似，同时又具有石墨原子组成结构的非晶态薄膜，主要由sp3键(金刚石相)和sp2键(石墨相)的三维交叉网络混合而成。目前制备类金刚石碳薄膜的方法很多，不同的制备方法所用的碳源以及到达基体表面的离子能量不同，沉积的类金刚石碳薄膜的结构和性能存在很大差别。
随着集成电路临界尺寸的微缩，类金刚石碳薄膜作为一种硬掩膜被广泛应用到半导体制造行业中，然而，传统的类金刚石碳薄膜在进行图案转移的过程中，因薄膜自身性能达不到需求而需要光刻胶涂布较厚从而导致光刻胶易倒塌的情况，大大增加了半导体产品制造的时间成本和经济成本。因此，亟须提供一种性能满足需求的新型薄膜，尽可能降低光刻胶的高度并提高图案转移的精确度，提高半导体产品的良率并降低成本。
发明内容
基于此，有必要针对现有技术中在图案转移的过程中，由于薄膜选择比等性能不够好造成光刻胶涂布过厚从而易倒塌的技术问题，提供一种薄膜结构及其制备方法、图案转移方法及半导体结构，以降低光刻胶的高度并同时提高图案转移的精确度，提高半导体产品的良率并降低半导体产品制备的成本。
为实现上述目的及其他相关目的，本公开的一方面提供一种薄膜结构的制备方法，包括如下步骤：
提供基底；
在预设气体的氛围下于基底上形成第一预设厚度的类金刚石碳膜层；
采用热扩散方法经由类金刚石碳膜层的顶面向其内掺杂硼族元素，以得到第二预设厚度的掺杂层，第二预设厚度小于第一预设厚度。
于上述实施例中的半导体结构的制备方法中，首先提供基底，然后于基底上形成具有第一预设厚度的类金刚石碳膜层，在形成类金刚石碳膜层的过程中，向反应室内通入预设气体，使类金刚石碳膜层的形成在预设气体的氛围下进行，以保证形成的类金刚石碳膜层具有高硬度，接着采用热扩散的方法经由类金刚石碳膜层的顶面向其内掺杂硼族元素，使硼族元素扩散在类金刚石碳膜层的表面形成硼-碳键，得到第二预设厚度的掺杂层，用热扩散方法掺杂硼族元素可以控制类金刚石碳膜层中硼族元素的浓度和深度，使掺杂的硼族元素只是分布在类金刚石碳膜层的表面而不破坏其内部的sp3杂化，因此不会破坏类金刚石碳膜层整体的稳定性和硬度。在类金刚石碳膜层表面形成的掺杂层中存在硼-碳键，硼-碳键能够抑制类金刚石碳膜层氧化以及提高类金刚石碳膜层的耐磨性能，本公开提供的制备方法所制成的薄膜结构相较于传统的不掺杂硼族元素的类金刚石碳膜层不仅具有更高的选择比及更高的硬度，还具有更好的稳定性、抗氧化性以及耐磨性能，高选择比可以提高半导体器件的刻蚀质量，因此对关键尺寸较小的器件结构更加重要。采用此方法制备的薄膜结构在半导体制作过程中可以作为硬质掩膜层，能够降低光刻胶的高度同时保证图案转移的精确度，防止图案畸变，并避免光刻胶过高从而造成倒塌的现象，降低光刻胶的用量，同时保障刻蚀效果，从而提高半导体产品的良率以及降低半导体产品制备过程中的时间成本与经济成本。
在一些实施例中，预设气体包括烃前驱物与氟前驱物；在预设气体的氛围下于基底上形成第一预设厚度的类金刚石碳膜层，包括：
控制氟前驱物与烃前驱物的流量比大于1。
在一些实施例中，预设气体包括烃前驱物与氟前驱物；在预设气体的氛围下于基底上形成第一预设厚度的类金刚石碳膜层，包括：
控制掺杂硼族元素的掺杂含量为5％-10％。
在一些实施例中，控制掺杂硼族元素的扩散深度为3nm-7nm。
在一些实施例中，硼族元素包括硼、铝、镓、铟、铊及鉨中至少一种。
在一些实施例中，采用热扩散方法经由类金刚石碳膜层的顶面向其内掺杂硼族元素之后，包括：
采用真空退火工艺处理掺杂层。
在一些实施例中，控制真空退火工艺的退火温度为350℃-450℃。
在一些实施例中，控制真空退火工艺的退火时间25min-35min。
在一些实施例中，采用等离子体增强化学气相沉积法(plasma-enhancedchemical vapor deposition，PECVD)于基底上形成第一预设厚度的类金刚石碳膜层。
本公开的另一方面提供了一种薄膜结构，包括：
采用本公开任一实施例中薄膜结构的制备方法制备而成。
在上述实施例中所述的薄膜结构中，在预设气体的氛围下形成类金刚石碳膜层使薄膜结构具有高硬度及稳定性，硼族元素采用热扩散的工艺掺杂在类金刚石碳膜层的表面，在表面扩散形成硼-碳键以抑制类金刚石碳膜层的氧化以及提高类金刚石碳膜层的耐磨性能，且提高了薄膜结构的选择比。由于采用了热扩散的工艺方法，掺杂层只分布在薄膜结构的表面，具体地，掺杂硼族元素的扩散深度为3nm-7nm，不会掺杂进内部结构，从而不会破坏类金刚石碳膜层内部的sp3杂化，保证了类金刚石碳膜层中更多的碳-碳键未被破坏，因此在掺杂硼族元素后的类金刚石碳膜层提高了选择比的同时还具有高硬度及稳定性。传统工艺中通常采用离子注入掺杂氮元素以在类金刚石碳膜层中形成氮-碳键，并且在退火时氮离子会进入类金刚石碳膜层的内部结构，破坏类金刚石碳膜层内部的SP3杂化而生成SP2杂化，以致薄膜结构的稳定性和硬度均减小，降低半导体产品制成的良率。采用本公开提供的薄膜结构作为半导体制备过程中的掩膜层，能够在制备薄膜结构的过程中更好地控制硼族元素掺杂的浓度及深度，使硼族元素只分布在薄膜结构的表面，从而提高掩膜层的抗氧化性、硬度、稳定性及选择比以降低涂布光刻胶的高度，避免光刻胶涂布过厚易出现倒塌的现象，且提高了图案转移的精确度并提升了制成半导体产品的良率。
本公开的又一方面提供了一种图案转移方法，包括：
在衬底表面依次形成待蚀刻层和薄膜结构，薄膜结构采用权利要求本公开任一实施例所述的薄膜结构的制备方法制备而成；
形成光刻胶层，图形化光刻胶层；
通过图形化后光刻胶层蚀刻薄膜结构，得到图形化掩膜层；
通过图形化掩膜层刻蚀待蚀刻层，得到目标刻蚀结构。
在上述实施例中，将本公开任一实施例所述的薄膜结构的制备方法制备而成的薄膜结构通过图案转移方法得到一目标刻蚀结构，在采用本公开提供的图案转移方法的过程中，所需的光刻胶层相比于传统图案转移方法中的光刻胶层厚度更小，且目标刻蚀结构中得到图案的精确度更高，提高了半导体产品制成的良率。
在一些实施例中，待蚀刻层包括层叠的第一介质层及第二介质层；
第一介质层与衬底相邻。
在一些实施例中，通过图形化掩膜层刻蚀待蚀刻层，得到目标刻蚀结构，包括：
以第一介质层为刻蚀停止层，通过图形化掩膜层刻蚀待蚀刻层，得到目标刻蚀结构。
在一些实施例中，第一介质层的制备材料包括氮化硅、氧化硅、氮氧化硅及多晶硅中的任一种或多种；
第二介质层的制备材料包括氮化硅、氧化硅、氮氧化硅及多晶硅中的任一种或多种。
本公开的再一方面提供了一种半导体结构，包括：
采用本公开任一实施例所述的图案转移方法制备而成。
附图说明
为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1显示为本公开实施例中提供的一种薄膜结构的制备方法的流程示意图；
图2-图5显示为本公开实施例中提供的一种薄膜结构的制备方法的截面结构示意图；
图6-图10显示为本公开实施例中提供的一种图案转移方法的截面结构示意图。
附图标记说明：
10、衬底；11、待刻蚀层；111、第一介质层；112、第二介质层；12、薄膜结构；121、基底；122、类金刚石碳膜层；1221、掺杂层；123、硼族元素源体；13、光刻胶层；14、图形化掩膜层；113、目标刻蚀层。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本公开的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。
请参阅图1-图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本公开的基本构想，虽图示中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
随着半导体器件尺寸的逐渐缩小，光刻工艺的特征尺寸不断接近甚至已经超过了光刻技术的物理极限，这给半导体制造技术尤其是光刻技术带来了更加严峻的挑战。图案转移技术是在不改变现有光刻基础设备的前提下，一种有效提高光刻分辨率的技术，图案转移技术使用硬掩模(Hard Mask)进行图案转移，以便制作半导体元件。硬掩膜主要用于多重光刻工艺中，具体地，可以先将多重光刻胶图像转移到硬掩膜上，再通过硬掩膜将最终图形刻蚀转移到衬底。
类金刚石碳薄膜是一种以sp3和sp2键的形式结合生成的亚稳态材料，作为一种硬掩膜，被广泛应用到半导体行业中。随着集成电路对薄膜质量及深宽比的要求越来越高，图案几何尺寸的缩小要求进一步减薄光刻胶的厚度，为了确保关键尺寸和剖面控制，选择比在目前的工艺中要求越来越高，传统的类金刚石碳薄膜选择比已经不满足需要。现有技术中采用的类金刚石碳薄膜选择比不够高，以致光刻胶过厚，从而存在光刻胶倒塌的风险。本公开针对现有技术中在图案转移的过程中，由于薄膜选择比不够高，造成光刻胶涂布过厚从而易倒塌的技术问题，提供了一种薄膜结构以降低光刻胶的高度并同时提高图案转移的精确度，从而提高半导体产品的良率并降低半导体产品制备的成本。
请参阅图1，在本公开的一个实施例中，提供了一种薄膜结构的制备方法，包括如下步骤：
步骤S1：提供基底；
步骤S2：在预设气体的氛围下于基底上形成第一预设厚度的类金刚石碳膜层；
步骤S3：采用热扩散方法经由类金刚石碳膜层的顶面向其内掺杂硼族元素，以得到第二预设厚度的掺杂层，第二预设厚度小于第一预设厚度。
请参阅图2-图5，于上述实施例中的半导体结构的制备方法中，首先提供基底121，然后于基底121上形成具有第一预设厚度的类金刚石碳膜层122，在形成类金刚石碳膜层122的过程中，向反应室内通入预设气体，使类金刚石碳膜层122的形成在预设气体的氛围下进行，以保证形成的类金刚石碳膜层122具有高硬度，接着采用热扩散的方法经由类金刚石碳膜层122的顶面向其内掺杂硼族元素，使硼族元素扩散在类金刚石碳膜层122的表面形成硼-碳键，得到第二预设厚度的掺杂层1221，用热扩散方法掺杂硼族元素可以控制类金刚石碳膜层122中硼族元素的浓度和深度，使掺杂的硼族元素只是分布在类金刚石碳膜层122的表面而不破坏其内部的sp3杂化，因此不会破坏类金刚石碳膜层122整体的稳定性和硬度，在形成掺杂层1221后，除了形成硼-碳键外，掺杂层1221内还存在多余的空位缺陷，以及在反应室内存在硼族元素源体123。在类金刚石碳膜层122表面形成的掺杂层1221中存在硼-碳键，硼-碳键能够抑制类金刚石碳膜层122氧化以及提高类金刚石碳膜层122的耐磨性能，本公开提供的制备方法所制成的薄膜结构相较于传统的不掺杂硼族元素的类金刚石碳膜层不仅具有更高的选择比及更高的硬度，还具有更好的稳定性、抗氧化性以及耐磨性能，高选择比可以提高半导体器件的刻蚀质量，因此对关键尺寸较小的器件结构更加重要。采用此方法制备的薄膜结构在半导体制作过程中可以作为硬质掩膜层，能够降低光刻胶的高度同时保证图案转移的精确度，防止图案畸变，并避免光刻胶过高从而造成倒塌的现象，降低光刻胶的用量，同时保障刻蚀效果，从而提高半导体产品的良率以及降低半导体产品制备过程中的时间成本与经济成本。
在步骤S1中，请参阅图1中的S1步骤及图2，首先，提供基底121。
作为示例，基底121可为抗氟停止层、低K阻挡层或介电涂层。基底121可包括：基板；形成在基板上的第一介质区域；以及形成在第一介质区域上的第二介质区域。
在步骤S2中，请参阅图1中的S2步骤及图3，其次，在预设气体的氛围下于基底121上形成第一预设厚度的类金刚石碳膜层122。
作为示例，在步骤S2中，在预设气体的氛围下于基底121上形成第一预设厚度的类金刚石碳膜层122可以包括：
步骤S20：在形成类金刚石碳膜层122的过程中，向反应室内通入碳源气体及惰性气体。碳源气体用于形成类金刚石碳膜层122的主体部分，碳源气体可以为任一包含碳元素的气体。可选地，碳源气体包括乙炔，使用乙炔形成的类金刚石碳膜层122具有较高碳氢比，高碳氢比可以提高薄膜的耐腐蚀性和选择比。具体地，惰性气体包括但不仅限于氦气、氖气及氩气等气体，惰性气体用于将其他沉积原料气体带入沉积腔，保护沉积腔内的器件不受外界气体的影响。
作为示例，类金刚石碳膜层122中碳原子间的键合方式是共价键，主要包含sp2和sp3两种杂化键，在预设气体的氛围下进行反应形成有利于更多地形成碳-碳键，同时减少了类金刚石碳膜层122中碳-氢键的形成，降低类金刚石碳膜层122中的氢含量，使类金刚石碳膜层122具有更好的硬度以及稳定性。
在步骤S3中，请参阅图1中的S3步骤及图4，采用热扩散方法经由类金刚石碳膜层122的顶面向其内掺杂硼族元素，以得到第二预设厚度的掺杂层1221，第二预设厚度小于第一预设厚度。
作为示例，采用热扩散的方法相对于传统技术中常用的离子注入方法，可以更好地控制硼族元素掺杂的浓度和深度，在掺杂过程中，具体地，第二预设厚度小于第一预设厚度，即掺杂层1221只分布在类金刚石碳膜层122的表面形成硼-碳键，类金刚石碳膜层122的内部依然为碳-碳键，这时形成的薄膜结构不仅具有更高的选择比及更高的硬度，还具有更好的稳定性、抗氧化性以及耐磨性能。
作为示例，预设气体包括烃前驱物与氟前驱物；在预设气体的氛围下于基底上形成第一预设厚度的类金刚石碳膜层，包括：
控制氟前驱物与烃前驱物的流量比为大于1。
作为示例，在半导体工艺中，含氢量越少的类金刚石碳膜层在作为掩膜层时越具有优异的性能，因为与含氢量大的类金刚石碳膜层相比，不含氢的类金刚石碳膜层具有更高的sp3成分。请参阅图4，在形成类金刚石碳膜层122的过程中，将基底121暴露于预设气体的氛围中，预设气体包括烃前驱物与氟前驱物，在预设气体的氛围下该步骤中通过暴露于蚀刻等离子体中而改变形成类金刚石碳膜层122的特性，来自氟前驱物中的氟被来自烃前驱物的氢所消耗，以从烃前驱物中将氢移除，而使形成于基底121上的类金刚石碳膜层122的氢含量减小。氟前驱物中的氟减少烃前驱物中的氢，相较于在不含氟前驱物的气体氛围下形成的类金刚石碳膜层，减少了形成于基底121上的类金刚石碳膜层122中碳-氢键的含量。由于传统的DLC薄膜通常存在较多的碳-氢键，氢含量多使DLC薄膜对蚀刻化学物的选择比减小，在半导体工艺中，采用高选择比的硬质掩膜层需减少硬质掩膜层中的碳-氢键含量而尽量不减少碳-碳键含量。本公开中预设的气体氛围使类金刚石碳膜层122中碳-氢键减少而更多地生成碳-碳键，以提高薄膜结构的致密度，并可使得步骤S3中类金刚石碳膜层122表面的硼-碳键含量增多，即进一步提高了薄膜结构的抗氧化性与耐磨性。
作为示例，预设气体包括烃前驱物与氟前驱物；在预设气体的氛围下于基底121上形成第一预设厚度的类金刚石碳膜层122，包括：
控制掺杂硼族元素的掺杂含量为5％-10％。具体地，掺杂硼族元素的掺杂含量可以为5％、6％、8％或10％等等。
作为示例，热扩散过程可精确控制掺杂硼族元素的掺杂含量，掺杂硼族元素的掺杂含量具体可由热扩散过程的温度与掺杂时间改变。在类金刚石碳膜层122中掺杂硼族元素后，形成的薄膜结构的耐腐蚀、抗氧化等性能相比于普通的薄膜结构有较大提升，且硼族元素具有来源广泛、成本低廉、无毒无害及易处理等优异特性，可从氧化物等易获得的原料中提取，为半导体产品制备工艺节省了成本。
作为示例，控制掺杂硼族元素的扩散深度为3nm-7nm。具体地，掺杂硼族元素的扩散深度可以为3nm、4nm、6.5nm或7nm等等。
作为示例，热扩散过程可精确控制掺杂硼族元素的扩散深度，掺杂硼族元素的扩散深度具体可由热扩散过程的温度与掺杂时间改变。由于扩散深度较小，即掺杂层1221只分布在薄膜结构的表面而不破坏类金刚石碳膜层122的内部结构，尽可能地保证了类金刚石碳膜层122的碳-碳键未被破坏，因此掺杂了硼族元素后，类金刚石碳膜层122具有高选择比并具有高硬度、稳定性及耐磨性。
作为示例，硼族元素包括硼、铝、镓、铟、铊及鉨中至少一种。具体地，可采用硼族元素为硼元素，其中，硼元素可来源于B2O3(三氧化二硼)等等。
作为示例，采用热扩散方法经由类金刚石碳膜层的顶面向其内掺杂硼族元素之后，包括：
步骤S30：采用真空退火工艺处理掺杂层。
作为示例，请参阅图5，在步骤S30中，采用真空退火工艺处理掺杂层1221。具体地，可以采用湿法退火工艺或干法退火工艺对掺杂层1221进行退火处理。在采用热扩散方法经由类金刚石碳膜层122的顶面向其内掺杂硼族元素得到掺杂层1221后，因为在热扩散过程中，高能量的入射离子会与类金刚石碳膜层122表面晶格上的原子碰撞，使一些晶格原子发生位移，造成了大量的空位，这将使得扩散区中的原子排列混乱，所以在热扩散后要将得到的结构放在预设的温度范围下进行退火，以恢复晶体的结构及消除晶格缺陷。同时，退火还有激活施主和受主杂质的功能，即把有些处于间隙位置的杂质原子通过退火而让它们进入替代位置，采用真空退火工艺能够将硼族元素源体123扩散进空位中形成硼-碳键。
作为示例，上述实施例中采用的退火工艺在真空环境下进行，通过抽真空可以去除反应室内的杂质气体，以保证形成的薄膜结构中不含有非掺杂元素。且抽真空的同时可以去除反应室内的固体杂质颗粒，避免固体杂质颗粒沉积在基底121上。真空环境可以改善薄膜结构的均匀度，也可以防止固体杂质颗粒贯穿半导体器件的多个功能层，以致器件发生短路或断路的现象。
作为示例，控制真空退火工艺的退火温度为350℃-450℃。具体地，真空退火工艺的退火温度可以为350℃、380℃、420℃或450℃等等。
作为示例，控制真空退火工艺的退火时间25min-35min。具体地，真空退火工艺的退火时间可以为25min、28min、32min或35min等等。
作为示例，采用等离子体增强化学气相沉积法于基底上形成第一预设厚度的类金刚石碳膜层。
作为示例，请参阅图3，采用等离子体增强化学气相沉积法在基底121上形成类金刚石碳膜层122，具体地，可通过低气压等离子体放电使气体碳源分解生成各种含碳的中性或离子基团、原子及离子，并可在负偏压的作用下使含碳基团轰击基板，并吸附在基底121表面，从而形成由sp2和sp3碳混杂结构的类金刚石碳膜层122。其中，含碳的中性或离子基团包括但不限于CH3、CH2、CH+及C2等等，原子包括但不限于H，离子包括但不限于H+。
作为示例，本公开的另一方面提供了一种薄膜结构，包括：
采用任一本公开实施例中薄膜结构的制备方法制备而成。
作为示例，请参阅图5，薄膜结构包括基底121、在基底121上形成的类金刚石碳膜层122及分布在类金刚石碳膜层122表面的掺杂层1221，掺杂层1221掺杂有硼族元素，具体地，掺杂硼族元素的掺杂含量为5％-10％，扩散深度为3nm-7nm。
在上述实施例中所述的薄膜结构中，在预设气体的氛围下形成类金刚石碳膜层122使薄膜结构具有高硬度及稳定性，硼族元素采用热扩散的工艺掺杂在类金刚石碳膜层122的表面，在表面扩散形成硼-碳键以抑制类金刚石碳膜层122的氧化以及提高类金刚石碳膜层122的耐磨性能，且提高了薄膜结构的选择比。由于采用了热扩散的工艺方法，掺杂层只分布在薄膜结构的表面，具体地，掺杂硼族元素的扩散深度为3nm-7nm，不会掺杂进内部结构，从而不会破坏类金刚石碳膜层122内部的sp3杂化，保证了类金刚石碳膜层122中更多的碳-碳键未被破坏，因此在掺杂硼族元素后的类金刚石碳膜层122提高了选择比的同时还具有高硬度及稳定性。传统工艺中通常采用离子注入掺杂氮元素以在类金刚石碳膜层122中形成氮-碳键，并且在退火时氮离子会进入类金刚石碳膜层122的内部结构，破坏类金刚石碳膜层122内部的SP3杂化而生成SP2杂化，以致薄膜结构的稳定性和硬度均减小，降低半导体产品制成的良率。采用本公开提供的薄膜结构作为半导体制备过程中的掩膜层，能够在制备薄膜结构的过程中更好地控制硼族元素掺杂的浓度及深度，使硼族元素只分布在薄膜结构的表面，从而提高掩膜层的抗氧化性、硬度、稳定性及选择比以降低涂布光刻胶的高度，避免光刻胶涂布过厚易出现倒塌的现象，且提高了图案转移的精确度并提升了制成半导体产品的良率。
作为示例，本公开提供了一种图案转移方法，包括：
步骤S4：在衬底表面依次形成待蚀刻层和薄膜结构，薄膜结构采用本公开任一实施例所述的方法制备而成；
步骤S5：形成光刻胶层，图形化光刻胶层；
步骤S6：通过图形化后光刻胶层蚀刻薄膜结构，得到图形化掩膜层；
步骤S7：通过图形化掩膜层刻蚀待蚀刻层，得到目标刻蚀结构。
在上述实施例中，请参阅图6-图10，将本公开任一实施例所述的薄膜结构的制备方法制备而成的薄膜结构12通过图案转移方法得到一目标刻蚀结构，在采用本公开提供的图案转移方法的过程中，所需的光刻胶层13相比于传统图案转移方法中的光刻胶层厚度更小，且目标刻蚀结构中目标刻蚀层113得到图案的精确度更高，提高了半导体产品制成的良率。
在步骤S4中，请参阅图6及图7，在衬底10表面依次形成待蚀刻层11和薄膜结构12，薄膜结构12采用本公开任一实施例所述的薄膜结构的制备方法制备而成。
作为示例，衬底10可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。衬底10可以为单层结构，也可以为多层结构。例如，衬底10可以是诸如硅(Si)衬底、硅锗(SiGe)衬底、硅锗碳(SiGeC)衬底、碳化硅(SiC)衬底、砷化镓(GaAs)衬底、砷化铟(InAs)衬底、磷化铟(InP)衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底10可以是包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。本领域的技术人员可以根据衬底10上形成的晶体管类型选择衬底类型，因此衬底10的类型不应限制本公开的保护范围。
作为示例，待蚀刻层11为介电层，待蚀刻层11包括但不限于抗氧化层、低介电常数介质层或氧化硅层。在另一个实施例中，待蚀刻层11为金属层，金属层的材料包括但不限于钨、氮化钛或铝。本公开的薄膜结构12作为硬质掩膜层，能够适配不同的待蚀刻层11和相应的蚀刻方法，具有良好的稳定性及高选择比。
在步骤S5中，请参阅图8，形成光刻胶层13，图形化光刻胶层13。因采用了薄膜结构12，则无需因选择比问题喷涂过厚的光刻胶，相比于直接采用厚度过高的光刻胶作为薄膜结构12的掩膜层，可降低光刻胶层13的厚度，降低光刻胶的用量，降低成本，并避免因光刻胶涂布过厚而倒塌的风险，同时保障深刻蚀槽的刻蚀对掩膜的要求，保障刻蚀效果。
作为示例，步骤S5中，在薄膜结构表面形成光刻胶层，图形化光刻胶层的步骤中，光刻胶层的形成过程可以采用如下制备方法：
步骤S50(未图示)：在薄膜结构上形成第一光刻胶和第二光刻胶，其中，第一光刻胶设置在薄膜结构上，第二光刻胶设置在第一光刻胶上。在涂布第一光刻胶与第二光刻胶之前，对薄膜结构采用化学清洗或冲洗等方式进行清洗并烘干，去除薄膜结构上的污染或颗粒，减少针孔或其他缺陷，以提高第一光刻胶与第二光刻胶的附着性。涂布第一光刻胶和第二光刻胶的方法包括旋涂、刮涂和打印中的一种，通过选择恰当的涂布方法，使第一光刻胶和第二光刻胶具有合适的厚度和良好的均匀性。在第一光刻胶形成后，对第一光刻胶进行烘烤，烘烤用于去除第一光刻胶中的溶剂，提高第一光刻胶的硬度，从而避免在曝光过程中第一光刻胶发生形变，导致曝光图形的偏差。接着在第一光刻胶上涂布第二光刻胶，第二光刻胶覆盖第一光刻胶远离薄膜结构的表面，且设置第一光刻胶和第二光刻胶的极性不同。具体地，可以将第一光刻胶设置为正胶，第二光刻胶设置为负胶，也可以将第一光刻胶设置为负胶，第二光刻胶设置为正胶。
步骤S51(未图示)：在第二光刻胶形成后，利用掩膜版对第二光刻胶进行曝光显影处理，具体地，可以将第二光刻胶设置为负胶，则掩膜版覆盖的区域在显影过程中可以被去除掉，而未被掩膜版覆盖而可以透光的区域在第一次曝光过程中发生了负性光敏反应，保留在第一光刻胶上。且第一光刻胶和第二光刻胶的极性不同，因此，在第二光刻胶曝光显影后，在第一光刻胶上形成图案化的第二光刻胶，图案化的第二光刻胶作为第一光刻胶的掩膜。
步骤S52(未图示)：对第一光刻胶进行显影，去除部分第一光刻胶，以形成光刻胶层，在形成光刻胶层后，去除第二光刻胶。
作为示例，步骤S5中，在薄膜结构表面形成光刻胶层，图形化光刻胶层的步骤中，光刻胶层的形成过程还可以采用如下制备方法：
步骤S＇50(未图示)：在薄膜结构上仅形成第一光刻胶，且第一光刻胶可以为正胶，也可以为负胶。在第一光刻胶形成后，通过掩膜版对第一光刻胶进行曝光显影处理，以在薄膜结构上形成光刻胶层。采用此方法更加方便快捷且节省半导体产品的制备时间。
在步骤S6中，请参阅图9，通过图形化后光刻胶层13蚀刻薄膜结构12，得到图形化掩膜层14。
作为示例，蚀刻薄膜结构12的方法包括干法蚀刻工艺及湿法刻蚀工艺。在得到图形化掩膜层14后，去除剩余的光刻胶层13，可选地，去除光刻胶层13的方法包括干法刻蚀、湿法刻蚀及等离子体干法蚀刻的工艺方法等。具体地，去除光刻胶层13的方法可采用等离子体干法蚀刻方法，此种方法既不会对已形成的薄膜结构12和待刻蚀层11造成损伤，又可以完全去除剩余的光刻胶层13，能够准确且高效的去除光刻胶层13。可选地，采用的干法刻蚀工艺的参数包括：气体包括碳氟气体、HBr和Cl2中的一种或多种、以及载气，碳氟气体包括CF4、CHF3、CH2F2或CH3F，载气均为惰性气体；采用的湿法刻蚀工艺的刻蚀液可以为氢氟酸和双氧水的混合溶液。
在步骤S7中，请参阅图10，通过图形化掩膜层14刻蚀待蚀刻层11，得到目标刻蚀结构。
作为示例，图形化掩膜层14刻蚀待刻蚀层11中的第二介质层112，然后得到目标刻蚀层113，衬底10、第一介质层111及目标刻蚀层113共同构成了目标刻蚀结构，在得到目标刻蚀结构后，去除图形化掩膜层14，具体地，去除图形化掩膜层14的方法包括干法刻蚀、湿法刻蚀及等离子体干法蚀刻的工艺方法等。
作为示例，待蚀刻层11包括层叠的第一介质层111及第二介质层112；第一介质层111与衬底10相邻。第一介质层111形成于衬底10之上并覆盖衬底10的表面，第二介质层112形成于第一介质层111之上并覆盖第一介质层111的表面。
作为示例，通过图形化掩膜层刻蚀待蚀刻层，得到目标刻蚀结构，包括：
以第一介质层为刻蚀停止层，通过图形化掩膜层刻蚀待蚀刻层，得到目标刻蚀结构。
请继续参阅图10，以第一介质层111为刻蚀停止层，通过图形化掩膜层14刻蚀待蚀刻层11，得到目标刻蚀层113，衬底10、第一介质层111及目标刻蚀层113共同构成了目标刻蚀结构。可选地，第一介质层111的制备材料包括氮化硅、氧化硅、氮氧化硅及多晶硅中的任一种或多种；第二介质层112的制备材料包括氮化硅、氧化硅、氮氧化硅及多晶硅中的任一种或多种。
应该理解的是，除非本文中有明确的说明，所述的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，所述的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
作为示例，本公开的再一方面提供了一种半导体结构，包括：采用本公开任一实施例所述的图案转移方法制备而成。
请注意，上述实施例仅出于说明性目的而不意味对本公开的限制。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种薄膜结构的制备方法，其特征在于，包括：
提供基底；
在预设气体的氛围下于所述基底上形成第一预设厚度的类金刚石碳膜层；
采用热扩散方法经由所述类金刚石碳膜层的顶面向其内掺杂硼族元素，以得到第二预设厚度的掺杂层，所述第二预设厚度小于所述第一预设厚度。
2.根据权利要求1所述的薄膜结构的制备方法，其特征在于，所述预设气体包括烃前驱物与氟前驱物；所述在预设气体的氛围下于所述基底上形成第一预设厚度的类金刚石碳膜层，包括：
控制所述氟前驱物与所述烃前驱物的流量比大于1。
3.根据权利要求1所述的薄膜结构的制备方法，其特征在于，所述预设气体包括烃前驱物与氟前驱物；所述在预设气体的氛围下于所述基底上形成第一预设厚度的类金刚石碳膜层，包括：
控制所述掺杂硼族元素的掺杂含量为5％-10％。
4.根据权利要求3所述的薄膜结构的制备方法，其特征在于，控制所述掺杂硼族元素的扩散深度为3nm-7nm。
5.根据权利要求1-4任一项所述的薄膜结构的制备方法，其特征在于，所述硼族元素包括硼、铝、镓、铟、铊及鉨中至少一种。
6.根据权利要求1-4任一项所述的薄膜结构的制备方法，其特征在于，所述采用热扩散方法经由所述类金刚石碳膜层的顶面向其内掺杂硼族元素之后，包括：
采用真空退火工艺处理所述掺杂层。
7.根据权利要求6所述的薄膜结构的制备方法，其特征在于，控制真空退火工艺的退火温度为350℃-450℃。
8.根据权利要求7所述的薄膜结构的制备方法，其特征在于，控制真空退火工艺的退火时间25min-35min。
9.根据权利要求1-4任一项所述的薄膜结构的制备方法，其特征在于，采用等离子体增强化学气相沉积法于所述基底上形成第一预设厚度的类金刚石碳膜层。
10.一种薄膜结构，其特征在于，包括：采用权利要求1-8任一项所述的方法制备而成。
11.一种图案转移方法，其特征在于，包括：
在衬底表面依次形成待蚀刻层和薄膜结构，所述薄膜结构采用权利要求1-8任一项所述的方法制备而成；
形成光刻胶层，图形化所述光刻胶层；
通过图形化后光刻胶层蚀刻所述薄膜结构，得到图形化掩膜层；
通过所述图形化掩膜层刻蚀所述待蚀刻层，得到目标刻蚀结构。
12.根据权利要求11所述的图案转移方法，其特征在于，所述待蚀刻层包括层叠的第一介质层及第二介质层；
所述第一介质层与所述衬底相邻。
13.根据权利要求12所述的图案转移方法，其特征在于，通过所述图形化掩膜层刻蚀所述待蚀刻层，得到目标刻蚀结构，包括：
以所述第一介质层为刻蚀停止层，通过所述图形化掩膜层刻蚀所述待蚀刻层，得到目标刻蚀结构。
14.根据权利要求12或13所述的图案转移方法，其特征在于，所述第一介质层的制备材料包括氮化硅、氧化硅、氮氧化硅及多晶硅中的任一种或多种；
所述第二介质层的制备材料包括氮化硅、氧化硅、氮氧化硅及多晶硅中的任一种或多种。
15.一种半导体结构，其特征在于，包括：
采用权利要求11-14任一项所述的图案转移方法制备而成。
CN202210801536.8A 2022-07-08 2022-07-08 薄膜结构及其制备方法、图案转移方法及半导体结构 Pending CN117410171A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210801536.8A CN117410171A (zh) 2022-07-08 2022-07-08 薄膜结构及其制备方法、图案转移方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210801536.8A CN117410171A (zh) 2022-07-08 2022-07-08 薄膜结构及其制备方法、图案转移方法及半导体结构

Publications (1)

Publication Number Publication Date
CN117410171A true CN117410171A (zh) 2024-01-16

Family

ID=89494973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210801536.8A Pending CN117410171A (zh) 2022-07-08 2022-07-08 薄膜结构及其制备方法、图案转移方法及半导体结构

Country Status (1)

Country Link
CN (1) CN117410171A (zh)

Similar Documents

Publication Publication Date Title
US8273258B2 (en) Fine pattern forming method
KR100827435B1 (ko) 반도체 소자에서 무산소 애싱 공정을 적용한 게이트 형성방법
KR20180097763A (ko) 측방향 하드마스크 리세스 감소를 위한 하이브리드 탄소 하드마스크
US20220367186A1 (en) Patterning scheme to improve euv resist and hard mask selectivity
CN112956000B (zh) 经硼掺杂的非晶形碳硬掩模及方法
TW200428658A (en) Method for fabricating a gate structure of a field effect transistor
KR20090027429A (ko) 반도체 소자의 미세패턴 형성방법
KR102460794B1 (ko) 극자외선 (euv) 에칭 내성을 강화시키기 위한 보호 캡의 선택적 원자 층 증착 (ald)
US10157752B2 (en) Systems and methods for in SITU maintenance of a thin hardmask during an etch process
CN117410171A (zh) 薄膜结构及其制备方法、图案转移方法及半导体结构
US11557479B2 (en) Methods for EUV inverse patterning in processing of microelectronic workpieces
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
JPS61185928A (ja) パタ−ン形成法
US20210125830A1 (en) Method of forming an ashable hard mask and patterning method
US6913958B1 (en) Method for patterning a feature using a trimmed hardmask
TW202121527A (zh) 以多色選擇性非等向性蝕刻相鄰線的方法
KR100256237B1 (ko) 콘택홀 형성방법
US11830744B1 (en) Method of preparing active areas
TWI793641B (zh) 使用傾斜蝕刻製程之半導體元件的製備方法
WO2020170865A1 (ja) 半導体装置の製造方法
KR102599015B1 (ko) 기판 처리 방법
US20230395391A1 (en) Ruthenium carbide for dram capacitor mold patterning
KR100800165B1 (ko) 반도체 소자의 제조방법
KR20080085280A (ko) 반도체 소자의 패턴 형성 방법
JP2024055016A (ja) パターン基板の製造方法、パターン基板、およびパターン基板中間体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination