KR100312985B1 - 반도체소자제조방법 - Google Patents

반도체소자제조방법 Download PDF

Info

Publication number
KR100312985B1
KR100312985B1 KR1019980061058A KR19980061058A KR100312985B1 KR 100312985 B1 KR100312985 B1 KR 100312985B1 KR 1019980061058 A KR1019980061058 A KR 1019980061058A KR 19980061058 A KR19980061058 A KR 19980061058A KR 100312985 B1 KR100312985 B1 KR 100312985B1
Authority
KR
South Korea
Prior art keywords
plasma treatment
hard mask
semiconductor device
film
device manufacturing
Prior art date
Application number
KR1019980061058A
Other languages
English (en)
Other versions
KR20000044559A (ko
Inventor
오수진
구자춘
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980061058A priority Critical patent/KR100312985B1/ko
Publication of KR20000044559A publication Critical patent/KR20000044559A/ko
Application granted granted Critical
Publication of KR100312985B1 publication Critical patent/KR100312985B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 기술에 관한 것으로, 반도체 소자 제조시 패턴(pattern) 형성 공정에 관한 것이며, 포토레지스트의 스컴 발생을 억제할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다. 포토레지스트의 스컴은 노광 공정 후 발생하는 강산이온(H+)과 하드 마스크 내부에 존재하는 물질(NH3등의 아민(amine)계 물질) 간의 반응에 의해 발생한다. 따라서 본 발명은 하드 마스크 표면에서 강산이온과의 반응이 일어나지 않도록 표면 처리를 실시하여 스컴의 발생을 근본적으로 억제할 수 있다. 본 발명에서는 하드 마스크의 표면 처리 방법으로 N2O 또는 O2플라즈마 처리 및 H2플라즈마 처리를 실시한다.

Description

반도체 소자 제조방법{method for fabricating semiconductor device}
본 발명은 반도체 기술에 관한 것으로, 반도체 소자 제조시 패턴(pattern) 형성 공정에 관한 것이다.
일반적으로, 반도체 소자 제조시 패턴 형성을 위해서 포토레지스트를 사용한리소그래피 공정을 이용하고 있다. 그런데, 실리사이드, 금속과 같은 물질을 반도체 소자의 워드 라인(word line), 비트 라인(bit line) 물질로 사용하게 되면서, 포토레지스트의 선택비를 확보하는 것이 어렵게 되었으며, 이에 따라 질화막, 산화질화막 등의 물질로 하드 마스크(hard mask)를 형성하여 이를 식각 마스크로 사용하는 기술이 보편화되어 있다.
이와 같이 하드 마스크를 사용한 반도체 소자의 패턴 형성 공정시 노광공정에서 포토레지스트는 노광 에너지에 의해 강산이온(H+)을 발생시키게 되고, 이 이온에 의해 현상 공정시 용해 작용을 촉진하게 된다.
그러나, 강산이온과 하부 막에 잔존하는 물질(NH3등의 아민(amine)계 물질) 간의 반응에 의해 포토레지스트 용해 후 하드 마스크와 포토레지스트의 계면에 스컴(scum)이 잔존하게 되어 패턴 형성을 열악하게 만드는 문제점이 있었다.
이렇게 잔존하는 스컴을 제거하게 위해 하드 마스크 식각 이전에 세정 공정을 반복해야 하며, 이에 따른 시간적·물질적 손실이 증가될 수밖에 없다. 또한, 이와 같이 반복되는 세정 공정에 의해 하드 마스크의 표면이 열악하게 되어 미세 패턴 형성시 하드 마스크로써의 역할이 약화되는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 포토레지스트의 스컴 발생을 억제할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 리소그래피 공정도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 텅스텐막
2 : 반사방지막
3 : 실리콘질화막
4, 4a : 산화층
5 : 포토레지스트 패턴
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 소정의 식각 대상층 상부에 아민계 화합물을 포함하는 하드 마스크용 물질막을 형성하는 제1 단계; 산소 플라즈마 처리를 실시하여 상기 하드 마스크용 물질막의 표면을 산화시키는 제2 단계; 및 산화된 상기 하드 마스크용 물질막 표면에 대해 수소 플라즈마 처리하는 제3 단계를 포함하여 이루어진 반도체 소자 제조방법이 제공된다.
또한, 본 발명의 다른 측면에 따르면, 소정의 식각 대상층 상부에 아민계 화합물을 포함하는 하드 마스크용 물질막을 형성하는 제1 단계와, 상기 하드 마스크용 물질막의 표면에 대해 H2/O2플라즈마 처리를 수행하는 제2 단계를 포함하여 이루어진 반도체 소자 제조방법이 제공된다.
또한, 본 발명의 또 다른 측면에 따르면, 소정의 식각 대상층 상부에 아민계 화합물을 포함하는 하드 마스크용 물질막을 형성하는 제1 단계와, 상기 하드 마스크용 물질막의 표면에 대해 H2/N2O 플라즈마 처리를 수행하는 제2 단계를 포함하여 이루어진 반도체 소자 제조방법이 제공된다.
포토레지스트의 스컴은 노광 공정 후 발생하는 강산이온(H+)과 하드 마스크 내부에 존재하는 물질(NH3등의 아민(amine)계 물질) 간의 반응에 의해 발생한다. 따라서 본 발명은 하드 마스크 표면에서 강산이온과의 반응이 일어나지 않도록 표면 처리를 실시하여 스컴의 발생을 근본적으로 억제할 수 있다. 본 발명에서는 하드 마스크의 표면 처리 방법으로 N2O 또는 O2플라즈마 처리 및 H2플라즈마 처리를 실시한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 리소그래피 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.
본 실시예에 따른 공정은 우선, 도 1a에 도시된 바와 같이 패터닝하고자 하는 텅스텐막(1) 상에 반사방지막(2)을 형성하고, 그 상부에 하드 마스크로 플라즈마 화학기상증착(PE-CVD)법을 이용한 실리콘질화막(또는 실리콘산화질화막)(3)을 증착한다.
다음으로, 도 1b에 도시된 바와 같이 실리콘질화막(3)을 N2O 플라즈마 처리한다. 이때, N2가스를 분위기 가스로 사용할 수 있으며, 실리콘질화막(3) 증착시 사용된 플라즈마 화학기상증착 챔버에서 인-시츄(in-situ)로 진행할 수 있다. 플라즈마 처리는 5.5Torr 이하의 압력, 400∼480℃의 온도, 100W 이상의 고주파(RF) 전원, 1000sccm 이상의 N2O 가스 유량비, 1000sccm 이상의 N2가스 유량비 조건을 사용하여 20∼50초 동안 진행한다. 이와 같이 플라즈마 처리를 실시하게 되면, 실리콘질화막(3)의 표면에서 수십 Å의 두께의 산화층(4)이 생성된다. 이 산화층(4)은 포토레지스트의 노광과정에서 생기는 강산이온과 실리콘질화막(3) 내의 아민계 물질과의 반응을 막는 베리어(barrier) 역할을 할 수 있다
실험 결과, 이러한 N2O/N2플라즈마 처리에 의한 산화층(4)의 생성만으로도 스컴이 현저히 줄어들기는 하였으나, 완전히 제거되지는 않고 미세하나마 존재하는 것으로 밝혀졌다.
따라서, 도 1c에 도시된 바와 같이 H2플라즈마 처리를 실시한다. 이때, 5.5Torr 이하의 압력, 400∼480℃의 온도, 100W 이상의 고주파(RF) 전원, 1000sccm 이상의 H2가스 유량비, 1000sccm 이상의 N2가스(분위기 가스로 사용할 수도, 사용하지 않을 수도 있음) 유량비 조건을 사용하여 20∼50초 동안 진행한다. 이와 같이 플라즈마 처리를 실시하게 되면, 이러면 산화층(4)의 표면에서 일정 깊이에 존재하는 아민계 물질과의 반응이 진행되어 수십 Å 두께의 아민계 이온이 완전히 제거된 산화층(4a)을 얻을 수 있다.
다음으로, 도 1d에 도시된 바와 같이 아민계 이온이 완전히 제거된 산화층(4a) 상에 포토레지스트를 도포하고, 노광 및 현상 공정을 진행하게 되면 포토레지스트와 산화층(4a)의 계면에서 반응이 진행되지 않으므로 스컴이 없는 깨끗한 포토레지스트 패턴(5)을 형성할 수 있다.
이후, 포토레지스트 패턴(5)을 식각 마스크로 사용하여 실리콘질화막(3)까지 식각하여 하드 마스크를 형성하고, 이를 사용하여 텅스텐막(1)을 패터닝한다.
아래의 표 1은 질화막의 N2O 플라즈마 처리, O2플라즈마 처리, O2플라즈마처리 + N2O 플라즈마 처리시 생성되는 산화층의 두께를 스펙트로스코피 엘립소메터(spectroscopy ellipsometer)로 측정한 결과를 나타낸 것이다.
플라즈마 초기상태 #1 N2O 초기상태 #2 O2 O2/N2O
처리 시간 (초) 0 20 0 200 200/20
질화막 두께 (Å) 1604 1567 1610 1585 1566
산화막 두께 (Å) 0 40.7 0 39.9 41.3
상기 표 1은 일정 시간 이상에서는 플라즈마의 종류에 관계없이 산화 정도가 일정하게 유지된다는 것을 보여주고 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 전술한 실시예에서는 산화층(4) 형성을 위하여 N2O 플라즈마 처리를 실시하는 경우를 일례로 들어 설명하였으나, 본 발명은 이를 대신하여 O2플라즈마 처리를 실시하는 경우에도 적용할 수 있다.
또한, 전술한 실시예에서는 산화를 위한 플라즈마 처리 후 H2플라즈마 처리를 실시하는 경우를 일례로 들어 설명하였으나, 본 발명은 N2O/H2플라즈마 처리 또는 O2/H2플라즈마 처리와 같이 이를 동시에 진행하는 경우에도 적용할 수 있다.
본 발명은 포토레지스트의 스컴 발생을 억제하여 리소그래피 공정을 안정화할 수 있는 효과가 있으며, 이로 인하여 반도체 소자의 신뢰도를 향상시키는 효과를 기대할 수 있다.

Claims (16)

  1. 소정의 식각 대상층 상부에 아민계 화합물을 포함하는 하드 마스크용 물질막을 형성하는 제1 단계;
    산소 플라즈마 처리를 실시하여 상기 하드 마스크용 물질막의 표면을 산화시키는 제2 단계; 및
    산화된 상기 하드 마스크용 물질막 표면에 대해 수소 플라즈마 처리하는 제3 단계
    를 포함하여 이루어진 반도체 소자 제조방법.
  2. 제1항에 있어서,
    상기 제2 단계에서,
    상기 산소 플라즈마 처리는 N2O 가스를 플라즈마 소오스로 사용하는 것을 특징으로 하는 반도체 소자 제조방법.
  3. 제1항에 있어서,
    상기 제2 단계에서,
    상기 산소 플라즈마 처리는 O2가스를 플라즈마 소오스로 사용하는 것을 특징으로 하는 반도체 소자 제조방법.
  4. 제2항 또는 제3항에 있어서,
    상기 제2 단계에서,
    상기 산소 플라즈마 처리는 N2분위기에서 수행하는 것을 특징으로 하는 반도체 소자 제조방법.
  5. 제1항에 있어서,
    상기 제3 단계에서,
    상기 수소 플라즈마 처리는 N2분위기에서 수행하는 것을 특징으로 하는 반도체 소자 제조방법.
  6. 제4항에 있어서,
    상기 제2 단계에서,
    상기 산소 플라즈마 처리는 1000sccm 이상의 플라즈마 소오스 가스 유량비와1000sccm 이상의 N2가스 유량비를 사용하여 수행하는 것을 특징으로 하는 반도체 소자 제조방법.
  7. 제5항에 있어서,
    상기 제3 단계에서,
    상기 수소 플라즈마 처리는 1000sccm 이상의 H2가스 유량비와 1000sccm 이상의 N2가스 유량비를 사용하여 수행하는 것을 특징으로 하는 반도체 소자 제조방법.
  8. 제4항에 있어서,
    상기 제2 단계에서,
    상기 플라즈마 처리는 5.5Torr 이하의 압력, 400∼480℃의 온도, 100W 이상의 고주파(RF) 전원 조건을 사용하여 20∼50초 동안 수행하는 것을 특징으로 하는 반도체 소자 제조방법.
  9. 제5항에 있어서,
    상기 제3 단계에서,
    상기 수소 플라즈마 처리는 5.5Torr 이하의 압력, 400∼480℃의 온도, 100W 이상의 고주파(RF) 전원 조건을 사용하여 20∼50초 동안 수행하는 것을 특징으로 하는 반도체 소자 제조방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 하드 마스크용 물질막은 실리콘질화막 또는 실리콘산화질화막인 것을 특징으로 하는 반도체 소자 제조방법.
  11. 소정의 식각 대상층 상부에 아민계 화합물을 포함하는 하드 마스크용 물질막을 형성하는 제1 단계와,
    상기 하드 마스크용 물질막의 표면에 대해 H2/O2플라즈마 처리를 수행하는 제2 단계
    를 포함하여 이루어진 반도체 소자 제조방법.
  12. 제 11 항에 있어서,
    상기 하드 마스크용 물질막은 실리콘질화막 또는 실리콘산화질화막인 것을 특징으로 하는 반도체 소자 제조방법.
  13. 제11항 또는 제12항에 있어서,
    상기 H2/O2플라즈마 처리는 N2분위기에서 수행하는 것을 특징으로 하는 반도체 소자 제조방법.
  14. 소정의 식각 대상층 상부에 아민계 화합물을 포함하는 하드 마스크용 물질막을 형성하는 제1 단계와,
    상기 하드 마스크용 물질막의 표면에 대해 H2/N2O 플라즈마 처리를 수행하는 제2 단계
    를 포함하여 이루어진 반도체 소자 제조방법.
  15. 제14항에 있어서,
    상기 하드 마스크용 물질막은 실리콘질화막 또는 실리콘산화질화막인 것을 특징으로 하는 반도체 소자 제조방법.
  16. 제14항 또는 제15항에 있어서,
    상기 H2/O2플라즈마 처리는 N2분위기에서 수행하는 것을 특징으로 하는 반도체 소자 제조방법.
KR1019980061058A 1998-12-30 1998-12-30 반도체소자제조방법 KR100312985B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061058A KR100312985B1 (ko) 1998-12-30 1998-12-30 반도체소자제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061058A KR100312985B1 (ko) 1998-12-30 1998-12-30 반도체소자제조방법

Publications (2)

Publication Number Publication Date
KR20000044559A KR20000044559A (ko) 2000-07-15
KR100312985B1 true KR100312985B1 (ko) 2002-01-17

Family

ID=19567814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061058A KR100312985B1 (ko) 1998-12-30 1998-12-30 반도체소자제조방법

Country Status (1)

Country Link
KR (1) KR100312985B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391992B1 (ko) * 2000-12-08 2003-07-22 삼성전자주식회사 저유전율 층간절연막을 가지는 반도체 장치 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267835A (ja) * 1993-03-12 1994-09-22 Seiko Instr Inc 薄膜のパターニング方法
JPH08191068A (ja) * 1995-01-10 1996-07-23 Mitsubishi Electric Corp 半導体装置の製造方法
JPH1041222A (ja) * 1996-07-23 1998-02-13 Japan Energy Corp 半導体装置の製造方法
JPH10242028A (ja) * 1997-02-27 1998-09-11 Sony Corp 層間絶縁膜とレジスト材料層との密着性改善方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267835A (ja) * 1993-03-12 1994-09-22 Seiko Instr Inc 薄膜のパターニング方法
JPH08191068A (ja) * 1995-01-10 1996-07-23 Mitsubishi Electric Corp 半導体装置の製造方法
JPH1041222A (ja) * 1996-07-23 1998-02-13 Japan Energy Corp 半導体装置の製造方法
JPH10242028A (ja) * 1997-02-27 1998-09-11 Sony Corp 層間絶縁膜とレジスト材料層との密着性改善方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391992B1 (ko) * 2000-12-08 2003-07-22 삼성전자주식회사 저유전율 층간절연막을 가지는 반도체 장치 형성 방법

Also Published As

Publication number Publication date
KR20000044559A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100995725B1 (ko) 반도체 장치 제조 방법
US8283258B2 (en) Selective wet etching of hafnium aluminum oxide films
US5254213A (en) Method of forming contact windows
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
JPH07142446A (ja) シリコン系材料層の加工方法
JPH06177092A (ja) 半導体装置の製造方法
JP3318801B2 (ja) ドライエッチング方法
KR20030062200A (ko) 레지스트 패턴 형성방법
KR100312985B1 (ko) 반도체소자제조방법
JP3259529B2 (ja) 選択エッチング方法
JP2008103431A (ja) 半導体装置の製造方法および半導体装置の製造装置
US7055532B2 (en) Method to remove fluorine residue from bond pads
JP2006093242A (ja) 半導体装置の製造方法
KR100190498B1 (ko) 다결정실리콘막의 에칭방법
JPH0794469A (ja) ドライエッチング方法
JP3081200B2 (ja) 電子デバイスの製造方法
JPH0697123A (ja) ドライエッチング方法
JPWO2005013374A1 (ja) 半導体装置および半導体装置の製造方法
JPH07106308A (ja) ドライエッチング方法
JP3079656B2 (ja) ドライエッチング方法
KR100801727B1 (ko) 반도체 소자의 컨택 형성 방법
KR100253315B1 (ko) 반도체소자의 배선형성을 위한 식각방법
JP3802900B2 (ja) レジストパターン形成方法および半導体装置の製造方法
JP3271085B2 (ja) エッチング方法
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee