JPH10242028A - 層間絶縁膜とレジスト材料層との密着性改善方法 - Google Patents
層間絶縁膜とレジスト材料層との密着性改善方法Info
- Publication number
- JPH10242028A JPH10242028A JP4352097A JP4352097A JPH10242028A JP H10242028 A JPH10242028 A JP H10242028A JP 4352097 A JP4352097 A JP 4352097A JP 4352097 A JP4352097 A JP 4352097A JP H10242028 A JPH10242028 A JP H10242028A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- material layer
- resist material
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 半導体装置などの層間絶縁膜とその上に形成
されるレジスト材料層との間の密着性を改善する。 【解決手段】 層間絶縁膜２とその上に形成されるレジ
スト材料層３との間の密着性改善方法であって、レジス
ト材料層３を形成する前に、予め層間絶縁膜２の表面を
プラズマ処理又はイオン注入処理しておく。
されるレジスト材料層との間の密着性を改善する。 【解決手段】 層間絶縁膜２とその上に形成されるレジ
スト材料層３との間の密着性改善方法であって、レジス
ト材料層３を形成する前に、予め層間絶縁膜２の表面を
プラズマ処理又はイオン注入処理しておく。
Description
【０００１】
【発明の属する技術分野】本発明は、層間絶縁膜とその
上に形成されるレジスト材料層との間の密着性改善方
法、及び層間絶縁膜上にレジスト材料層を形成する工程
を含む半導体装置の製造方法に関する。
上に形成されるレジスト材料層との間の密着性改善方
法、及び層間絶縁膜上にレジスト材料層を形成する工程
を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置の高集積化に伴
い、その内部配線の微細化、多層化が急速に進行してい
る。このため、配線形成時の平坦化技術や微細な配線の
加工技術を高度化することや、配線の信頼性を高いレベ
ルで確保すること等が強く要望されている。また、内部
配線を微細化し多層化することにより半導体装置の製造
コストが増大することも問題となっている。
い、その内部配線の微細化、多層化が急速に進行してい
る。このため、配線形成時の平坦化技術や微細な配線の
加工技術を高度化することや、配線の信頼性を高いレベ
ルで確保すること等が強く要望されている。また、内部
配線を微細化し多層化することにより半導体装置の製造
コストが増大することも問題となっている。
【０００３】近年、このような強い要望や問題を解決す
る手法として、多層配線を形成する際に、層間絶縁膜を
配線間に配線加工後に埋め込んで平坦化するのではな
く、層間絶縁膜に配線溝を形成し、その溝に配線材料を
埋め込み、その後でＣＭＰ(chemical mechanical polis
hing) 処理により不要部分を研磨除去して平坦化しつつ
配線を形成する手法（ダマシン(damascene）法）が注目
されている。さらに、このダマシン法の改良方法として
接続孔（via hole) と配線とを同時に形成する手法（デ
ュアルダマシン(dual damascene)法）も注目されてい
る。特に、これらの手法は、次世代配線材料として期待
されているＣｕ配線の分野では、通常のＲＩＥ法では配
線加工が困難ということもあり、非常に注目されてい
る。
る手法として、多層配線を形成する際に、層間絶縁膜を
配線間に配線加工後に埋め込んで平坦化するのではな
く、層間絶縁膜に配線溝を形成し、その溝に配線材料を
埋め込み、その後でＣＭＰ(chemical mechanical polis
hing) 処理により不要部分を研磨除去して平坦化しつつ
配線を形成する手法（ダマシン(damascene）法）が注目
されている。さらに、このダマシン法の改良方法として
接続孔（via hole) と配線とを同時に形成する手法（デ
ュアルダマシン(dual damascene)法）も注目されてい
る。特に、これらの手法は、次世代配線材料として期待
されているＣｕ配線の分野では、通常のＲＩＥ法では配
線加工が困難ということもあり、非常に注目されてい
る。
【０００４】ところで、ダマシン法やデュアルダマシン
法においては、半導体装置等の層間絶縁膜に微細な溝パ
ターンを形成することが重要となっているが、その形成
の際には層間絶縁膜上にポジ型有機レジスト層を形成
し、その有機レジスト層を溝パターンに対応して高密度
且つ微細にフォトリソグラフィー法によりパターニング
することが行われている。
法においては、半導体装置等の層間絶縁膜に微細な溝パ
ターンを形成することが重要となっているが、その形成
の際には層間絶縁膜上にポジ型有機レジスト層を形成
し、その有機レジスト層を溝パターンに対応して高密度
且つ微細にフォトリソグラフィー法によりパターニング
することが行われている。
【０００５】
【発明が解決しようとする課題】ところで、層間絶縁膜
上に形成されるレジスト材料層のパターン幅が比較的大
きく（例えば、０．７μｍ程度）、レジスト材料層と層
間絶縁膜との接触面積をある程度確保できる場合には、
それらの間の密着性が問題となることが少なかった。
上に形成されるレジスト材料層のパターン幅が比較的大
きく（例えば、０．７μｍ程度）、レジスト材料層と層
間絶縁膜との接触面積をある程度確保できる場合には、
それらの間の密着性が問題となることが少なかった。
【０００６】しかしながら、近年のダマシン法やデュア
ルダマシン法においては、レジスト材料層のパターン幅
を非常に狭く（例えば、０．３μｍ程度）することがで
きるので、レジスト材料層と層間絶縁膜との接触面積を
十分に確保できず、しかもアスペクト比が２程度にまで
増大するので、レジスト材料層がフォトリソグラフィー
加工時に層間絶縁膜から剥がれ落ちたり、ずれたり、あ
るいは倒れたりするという問題があった。この問題は、
ダマシン法などにおける溝パターンを形成する場合だけ
でなく、一般に半導体装置の微細な配線や接続孔等を形
成する場合にも生じていた。従って、レジスト材料層と
層間絶縁膜との間の密着性を改善することが強く求めら
れていた。
ルダマシン法においては、レジスト材料層のパターン幅
を非常に狭く（例えば、０．３μｍ程度）することがで
きるので、レジスト材料層と層間絶縁膜との接触面積を
十分に確保できず、しかもアスペクト比が２程度にまで
増大するので、レジスト材料層がフォトリソグラフィー
加工時に層間絶縁膜から剥がれ落ちたり、ずれたり、あ
るいは倒れたりするという問題があった。この問題は、
ダマシン法などにおける溝パターンを形成する場合だけ
でなく、一般に半導体装置の微細な配線や接続孔等を形
成する場合にも生じていた。従って、レジスト材料層と
層間絶縁膜との間の密着性を改善することが強く求めら
れていた。
【０００７】本発明は、以上の従来の技術の問題を解決
しようとするものであり、層間絶縁膜とその上に形成さ
れるレジスト材料層との間の密着性を改善することを目
的とする。
しようとするものであり、層間絶縁膜とその上に形成さ
れるレジスト材料層との間の密着性を改善することを目
的とする。
【０００８】
【課題を解決するための手段】本発明者は、レジスト材
料層を形成する前に、予め層間絶縁膜の表面をプラズマ
処理又はイオン注入処理することにより、上述の目的を
達成できることを見出し、本発明を完成させるに至っ
た。
料層を形成する前に、予め層間絶縁膜の表面をプラズマ
処理又はイオン注入処理することにより、上述の目的を
達成できることを見出し、本発明を完成させるに至っ
た。
【０００９】即ち、本発明は、層間絶縁膜とその上に形
成されるレジスト材料層との間の密着性改善方法であっ
て、レジスト材料層を形成する前に、予め層間絶縁膜の
表面をプラズマ処理又はイオン注入処理しておくことを
特徴とする密着性改善方法を提供する。
成されるレジスト材料層との間の密着性改善方法であっ
て、レジスト材料層を形成する前に、予め層間絶縁膜の
表面をプラズマ処理又はイオン注入処理しておくことを
特徴とする密着性改善方法を提供する。
【００１０】また、本発明は、この密着改善方法を利用
する半導体装置の製造方法、即ち、層間絶縁膜上にレジ
スト材料層を形成する工程を含む半導体装置の製造方法
において、レジスト材料層を形成する前に、予め層間絶
縁膜の表面をプラズマ処理又はイオン注入処理しておく
ことを特徴とする製造方法を提供する。
する半導体装置の製造方法、即ち、層間絶縁膜上にレジ
スト材料層を形成する工程を含む半導体装置の製造方法
において、レジスト材料層を形成する前に、予め層間絶
縁膜の表面をプラズマ処理又はイオン注入処理しておく
ことを特徴とする製造方法を提供する。
【００１１】
【発明の実施の形態】以下、本発明を詳細に説明する。
【００１２】本発明の密着性改善方法においては、層間
絶縁膜上にレジスト材料層を形成する前に、レジスト材
料層が形成される層間絶縁膜の表面を予めプラズマ処理
又はイオン注入処理する。このような処理により層間絶
縁膜の表面は改質され、レジスト材料層に対して良好な
密着性を示すようになる。よって、層間絶縁膜とその上
に形成されるレジスト材料層との間の密着性を大きく改
善することができ、例えばフォトリソグラフィー加工時
等に層間絶縁膜からレジスト材料層が剥がれ落ちたり、
ずれたり、倒れたりすることを防止することができる。
絶縁膜上にレジスト材料層を形成する前に、レジスト材
料層が形成される層間絶縁膜の表面を予めプラズマ処理
又はイオン注入処理する。このような処理により層間絶
縁膜の表面は改質され、レジスト材料層に対して良好な
密着性を示すようになる。よって、層間絶縁膜とその上
に形成されるレジスト材料層との間の密着性を大きく改
善することができ、例えばフォトリソグラフィー加工時
等に層間絶縁膜からレジスト材料層が剥がれ落ちたり、
ずれたり、倒れたりすることを防止することができる。
【００１３】本発明の密着性改善方法において利用する
プラズマ処理の処理条件（例えば、圧力、導入ガス種、
ガス流量、温度、印加高周波の周波数、印加出力等）
は、処理すべき層間絶縁膜の材料やレジスト材料の種類、
必要とする密着性の程度などにより適宜決定することが
できるが、不活性ガスを用いるスパッタエッチング処理
条件又はソフトエッチング処理条件を採用することが好
ましい。このソフトエッチング処理においては、スパッ
タエッチング処理に比べて、イオンの入射エネルギーが
低く設定されており、基板に与えるダメージが低減した
ものとなっている。この場合、エッチングレートの低下
を防止するために、プラズマ密度が高く設定されてい
る。
プラズマ処理の処理条件（例えば、圧力、導入ガス種、
ガス流量、温度、印加高周波の周波数、印加出力等）
は、処理すべき層間絶縁膜の材料やレジスト材料の種類、
必要とする密着性の程度などにより適宜決定することが
できるが、不活性ガスを用いるスパッタエッチング処理
条件又はソフトエッチング処理条件を採用することが好
ましい。このソフトエッチング処理においては、スパッ
タエッチング処理に比べて、イオンの入射エネルギーが
低く設定されており、基板に与えるダメージが低減した
ものとなっている。この場合、エッチングレートの低下
を防止するために、プラズマ密度が高く設定されてい
る。
【００１４】プラズマ処理においては、不活性ガスとし
て周期律表の０族のヘリウムガス、ネオンガス、アルゴ
ンガス、クリプトンガス、キセノンガス等や窒素ガスを
使用することができる。
て周期律表の０族のヘリウムガス、ネオンガス、アルゴ
ンガス、クリプトンガス、キセノンガス等や窒素ガスを
使用することができる。
【００１５】また、イオン注入処理の処理条件（例え
ば、圧力、注入イオン種、温度、イオン注入エネルギ
ー、イオンドーズ量等）についても、処理すべき層間絶
縁膜の材料やレジスト材料の種類、必要とする密着性の
程度などにより適宜決定することができる。この場合、
不活性ガス（イオン源）として周期律表の０族のヘリウ
ムガス、ネオンガス、アルゴンガス、クリプトンガス、
キセノンガス等や窒素ガスを使用することができる。特
に、既存プロセスとのコスト的な整合をとるためには、
アルゴンガス又は窒素ガスを使用することが好ましい。
ば、圧力、注入イオン種、温度、イオン注入エネルギ
ー、イオンドーズ量等）についても、処理すべき層間絶
縁膜の材料やレジスト材料の種類、必要とする密着性の
程度などにより適宜決定することができる。この場合、
不活性ガス（イオン源）として周期律表の０族のヘリウ
ムガス、ネオンガス、アルゴンガス、クリプトンガス、
キセノンガス等や窒素ガスを使用することができる。特
に、既存プロセスとのコスト的な整合をとるためには、
アルゴンガス又は窒素ガスを使用することが好ましい。
【００１６】層間絶縁膜の材料としては、一般に半導体
装置において層間絶縁膜として使用されている酸化シリ
コンを特に好ましく挙げることができる。また、層間絶
縁膜の形成方法としては、特に限定されず、熱酸化法や
ＣＶＤ法などを採用することができる。また、層間絶縁
膜はｐ−ＳｉＮ層等のエッチングストッパー層を挟んだ
多層構造をとってもよい。
装置において層間絶縁膜として使用されている酸化シリ
コンを特に好ましく挙げることができる。また、層間絶
縁膜の形成方法としては、特に限定されず、熱酸化法や
ＣＶＤ法などを採用することができる。また、層間絶縁
膜はｐ−ＳｉＮ層等のエッチングストッパー層を挟んだ
多層構造をとってもよい。
【００１７】レジスト材料層のレジスト材料としては、
一般に半導体装置の製造時にレジスト材料として使用さ
れているポジ型有機レジスト樹脂を特に好ましく挙げる
ことができる。また、レジスト材料層の形成方法として
は、特に限定されず、スピンコート法やスクリーンコー
ト法等を採用することができる。
一般に半導体装置の製造時にレジスト材料として使用さ
れているポジ型有機レジスト樹脂を特に好ましく挙げる
ことができる。また、レジスト材料層の形成方法として
は、特に限定されず、スピンコート法やスクリーンコー
ト法等を採用することができる。
【００１８】本発明の密着性改善方法は、種々の電子部
品素子、半導体モジュール、配線基板等の層間絶縁膜に
配線溝や接続孔等を形成する場合に、当該層間絶縁膜と
その上に形成されるレジスト材料層との密着性を改善す
るために好ましく適用することができる。特に、シリコ
ンウエハに形成された酸化シリコン層（層間絶縁膜）に
配線溝、接続孔、配線、あるいは種々の電子素子を作製
するために、層間絶縁膜上にレジスト材料層を形成する
工程を含む半導体装置の製造方法として好ましく適用す
ることができる。この製造方法によれば、内部配線を従
来に比べいっそう微細化、多層化することができ、その
結果、高集積化した半導体装置を低コストで製造するこ
とが可能となる。
品素子、半導体モジュール、配線基板等の層間絶縁膜に
配線溝や接続孔等を形成する場合に、当該層間絶縁膜と
その上に形成されるレジスト材料層との密着性を改善す
るために好ましく適用することができる。特に、シリコ
ンウエハに形成された酸化シリコン層（層間絶縁膜）に
配線溝、接続孔、配線、あるいは種々の電子素子を作製
するために、層間絶縁膜上にレジスト材料層を形成する
工程を含む半導体装置の製造方法として好ましく適用す
ることができる。この製造方法によれば、内部配線を従
来に比べいっそう微細化、多層化することができ、その
結果、高集積化した半導体装置を低コストで製造するこ
とが可能となる。
【００１９】
【実施例】以下、図面を参照しながら本発明を実施例に
基づいて具体的に説明する。
基づいて具体的に説明する。
【００２０】実施例１ 通常のＬＳＩプロセスにより、シリコン基板１上に素子
形成を行った後、層間絶縁膜２として、ｐ−ＳｉＮ層２
ｂ（エッチングストッパー層）を挟持したｐ−ＴＥＯＳ
層２ａ、２ｃを形成した（図１（ａ））。
形成を行った後、層間絶縁膜２として、ｐ−ＳｉＮ層２
ｂ（エッチングストッパー層）を挟持したｐ−ＴＥＯＳ
層２ａ、２ｃを形成した（図１（ａ））。
【００２１】次に、この層間絶縁膜２の表面に、アルゴ
ンガスを用いたスパッタエッチング条件（表１参照）下
でプラズマ処理を施した（図１（ｂ））。
ンガスを用いたスパッタエッチング条件（表１参照）下
でプラズマ処理を施した（図１（ｂ））。
【００２２】
【表１】
【００２３】次に、層間絶縁膜２上に、エキシマレーザ
ー用ポジ型レジスト（ＳＥＰＲ−３４０４Ｔ、信越化学
社製）を常法により０．６９４μｍ厚で成膜してレジス
ト材料層３を形成した（図１（ｃ））。
ー用ポジ型レジスト（ＳＥＰＲ−３４０４Ｔ、信越化学
社製）を常法により０．６９４μｍ厚で成膜してレジス
ト材料層３を形成した（図１（ｃ））。
【００２４】次に、層間絶縁膜２に溝配線（溝幅０．３
μｍ）を形成するために、常法によりレジスト材料層３
をパターニングした（図１（ｄ））。その結果、レジス
ト材料層３は剥がれなかった。また、ずれたり、倒れた
りすることもなかった。
μｍ）を形成するために、常法によりレジスト材料層３
をパターニングした（図１（ｄ））。その結果、レジス
ト材料層３は剥がれなかった。また、ずれたり、倒れた
りすることもなかった。
【００２５】次に、パターン化されたレジスト材料層３
をマスクとして、層間絶縁膜２をｐ−ＳｉＮ層２ｂが露
出するまでエッチングした（エッチング条件：ガス Ｃ
4Ｆ8／ＣＯ／Ａｒ＝１０／１０／２００ｓｃｃｍ；圧力
６Ｐａ；ＲＦパワー＝１６００ワット；基板温度＝２
０℃）（図１（ｅ））。このエッチング条件では、レジ
スト材料層３は、剥がれず、しかもずれたり倒れたりす
ることもなかった。
をマスクとして、層間絶縁膜２をｐ−ＳｉＮ層２ｂが露
出するまでエッチングした（エッチング条件：ガス Ｃ
4Ｆ8／ＣＯ／Ａｒ＝１０／１０／２００ｓｃｃｍ；圧力
６Ｐａ；ＲＦパワー＝１６００ワット；基板温度＝２
０℃）（図１（ｅ））。このエッチング条件では、レジ
スト材料層３は、剥がれず、しかもずれたり倒れたりす
ることもなかった。
【００２６】実施例２ 表１のアルゴンスパッタエッチング条件を、表２のＩＣ
Ｐ(Inductive CoupledPlasma)方式のソフトエッチング
条件に変更して層間絶縁膜の表面のプラズマ処理を行う
以外は、実施例１と同様にシリコン基板上に層間絶縁膜
とレジスト材料層とを形成し、更にレジスト材料層のパ
ターニングと層間絶縁膜のエッチングとを行った。その
結果、レジスト材料層のパターニング及び層間絶縁膜の
エッチングのいずれの工程においても、レジスト材料層
３の剥がれ、ずれ及び倒れは生じなかった。
Ｐ(Inductive CoupledPlasma)方式のソフトエッチング
条件に変更して層間絶縁膜の表面のプラズマ処理を行う
以外は、実施例１と同様にシリコン基板上に層間絶縁膜
とレジスト材料層とを形成し、更にレジスト材料層のパ
ターニングと層間絶縁膜のエッチングとを行った。その
結果、レジスト材料層のパターニング及び層間絶縁膜の
エッチングのいずれの工程においても、レジスト材料層
３の剥がれ、ずれ及び倒れは生じなかった。
【００２７】
【表２】
【００２８】比較例１ プラズマ処理を行わない以外は、実施例１と同様にシリ
コン基板上に層間絶縁膜とレジスト材料層とを形成し、
更にレジスト材料層のパターニングと層間絶縁膜のエッ
チングとを行った。その結果、レジスト材料層のパター
ニング及び層間絶縁膜のエッチングのいずれの工程にお
いても、レジスト材料層３の剥がれ、ずれもしくは倒れ
が観察された。
コン基板上に層間絶縁膜とレジスト材料層とを形成し、
更にレジスト材料層のパターニングと層間絶縁膜のエッ
チングとを行った。その結果、レジスト材料層のパター
ニング及び層間絶縁膜のエッチングのいずれの工程にお
いても、レジスト材料層３の剥がれ、ずれもしくは倒れ
が観察された。
【００２９】実施例３ アルゴンガスを窒素ガスに代えて層間絶縁膜の表面のプ
ラズマ処理（スパッタエッチング条件）を行う以外は、
実施例１と同様にシリコン基板上に層間絶縁膜とレジス
ト材料層とを形成し、更にレジスト材料層のパターニン
グと層間絶縁膜のエッチングとを行った。その結果、レ
ジスト材料層のパターニングの際及び層間絶縁膜のエッ
チングの際のいずれの工程においても、レジスト材料層
３の剥がれ、ずれ及び倒れは生じなかった。
ラズマ処理（スパッタエッチング条件）を行う以外は、
実施例１と同様にシリコン基板上に層間絶縁膜とレジス
ト材料層とを形成し、更にレジスト材料層のパターニン
グと層間絶縁膜のエッチングとを行った。その結果、レ
ジスト材料層のパターニングの際及び層間絶縁膜のエッ
チングの際のいずれの工程においても、レジスト材料層
３の剥がれ、ずれ及び倒れは生じなかった。
【００３０】実施例４ アルゴンガスを窒素ガスに代えて層間絶縁膜の表面のプ
ラズマ処理（ソフトエッチング条件）を行う以外は、実
施例２と同様にシリコン基板上に層間絶縁膜とレジスト
材料層とを形成し、更にレジスト材料層のパターニング
と層間絶縁膜のエッチングとを行った。その結果、レジ
スト材料層のパターニングの際及び層間絶縁膜のエッチ
ングの際のいずれの工程においても、レジスト材料層３
の剥がれ、ずれ及び倒れは生じなかった。
ラズマ処理（ソフトエッチング条件）を行う以外は、実
施例２と同様にシリコン基板上に層間絶縁膜とレジスト
材料層とを形成し、更にレジスト材料層のパターニング
と層間絶縁膜のエッチングとを行った。その結果、レジ
スト材料層のパターニングの際及び層間絶縁膜のエッチ
ングの際のいずれの工程においても、レジスト材料層３
の剥がれ、ずれ及び倒れは生じなかった。
【００３１】実施例５ 通常のＬＳＩプロセスにより、シリコン基板２１上に素
子形成を行った後、層間絶縁膜２２として、ｐ−ＳｉＮ
層２２ｂ（エッチングストッパー層）を挟持したｐ−Ｔ
ＥＯＳ層２２ａ、２２ｃを形成した（図２（ａ））。
子形成を行った後、層間絶縁膜２２として、ｐ−ＳｉＮ
層２２ｂ（エッチングストッパー層）を挟持したｐ−Ｔ
ＥＯＳ層２２ａ、２２ｃを形成した（図２（ａ））。
【００３２】次に、この層間絶縁膜２２の表面に、アル
ゴンイオンでイオン注入処理（表３参照）を施した（図
２（ｂ））。
ゴンイオンでイオン注入処理（表３参照）を施した（図
２（ｂ））。
【００３３】
【表３】
【００３４】次に、層間絶縁膜２２上に、エキシマレー
ザー用ポジ型レジスト（ＳＥＰＲ−３４０４Ｔ、信越化
学社製）を常法により０．６９４μｍ厚で成膜してレジ
スト材料層２３を形成した（図２（ｃ））。
ザー用ポジ型レジスト（ＳＥＰＲ−３４０４Ｔ、信越化
学社製）を常法により０．６９４μｍ厚で成膜してレジ
スト材料層２３を形成した（図２（ｃ））。
【００３５】次に、層間絶縁膜２２に溝配線（溝幅０．
３μｍ）を形成するために、常法によりレジスト材料層
２３をパターニングした（図２（ｄ））。その結果、レ
ジスト材料層２３は剥がれなかった。また、ずれたり倒
れたりすることもなかった。
３μｍ）を形成するために、常法によりレジスト材料層
２３をパターニングした（図２（ｄ））。その結果、レ
ジスト材料層２３は剥がれなかった。また、ずれたり倒
れたりすることもなかった。
【００３６】次に、パターン化されたレジスト材料層２
３をマスクとして、層間絶縁膜２２をｐ−ＳｉＮ層２２
ｂが露出するまで、実施例１の場合と同様な条件でエッ
チングした（（図２ｅ））。このエッチング条件では、
レジスト材料層２３は、剥がれず、しかもずれたり倒れ
たりすることもなかった。
３をマスクとして、層間絶縁膜２２をｐ−ＳｉＮ層２２
ｂが露出するまで、実施例１の場合と同様な条件でエッ
チングした（（図２ｅ））。このエッチング条件では、
レジスト材料層２３は、剥がれず、しかもずれたり倒れ
たりすることもなかった。
【００３７】
【発明の効果】本発明によれば、半導体装置などの層間
絶縁膜とその上に形成されるレジスト材料層との間の密
着性を改善することができる。従って、半導体装置の内
部配線や接続孔等を作製する際に、ダマシン法やデュア
ルダマシン法等を利用して微細で高密度のレジストパタ
ーンを作製することができる。よって、半導体装置の製造
コストを増大させずに、高集積化することが可能とな
る。
絶縁膜とその上に形成されるレジスト材料層との間の密
着性を改善することができる。従って、半導体装置の内
部配線や接続孔等を作製する際に、ダマシン法やデュア
ルダマシン法等を利用して微細で高密度のレジストパタ
ーンを作製することができる。よって、半導体装置の製造
コストを増大させずに、高集積化することが可能とな
る。
【図１】プラズマ処理工程を含む本発明の密着性改善方
法の実施例の工程説明図である。
法の実施例の工程説明図である。
【図２】イオン注入処理工程を含む本発明の密着性改善
方法の実施例の工程説明図である。
方法の実施例の工程説明図である。
１ シリコン基板、 ２ 層間絶縁膜、 ３ レジスト
材料層
材料層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年５月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】しかしながら、近年のダマシン法やデュア
ルダマシン法においては、レジスト材料層のパターン幅
を非常に狭く（例えば、０．３μｍ程度）しなければな
らず、このため、レジスト材料層と層間絶縁膜との接触
面積を十分に確保できず、しかもアスペクト比が２程度
にまで増大するので、レジスト材料層がフォトリソグラ
フィー加工時に層間絶縁膜から剥がれ落ちたり、ずれた
り、あるいは倒れたりするという問題があった。この問
題は、ダマシン法などにおける溝パターンを形成する場
合だけでなく、一般に半導体装置の微細な配線や接続孔
等を形成する場合にも生じていた。従って、レジスト材
料層と層間絶縁膜との間の密着性を改善することが強く
求められていた。
ルダマシン法においては、レジスト材料層のパターン幅
を非常に狭く（例えば、０．３μｍ程度）しなければな
らず、このため、レジスト材料層と層間絶縁膜との接触
面積を十分に確保できず、しかもアスペクト比が２程度
にまで増大するので、レジスト材料層がフォトリソグラ
フィー加工時に層間絶縁膜から剥がれ落ちたり、ずれた
り、あるいは倒れたりするという問題があった。この問
題は、ダマシン法などにおける溝パターンを形成する場
合だけでなく、一般に半導体装置の微細な配線や接続孔
等を形成する場合にも生じていた。従って、レジスト材
料層と層間絶縁膜との間の密着性を改善することが強く
求められていた。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】レジスト材料層のレジスト材料としては、
一般に半導体装置の製造時にレジスト材料として使用さ
れているポジ型又はネガ型の有機レジスト樹脂を使用す
ることができるが、特にポジ型有機レジスト樹脂を好ま
しく使用することができる。また、レジスト材料層の形
成方法としては、特に限定されず、スピンコート法やス
クリーンコート法等を採用することができる。
一般に半導体装置の製造時にレジスト材料として使用さ
れているポジ型又はネガ型の有機レジスト樹脂を使用す
ることができるが、特にポジ型有機レジスト樹脂を好ま
しく使用することができる。また、レジスト材料層の形
成方法としては、特に限定されず、スピンコート法やス
クリーンコート法等を採用することができる。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/316 Ｈ０１Ｌ 21/302 Ｎ 21/768 21/90 Ａ
Claims (12)
- 【請求項１】 層間絶縁膜とその上に形成されるレジス
ト材料層との間の密着性改善方法であって、レジスト材
料層を形成する前に、予め層間絶縁膜の表面をプラズマ
処理又はイオン注入処理しておくことを特徴とする密着
性改善方法。 - 【請求項２】 プラズマ処理が、不活性ガスを用いるス
パッタエッチング処理又はソフトエッチング処理である
請求項１記載の密着性改善方法。 - 【請求項３】 不活性ガスが、アルゴンガス又は窒素ガ
スである請求項２記載の密着性改善方法。 - 【請求項４】 イオン注入処理のイオン源が不活性ガス
である請求項１記載の密着性改善方法。 - 【請求項５】 不活性ガスがアルゴンガス又は窒素ガス
である請求項４記載の密着性改善方法。 - 【請求項６】 層間絶縁膜が酸化シリコン層であり、レ
ジスト材料層がポジ型有機レジスト層である請求項１〜
５のいずれかに記載の密着性改善方法。 - 【請求項７】 層間絶縁膜上にレジスト材料層を形成す
る工程を含む半導体装置の製造方法において、レジスト
材料層を形成する前に、予め層間絶縁膜の表面を、プラ
ズマ処理又はイオン注入処理しておくことを特徴とする
製造方法。 - 【請求項８】 プラズマ処理が、不活性ガスを用いるス
パッタエッチング処理又はソフトエッチング処理である
請求項７記載の製造方法。 - 【請求項９】 不活性ガスが、アルゴンガス又は窒素ガ
スである請求項８記載の製造方法。 - 【請求項１０】 イオン注入処理のイオン源が不活性ガ
スである請求項７記載の製造方法。 - 【請求項１１】 不活性ガスがアルゴンガス又は窒素ガ
スである請求項１０記載の製造方法。 - 【請求項１２】 層間絶縁膜が酸化シリコン層であり、
レジスト材料層がポジ型有機レジスト層である請求項７
〜１１のいずれかに記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4352097A JPH10242028A (ja) | 1997-02-27 | 1997-02-27 | 層間絶縁膜とレジスト材料層との密着性改善方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4352097A JPH10242028A (ja) | 1997-02-27 | 1997-02-27 | 層間絶縁膜とレジスト材料層との密着性改善方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242028A true JPH10242028A (ja) | 1998-09-11 |
Family
ID=12666035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4352097A Pending JPH10242028A (ja) | 1997-02-27 | 1997-02-27 | 層間絶縁膜とレジスト材料層との密着性改善方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242028A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100312985B1 (ko) * | 1998-12-30 | 2002-01-17 | 박종섭 | 반도체소자제조방법 |
| US6429105B1 (en) | 2000-01-13 | 2002-08-06 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| KR100449156B1 (ko) * | 2002-05-09 | 2004-09-18 | 엘지전선 주식회사 | 솔더 범프용 동박의 제조방법 |
| JP2006517743A (ja) * | 2003-02-12 | 2006-07-27 | ラム リサーチ コーポレーション | プラズマ処理システム内でエッチングしながらフォトレジスト歪みを低減する方法 |
| US7851138B2 (en) | 2007-07-19 | 2010-12-14 | Hitachi Global Storage Technologies, Netherlands, B.V. | Patterning a surface comprising silicon and carbon |
| CN111276535A (zh) * | 2020-02-18 | 2020-06-12 | 上海华虹宏力半导体制造有限公司 | 具有沟槽型栅极的器件的制作方法 |
| CN115662893A (zh) * | 2022-12-29 | 2023-01-31 | 广州粤芯半导体技术有限公司 | 一种半导体器件的形成方法 |
-
1997
- 1997-02-27 JP JP4352097A patent/JPH10242028A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100312985B1 (ko) * | 1998-12-30 | 2002-01-17 | 박종섭 | 반도체소자제조방법 |
| US6429105B1 (en) | 2000-01-13 | 2002-08-06 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| KR100449156B1 (ko) * | 2002-05-09 | 2004-09-18 | 엘지전선 주식회사 | 솔더 범프용 동박의 제조방법 |
| JP2006517743A (ja) * | 2003-02-12 | 2006-07-27 | ラム リサーチ コーポレーション | プラズマ処理システム内でエッチングしながらフォトレジスト歪みを低減する方法 |
| KR101065240B1 (ko) * | 2003-02-12 | 2011-09-16 | 램 리써치 코포레이션 | 플라즈마 처리 시스템에서의 에칭 동안 포토레지스트일그러짐을 감소시키는 방법 |
| US7851138B2 (en) | 2007-07-19 | 2010-12-14 | Hitachi Global Storage Technologies, Netherlands, B.V. | Patterning a surface comprising silicon and carbon |
| CN111276535A (zh) * | 2020-02-18 | 2020-06-12 | 上海华虹宏力半导体制造有限公司 | 具有沟槽型栅极的器件的制作方法 |
| CN115662893A (zh) * | 2022-12-29 | 2023-01-31 | 广州粤芯半导体技术有限公司 | 一种半导体器件的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6773998B1 (en) | Modified film stack and patterning strategy for stress compensation and prevention of pattern distortion in amorphous carbon gate patterning | |
| US5395796A (en) | Etch stop layer using polymers for integrated circuits | |
| JPH10242028A (ja) | 層間絶縁膜とレジスト材料層との密着性改善方法 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| US6740471B1 (en) | Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment | |
| US6926818B1 (en) | Method to enhance the adhesion between dry film and seed metal | |
| KR100744803B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 제조방법 | |
| JP2616460B2 (ja) | 半導体装置およびその製造方法 | |
| US7081411B2 (en) | Wafer etching techniques | |
| KR100197116B1 (ko) | 반도체 소자의 다층금속배선 형성 방법 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH07183299A (ja) | 銅配線の形成方法 | |
| US6706612B2 (en) | Fabrication method for shallow trench isolation | |
| JP2003017436A (ja) | 半導体装置の製造方法 | |
| KR100842489B1 (ko) | 금속 배선 형성 방법 | |
| JP3021711B2 (ja) | 半導体集積回路の製造方法 | |
| JP3674612B2 (ja) | 半導体装置の製造方法 | |
| JPH07321107A (ja) | 配線形成方法及び半導体装置 | |
| JPH0945771A (ja) | 半導体集積回路の製造方法 | |
| JP2001176860A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JP3592642B2 (ja) | 半導体装置の製造方法 | |
| JP2002280451A (ja) | 多層配線形成方法 | |
| JP2004296991A (ja) | 多層レジストマスクの形成方法及びこれを用いた半導体装置の製造方法 | |
| JPH0774172A (ja) | 半導体装置の製造方法 |