KR101065240B1 - 플라즈마 처리 시스템에서의 에칭 동안 포토레지스트일그러짐을 감소시키는 방법 - Google Patents

플라즈마 처리 시스템에서의 에칭 동안 포토레지스트일그러짐을 감소시키는 방법 Download PDF

Info

Publication number
KR101065240B1
KR101065240B1 KR1020057014934A KR20057014934A KR101065240B1 KR 101065240 B1 KR101065240 B1 KR 101065240B1 KR 1020057014934 A KR1020057014934 A KR 1020057014934A KR 20057014934 A KR20057014934 A KR 20057014934A KR 101065240 B1 KR101065240 B1 KR 101065240B1
Authority
KR
South Korea
Prior art keywords
photoresist
source gas
gas mixture
flow rate
xenon
Prior art date
Application number
KR1020057014934A
Other languages
English (en)
Other versions
KR20050101214A (ko
Inventor
카멜리아 루수
무쿤드 스리니바산
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20050101214A publication Critical patent/KR20050101214A/ko
Application granted granted Critical
Publication of KR101065240B1 publication Critical patent/KR101065240B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 기판상의 층을 에칭할 때에 포토레지스트 위글링 (wiggling) 을 감소시키는 방법을 제공한다. 포토레지스트 마스크 아래에 배치된 층을 그 위에 갖는 기판을 플라즈마 처리 챔버 내부로 도입한다. 에천트 소스 가스 혼합물을 상기 플라즈마 처리 챔버 내부로 유입시키는데, 이 에천트 소스 가스 혼합물은 크세논 (xenon) 및 활성 에천트 (active etchant) 를 포함하고, 크세논의 유량 (flow rate) 은 에천트 소스 가스 혼합물의 유량의 적어도 35%이다. 에천트 소스 가스 혼합물로부터 플라즈마를 스트라이킹한다. 크세논의 유량이 포토레지스트 위글링을 감소시키면서 플라즈마에 의해서 그 층을 에칭한다.

Description

플라즈마 처리 시스템에서의 에칭 동안 포토레지스트 일그러짐을 감소시키는 방법{METHODS OF REDUCING PHOTORESIST DISTORTION WHILE ETCHING IN A PLASMA PROCESSING SYSTEM}
본 발명은 전반적으로 기판 제조 기술에 관한 것이며, 특히 플라즈마 처리 시스템에서 기판을 에칭할 때에 포토레지스트 일그러짐 현상을 감소시키는 방법에 관한 것이다.
반도체 제조 시에, 구성 요소 트랜지스터와 같은 소자들이 가령 반도체 웨이퍼 또는 유리 패널과 같은 기판 상에 형성될 수 있다. 이 기판 위에는 그 소자들이 제조될 수 있는 다수의 층이 배치될 수 있다. 이해를 용이하게 하기 위해서, 다음의 설명은 포토레지스트 마스크 및 이 하부에 배치된 산화물 층을 그 위에 갖는 웨이퍼가 플라즈마 에칭 수단에 의해서 에칭되는 산화물 에칭에 초점을 둔다.
산소, 아르곤 및 플루오로카본 및/또는 하이드로-플루오로카본을 포함하는 에천트 소스 가스로부터 생성된 플라즈마를 사용하여, 마스크에 의해 보호되지 않는 산화물 층의 구역을 에칭하고, 비아, 컨택트 및/또는 트렌치는 에칭하지 않고 남겨두어서 이들이 최종적으로 기판 상에서 전기적 구조물을 형성한다.
일반적으로 말하자면, 에천트 소스 가스의 조성과는 상관없이, 생성된 플라즈마는 통상적으로 분자 및 라디칼 (radical) 이외에 밀리전자 볼트 (meV) 범위의 에너지를 갖는 이온과 전자 볼트 (eV) 범위의 에너지를 갖는 전자를 포함한다. 플라즈마 에칭 프로세스에서, (저에너지이지만 대량으로 발생하는) 이온 타격 (ion bombardment) 및/또는 (상당히 높은 에너지이지만 소량으로 발생하는) 전자 타격으로 인해서, 포토레지스트 마스크는 통상적으로 "위글링 (wiggling)" 으로 지칭되는 일그러짐 현상을 경험할 수 있다.
이러한 일그러짐은 포토레지스트의 상부 표면에 직접적으로 영향을 주거나 보다 광범위하게는 포토레지스트의 수직 측면에 영향을 줄 수 있다. 이러한 일그러짐이 일단 시작되면, 이러한 일그러짐의 정도는 에칭이 진행됨에 따라서 증가되는 경향이 있다. 또한, 에칭 프로세스 동안 사용된 화학물질(chemistry)에 따라서, 포토레지스트 일그러짐 정도가 변할 수 있다.
논의를 돕기 위해서, 도 1a는 리소그래피 단계 이전에 예시적인 반도체 IC의 층들을 나타내는 층 스택 (100) 의 단순화된 단면을 도시하고 있다. 다음의 설명에서, 본 명세서에서 층들 간의 공간적 관계를 설명하기 위해서 사용될 수 있는 용어 "위에" 및 "아래에" 는 해당 층들 간의 직접적인 접촉을 말하지만 반드시 언제나 그러한 것은 아니다. 도시된 층들 위에, 아래 또는 사이에 다른 부가적 층들이 존재할 수 있다. 또한, 도시된 층들 모두가 반드시 존재할 필요는 없으며 몇몇 또는 모두는 이와 다른 상이한 층들로 대체될 수 있다.
층 스택 (100) 의 기저부에서는, 통상적으로 SiO2를 포함하는 실리콘 이산화물 층 (108) 이 존재한다. 이 실리콘 이산화물 층 (108) 상에는, 포토레지스트 층 (102) 이 배치된다.
포토레지스트 층 (102) 은 에칭 동안 통상적으로 자외선과 같은 광에 이를 노광시킴으로써 패터닝된다. 예시적으로, 이러한 포토레지스트 기술 중 하나는 후속하는 에칭을 돕는 마스크를 형성하기 위해서 접촉 또는 스텝퍼 리소그래피 시스템 내에 포토레지스트 물질을 노광시킴으로써 포토레지스트 층 (102) 을 패터닝하는 단계를 포함한다.
설명을 위해서, 도 1b는 포토레지스트 층 (102) 이 리소그래피 단계를 통해서 형성된 후 도 1a의 층 스택 (100) 의 이상적인 단면도를 도시하고 있다. 이 실시예에서, 포토레지스트가 제거되어 포토레지스트 트렌치 (112) 가 형성되어 있으며 2 개의 칼럼으로 된 포토레지스트 (102) 가 남게 된다. 현대의 IC 회로는 보다 큰 회로 밀도를 달성하기 위해서 점점 더 좁아지고 있는 설계 규칙으로 스케일링되기 때문에, 피처 크기 (즉, 비아, 트렌치 또는 컨택트의 단면 크기 (110)) 가 지속적으로 감소되어 왔다.
도 2는 포토레지스트 층 (202) 이 에칭 단계 동안 일그러진 스택 층 (220) 의 단면도이다. 도 2에 도시된 바와 같이, 수평 표면 (210) 및 수직 표면 (212) 이 플라즈마 에칭 동안 실질적으로 일그러졌다. 포토레지스트 마스크 (202) 의 측면 상에서의 비대칭적 폴리머 증착 및 비대칭적 포토레지스트 파셋 (facet) (218) 은 이 포토레지스트 마스크가 일그러지면 함께 발생하는 주요한 현상이다. 이러한 일그러짐으로 인해서, 포토레지스트 마스크는 후속하는 플라즈마 타격을 견딜만한 충분한 강도를 가질 수 없으며 이로써 포토레지스트 칼럼들은 붕괴되어 에칭될 피처의 개구 (214) 를 전체적으로 또는 부분적으로 덮어 버리고 만다. 따라서, 이러한 일그러짐은 최종 생성된 에칭 피처에 결함을 생성하고 이로써 백분율 수율이 감소된다.
특히, 일그러진 포토레지스트는 기판의 상부에서 관측했을 때에 포토레지스트 물질의 칼럼들에 있어서 위글링 또는 웨이브형 패턴을 나타내었다. 설명을 위해서, 도 3은 플라즈마 에칭 프로세스가 포토레지스트 층에 위글 (wiggle) (302) 을 생성한 일그러진 포토레지스트 마스크 (320) 를 상부에서 본 도면이다. 이렇게 생성된 마스크 패턴으로 인해서 제거해야 하는 기판 물질이 전부 제거되지 않거나 일부가 제거되지 않게 된다. 포토레지스트 마스크 (320) 는 최초에는 직사각형 피처를 형성하도록 패터닝되었다. 그러나, 포토레지스트가 일그러지면서 도시된 바와 같이 불규칙적 형상을 갖는 피처 (312) 가 생성된다.
포토레지스트 마스크가 과도한 위글링 현상을 경험하면, 스트레이션 현상 (striation) 이 발생한다. 이러한 스트레이션 현상은, 포토레지스트 위글링으로 인해서 포토레지스트 칼럼의 특정한 불규칙한 파셋 포토레지스트 부분이 수직 에칭 성분에 노출되었을 때 발생하는데, 만일에 이러한 위글링이 존재하지 않는다면 이러한 포토레지스트 부분은 통상적으로 수직 에칭 성분으로부터 보호된다. 도 4a에서, 노출된 포토레지스트 부분은 빗금을 친 부분 (406) 으로 표시되며 이 부분은 포토레지스트 위글링으로 인해서 포토레지스트 칼럼 (402) 이 구부려진 후에 수직 에칭 성분 (410) 에 노출된 부분이다.
이러한 에칭 프로세스의 결과가 도 4b에 도시되는데 여기서 하부 산화물 영역 (408) 은 이 에칭 프로세스에 의해서 바람직하지 않게 제거되며 이로써 에칭 피처 (404) 가 의도된 형상과 상이한 불규칙 형상을 갖게 된다. 이로써, 이 피처는 의도된 측벽 (412) 대신에 확대된 일그러진 측벽 (414) 을 갖게 된다. 예시적인 도 4c에서는 비아 (454) 의 평탄한 수직 측벽과는 달리 바람직하지 못한 형상을 갖는 "수직 트렌치 (452)" 로서 스트레이션이 도시되어 있다. 에칭된 피처에서 이러한 스트레이션은 최종 생성되는 소자의 의도된 전기적 특성 및 기능적 특성을 변경시켜서 최종 생성된 소자에 결함을 초래한다.
추가적으로 또는 이와 달리, 포토레지스트 위글링들이 (기판의 상부에서 관측할 때에) 마스크 홀의 의도된 윤곽 내부에서 한 곳으로 모이게 돌출되어 있다면, 이렇게 하여 생성된 일그러진 마스크 패턴으로 인해서 제거되어야 하는 기판 물질이 전부 제거되지 않거나 부분만이 제거되게 된다. 이렇게 불규칙적으로 에칭을 받은 비아는 결국 최종 생성되는 소자에서 결함으로 작용하며 소자의 수율을 바람직하지 않게 떨어뜨린다. 도 5는 포토레지스트 위글링들로 인해서 포토레지스트 (502) 가 기판 (508) 내에서 피처 (504) 가 에칭되는 것을 부분적으로 차단하는 부분 블록 (520) 을 형성하는, 기판 (508) 내의 에칭된 피처 (504) 의 단면을 도시하고 있다.
도 6은 포토레지스트 마스크 (602) 의 위글링으로 인해서 포토레지스트가 피처 (604) 상에 완전한 블록 (606) 을 형성하는, 포토레지스트 마스크 (602) 를 갖는 기판의 단면도이다. 이 포토레지스트 (602) 의 완전한 블록 (606) 으로 인해서 피처의 에칭은 정지되며 이로써 피처 (604) 는 기판 (608) 내에서 도시된 바와 같이 부분적으로만 에칭되게 된다.
발명의 개요
본 발명의 그의 일 실시형태에서 기판상의 층을 에칭할 때에 포토레지스트 위글링 현상을 실질적으로 감소시키는 방법에 관한 것이다. 포토레지스트 마스크 아래에 배치된 층을 그 상에 갖는 기판이 플라즈마 처리 챔버 내부로 도입된다. 에천트 소스 가스 혼합물이 플라즈마 처리 챔버 내부로 유입되는데 이 에천트 소스 가스 혼합물은 크세논 (xenon) 및 활성 에천트 (active etchant) 를 포함하고 상기 크세논의 유량은 상기 에천트 소스 가스 혼합물의 유량의 적어도 35% 이다. 플라즈마는 상기 에천트 소스 가스 혼합물에 의해 스트라이킹된다. 상기 크세논의 유량이 포토레지스트 위글링을 감소시키면서 상기 층이 상기 플라즈마로 에칭된다.
본 발명은 그의 다른 실시형태에서 기판상의 층을 에칭할 때에 포토레지스트 위글링 현상을 실질적으로 감소시키는 방법에 관한 것이다. 포토레지스트 층 아래에 배치된 층을 그 상에 갖는 기판이 플라즈마 처리 챔버 내부로 도입된다. 에천트 소스 가스 혼합물이 플라즈마 처리 챔버 내부로 유입되는데 이 에천트 소스 가스 혼합물은 크세논, 활성 에천트 및 아르곤을 포함하고 상기 크세논의 유량은 상기 크세논의 유량과 상기 아르곤의 유량의 합의 적어도 40%이다. 플라즈마는 상기 에천트 소스 가스 혼합물에 의해 스크라이킹된다. 상기 층이 상기 플라즈마로 에칭된다.
본 발명은 그의 또 다른 실시형태에서 기판 상의 층을 에칭할 때에 포토레지스트 위글링을 감소시키는 플라즈마 처리 시스템에 관한 것이다. 이 플라즈마 처리 챔버 내부로 기판이 배치된다. 플라즈마를 점화하고 유지하는 플라즈마 점화 장치 (plasma ignition device) 가 제공된다. 크세논 및 활성 에천트를 포함하는 에천트 소스 가스 혼합물을 제공하는 플라즈마 가스 소스가 제공된다. 이 플라즈마 가스 소스는 고 유량의 크세논을 제공하는 크세논 소스 및 활성 에천트 소스를 포함한다.
본 발명의 이들 특징 및 다른 특징이 다음의 도면과 함께 본 발명의 상세한 설명 부분에서 자세하게 설명될 것이다.
본 발명은 첨부 도면으로 예시적이며 비한정적인 방식으로 설명되며, 이 도면에서 유사한 참조 부호는 유사한 구성 요소를 표시한다.
도 1a는 층 스택의 단순화된 단면도이다.
도 1b는 포토레지스트 층이 패터닝된 후에 도 1a의 층 스택의 단순화된 단면도이다.
도 2는 에칭에 의해 일그러진 포토레지스트를 도시하는 도 1b의 층 스택의 단면도이다.
도 3은 일그러진 포토레지스트 마스크의 평면도이다.
도 4a는 에칭에 의해 일그러진 포토레지스트를 도시하는 층 스택의 다른 단면도이다.
도 4b는 불규칙적 피처를 갖는 도 4a의 층 스택의 단면도이다.
도 4c는 예리한 "수직 트렌치"를 갖는 에칭된 기판의 평면도이다.
도 5는 포토레지스트 일그러짐이 부분적 차단부를 생성하는 경우의 층 스택의 단면도이다.
도 6은 포토레지스트 일그러짐이 전체적 차단부를 생성하는 경우의 층 스택의 단면도이다.
도 7은 본 발명의 바람직한 실시형태의 흐름도이다.
도 8은 포토레지스트 일그러짐을 갖지 않는 에칭된 기판의 평면도이다.
도 9는 다중 주파수 용량성 결합 에칭 챔버의 개략도이다.
이제 본 발명은 첨부 도면에서 도시된 바와 같은 본 발명의 몇 개의 바람직한 실시형태를 참조하여 상세하게 설명될 것이다. 다음의 설명에서, 수많은 특정 세부 사항은 본 발명의 이해를 돕기 위해서 제공된 것이다. 그러나, 본 발명은 이러한 특정 세부 사항 전체 또는 몇몇이 없어도 구현될 수 있음을 당업자는 이해할 것이다. 다른 경우에서, 잘 알려진 프로세스 단계 및/또는 구조는 본 발명을 불필요하게 모호하게 하지 않도록 세부적으로 설명되지 않는다.
다음의 단락들에서, 부가적 가스를 플라즈마 처리 챔버로 도입함으로써 프로세스 결과를 개선하는 본 발명의 방법을 수행하기에 적합한 것으로 고려되는 근사적 범위가 개시된다. 적합한 범위는 (캘리포니아주 프레몬트의 Lam Research CorporationTM에서 입수가능한) 용량성 결합 플라즈마 ExelanTM 이중 (dual) 주파수 시스템과 함께 본 원에서 이하에서 개시되지만, 이 범위는 본 기술 분야의 당업자가 이 개시된 방법을 다른 플라즈마 처리 시스템에 적응시키도록 하는데 있어서 가이드라인으로서 제공되어야 한다. 웨이퍼 크기 (200 mm 또는 300 mm) 와 상관없이 2배 (double) 또는 다중으로 조정가능한 주파수 용량성 결합 플라즈마 에칭 툴은 모두가 유사한 동작 특성을 가질 것으로 예상된다.
Coburn 등에 의한 미국 특허 제 6,228,775 B1 (본 명세서에서는 "Coburn"으로 칭함) 은 산화물을 에칭하는데 있어서 크세논 또는 크립톤과 같은 저 이온화 에너지 가스가 플루오로카본 또는 하이드로플루오로카본과 함께 사용되었음을 제안하였다. Coburn의 컬럼 6 라인 10 내지 30에서는 크세논과 크립톤과 같은 저 이온화 전위 가스를 부가하면 에칭 동안 중합이 발생하는 것이 방지되어 고 종횡비 피처에서 중합 반응이 에칭을 정지시키는 것이 방지된다는 것이 교시되어 있다. 산화물 에칭 동안 중합이 발생하는 것을 방지하는 목적을 이루기 위해서, Coburn의 컬럼 8 라인 17 내지 26에서는 크세논 또는 크립톤과 같은 저 이온화 전위 가스의 유량이 이 저 이온화 전위 가스 및 하나 이상의 플루오르 및 탄소 함유 가스의 총 유량의 약 29%보다 작은 퍼센티지로 한정되며 더욱 바람직하게는 저 이온화 전위 가스의 퍼센티지 유량이 이 저 이온화 전위 가스 및 하나 이상의 플루오르 및 탄소 함유 가스의 총 유량의 약 20%보다 작다는 것이 교시되어 있다.
Coburn은 중합 발생 방지에 관련되기 때문에, Coburn은 산화물 에칭에서 고 유량을 갖는 크세논을 사용하는 것을 교시하고 있다. 본 발명자는 여기에서 Coburn에 의해 제안된 것과 같은 상대적으로 낮은 크세논 유량으로서는 포토레지스트 위글을 원하는 수준으로 감소시키지 못함을 발견하였다. 또한, Coburn에서는 포토레지스트 위글의 감소를 전혀 제안하고 있지 않다. 또한, Coburn은 오직 플루오로카본 또는 하이드로플루오로카본과 함께 크세논 또는 크립톤을 사용하여 산화물 에칭하는 것만을 논의하고 있다.
본 발명은 포토레지스트 일그러짐으로 인해서 에칭 프로세스를 방해하며 중합 발생 프로세스의 문제와는 상이한 포토레지스트 일그러짐 문제를 언급한다. 전술한 바와 같이, 이러한 포토레지스트 일그러짐 또는 위글링은 무엇보다도 "의사 (false)" 에칭 정지 문제를 일으킨다. 이는 광범위한 PR 위글링의 경우에 발생할 수 있는 포토레지스트 마스크 개구의 전체적인 차단에 의해 발생되며 중합 발생 에칭 정지 프로세스와는 어떠한 상관도 없다.
본 발명자는 고 유량의 크세논은 포토레지스트 위글링을 실질적으로 감소 또는 제거하는데 (즉, 포토레지스트 위글링으로 인한 결함이 무효하게 되는 정도까지 포토레지스트 위글링을 크게 감소시키는데) 효과적이다. 저 이온화 에너지를 갖는 크세논의 부가로 인해서 높은 에너지를 갖는 전자의 점유도가 감소되며 낮은 에너지를 갖는 전자의 점유도가 증가하게 된다. 낮은 에너지를 갖는 전자는 에천트에 대한 높은 에너지를 갖는 전자의 해리 및 이온화를 막는다. 기판에 도달한 물질 종류는 낮은 에너지를 가지며 포토레지스트를 일그러지게 하지 않는다. 크립톤에 대한 이온화 에너지가 크세논보다 크기 때문에, 크립톤에 있어서 그 에너지를 낮추는 것은 포토레지스트 위글링을 제거하는데 충분하지 않게 된다. 이는 포토레지스트 위글링이 크세논 대신에 크립톤을 플라즈마에 부가함으로써 제거되지 않는다는 실험 결과와 일치한다.
비자명한 방식으로, 고 유량을 갖는 크세논을 갖는 에천트 소스 가스를 사용하면 포토레지스트 위글링이 제거된다는 것이 발견되었다. 보다 중요하게는, 사용된 고 유량에서 에천트 소스 가스 내의 크세논 가스는 전체적인 에칭 프로파일을 실질적으로 개선하며 특히 에칭된 피처의 원하는 기저부 임계 크기 (CD) 를 달성하는데 유효하다. 또한, 이러한 고 유량에서 에천트 소스 가스 혼합물 내의 크세논 가스는 협한 고 종횡비 피처를 에칭하는데 있어서 중요한 고려 사항인 고 레벨의 포토레지스트 선택성을 유지한다. 본 명세서에서 사용되는 용어에 있어서, 크세논의 고 유량은 크세논 및 에천트 소스 가스 혼합물을 형성하는 다른 가스의 총 유량의 적어도 35%가 되는 유량을 지칭한다. 바람직하게는, 크세논의 유량은 크세논 및 에천트 소스 가스 혼합물을 형성하는 다른 가스의 총 유량의 적어도 약 40 내지 95 %가 되는 유량이다. 더욱 바람직하게는, 크세논의 유량은 크세논 및 에천트 소스 가스 혼합물을 형성하는 다른 가스의 총 유량의 적어도 45 내지 95 %가 되는 유량이다. 또한, 아르곤이 크세논과 함께 희석된 가스 혼합물을 형성하게 부가될 수도 있다. 활성 에천트 가스를 갖는 희석 가스 혼합물은 에칭 소스 가스 혼합물을 형성한다. 바람직하게는, 크세논의 유량은 희석 가스의 유량의 40%보다 크다. 더욱 바람직하게는, 크세논의 유량은 희석 가스의 유량의 50%보다 크다. 가장 바람직하게는, 크세논의 유량은 희석 가스의 유량의 합의 약 50 내지 90 % 이다. 다른 실시형태에서, 희석 가스를 형성하기 위해서 아르곤은 헬륨, 네온 및/또는 크립톤과 같은 다른 희귀 가스로 대체될 수 있다.
도 7은 플라즈마 처리 시스템에서 층을 에칭하는 동안에 포토레지스트 위글링을 감소시키는 단계들을 도시한 흐름도이다. 단계 (702) 에서, 포토레지스트 마스크 아래에 배치된 층을 갖는 기판이 플라즈마 처리 챔버 내부로 제공된다. 바람직하게는, 플라즈마 처리 챔버는 다중 주파수 용량성 결합 챔버이다. 단계 (704) 에서, 에천트 소스 가스 혼합물의 유량이 플라즈마 처리 챔버 내부로 제공된다. 이 에천트 소스 가스 혼합물은 크세논, 활성 에천트 및 선택사양으로 부가 희석제를 포함한다. 크세논은 전체 에천트 소스 가스 혼합물의 유량의 적어도 35 % 의 유량을 갖는다. 단계 (705) 에서, 플라즈마가 에천트 소스 가스 혼합물로부터 생성된다. 단계 (706) 에서, 포토레지스트 위글링을 제거 또는 감소시키면서 에칭이 플라즈마로 수행된다.
본 발명의 바람직한 실시예에서, 에칭될 층은 포토레지스트 마스크 아래에 배치된 산화물 층이다. 에천트 소스 가스 혼합물은 고 유량 크세논, O2, 플루오로카본 및/또는 하이드로플루오로카본 가스를 포함한다. 이 에천트 소스 가스 혼합물은 아르곤과 같은 희귀 가스의 추가적인 희석제를 더 포함할 수 있다. 본 실시형태에서, O2, 플루오로카본 및/또는 하이드로플루오로카본 가스는 활성 에천트이다. 산화물 층을 에칭할 수 있는 플루오로카본 기반 에천트는 CF4, C2F6, C2F4, C3F6, C4F8, C4F6 또는 C5F8를 포함한다. 이 플루오로카본 기반 가스는 일반적으로 제조 시에 CxFy를 포함하며, 여기서 x 및 y는 정수이다. 또한, 본 발명은 가령 CHF3, CH2F2, CH3F, C2H2F4 성분을 포함하는, 산화물 층을 에칭할 수 있는 하이드로플루오로카본 기반 가스로 실행될 수 있다. 이 하이드로플루오로카본 기반 가스는 일반적으로 제조 시에 CxHyFz 성분을 포함하며, 여기서 x, y 및 z는 정수이다. 에천트 혼합물은 이들 플루오로카본 및/또는 하이드로플루오로카본 중 하나 이상 또는 2 개 이상을 포함할 수 있다. 또한, 다른 활성 에천트의 실례는 수소 및 탄소 일산화물일 수 있다. 에칭될 산화물 층은 도핑된 또는 도핑되지 않은 실리콘 이산화물일 수 있다. 도펀트는 가령 붕소 또는 인을 포함하며 TEOS와 같은 잘 알려진 산화물을 포함할 수 있다.
도 9는 본 발명의 실시형태에서 에칭에서 사용될 수 있는 다중 주파수 용량성 결합 에칭 챔버 (900) 의 개략도이다. 이 에칭 챔버 (900) 는 컨파인먼트 링 (902), 상부 전극 (904), 하부 전극 (908), 에천트 소스 가스 혼합물 소스 (910), 제어기 (970) 및 배출 펌프 (920) 를 포함한다. 에칭 챔버 (900) 내부에서, 에칭될 층으로부터 형성되거나 에칭될 층이 그 상에 형성되는 웨이퍼 (980) 가 하부 전극 (908) 상에 배치된다. 이 하부 전극 (908) 은 웨이퍼 (980) 를 보유하는데 적합한 기판 척킹 메커니즘 (가령, 정전기, 기계적 클램핑 등) 을 도입한다. 리액터 탑 (928) 은 하부 전극 (908) 에 바로 대향하여 위치하는 상부 전극 (904) 을 포함한다. 상부 전극 (904), 하부 전극 (908) 및 컨파인먼트 링 (902) 은 한정된 플라즈마 볼륨을 규정한다. 가스가 에천트 소스 가스 혼합물 소스 (910)에 의해서 이 한정된 플라즈마 볼륨으로 도입되며 이 컨파인먼트 링 (902) 및 배출 포트를 통해서 배출 펌프 (920) 에 의해서 이 한정된 플라즈마 볼륨으로부터 배출된다. 제 1 RF 소스 (944) 가 전기적으로 상부 전극 (904) 에 접속된다. 제 2 RF 소스 (948) 는 하부 전극 (908) 에 전기적으로 접속된다. 챔버 벽 (952) 은 컨파인먼트 링 (902), 상부 전극 (904) 및 하부 전극 (908) 을 둘러싼다. 제 1 RF 소스 (944) 및 제 2 RF 소스 (948) 는 모두 27 MHz 전력 소스 및 2 MHz 전력 소스를 포함한다. RF 소스를 전극들로 접속시키는 것은 여러 조합으로 수행될 수 있다. 캘리포니아주 프레몬트의 Lam Research CorporationTM에 의해 제조된 Exelan HPT/2300DFCTM의 경우에, 본 발명의 바람직한 실시형태에서 RF 소스 모두는 하부 전극에 접속되고 상부 전극은 접지되는 조합이 사용될 수 있다. 에천트 소스 가스 혼합물 소스 (910) 는 크세논 소스 (962), 플루오로카본 소스 (964) 및 산소 소스 (968) 를 갖는다. 하이드로플루오로카본 소스와 같은 다른 성분의 가스 소스가 이 에천트 소스 가스 혼합물 소스 (910) 에 포함될 수도 있다. 아르곤과 같은 다른 희석 가스가 이 에천트 소스 가스 혼합물 소스 (910) 에 부가될 수 있다. 제어기 (970) 는 고 유량 크세논을 에천트 소스 가스 혼합물에 제공하도록 프로그램된다. 제어기 (970) 는 또한 RF 소스 (944,948) 및 다른 구성 요소를 제어하는데 사용될 수 있다.
실시예
일 실시예에서, 20 표준 입방체 센티미터 (sccm) C4F8, 10 sccm O2, 150 sccm Ar 및 150 sccm Xe를 포함하는 에천트 소스 가스가 캘리포니아주의 프레몬트의 램 리서치사에 의해 제조된 Exelan HPT/2300DFCTM 또는 Exelan HPTTM 플라즈마 에칭기에서 산화물 층을 에칭하기 위해서 플라즈마를 생성하는데 있어서 사용된다. 이 실시예에서, 포토레지스트는 딥 UV (deep UV) 이며 약 0.6 ㎛ 두께를 갖는다. 에칭은 0.12㎛×0.35㎛의 임계 크기를 갖는 2.0 ㎛ 깊은 직사각형 셀 캐패시터 구조물을 생성하도록 구성된다. 에칭 동안, 챔버 내부의 압력은 약 50m Torr이다. 헬륨 냉각 압력은 약 15 Torr이다. 전극 전력은 27 MHz RF 생성기에 대해서는 약 1000 와트이며 2 MHz RF 생성기에 대해서는 약 1000 와트이다. 에칭이 210 초 동안 수행되어 포토레지스트 위글링 및 이로부터 발생되는 결함이 최종 생성된 에칭된 피처에는 실질적으로 존재하지 않는다.
설명을 위해서, 도 8은 에칭 시에 고 유량 크세논을 사용함으로써 실질적으로 포토레지스트 위글링이 전혀 보이지 않는 포토레지스트 마스크 (804) 의 상부를 도시하고 있다. 이로써, 양호하게 형성된 피처 (808) 가 포토레지스트 마스크 (804) 를 통해서 에칭될 수 있다.
본 발명은 몇몇의 바람직한 실시형태의 차원에서 기술되었지만, 본 발명의 범위 내에 해당하는 수정, 변경, 치환 및 다양한 대체 균등 형태가 가능하다. 가령, 설명이 Exelan HPT/2300DFCTM 플라즈마 처리 시스템 및 이에 적합한 파라미터를 참조하여 이루어졌지만, 본 발명은 유도성 결합 플라즈마 에칭기 및 2배 또는 다중으로 조정가능한 주파수를 갖는 다른 용량성 결합 플라즈마 에칭기를 포함하여 다른 플라즈마 에칭 시스템에도 적용될 수 있다. 또한, 본 발명의 내용이 개시되었으므로, 본 기술 분야의 당업자는 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 에칭 프로세스, 다른 PR 두께, 상기 실시예의 딥 UV 및 193 nm UV와는 다른 타입의 포토레지스트 물질, 다른 플루오로카본 기반 가스 및/또는 하이드로플루오로카본 기반 가스, 에칭될 다른 타입의 물질, 다른 타입의 활성 에천트 및 다른 타입의 에칭기로 본 발명을 구현하는데 있어서 본 명세서에서 개시된 파라미터를 조절할 수 있다.
또한, 기술된 실시예가 200 mm 기판 상에서 수행되었지만, 포토레지스트 위글링의 완전한 제거는 300 mm 기판에서도 달성될 수 있다. 이와 유사한 성능이 기판의 수치와 무관하게 달성될 수 있을 것이다.
또한, 크세논의 추가는 플라즈마 에칭의 타입과 무관하게 포토레지스트 위글링과 연관된 해로운 현상을 처리하는데 유익하다. 따라서, 크세논의 추가로 인해서 산화물 에칭 이외의 에칭 시에 및/또는 전술한 플루오로카본 기반 화학물질 및/또는 하이드로플루오로카본 기반 화학물질과는 다른 화학물질을 사용하는 에칭 시에 이러한 해로운 포토레지스트 위글링과 연관된 현상을 실질적으로 제거할 수 있다.
본 발명은 실리사이드 층, 하드 마스크 층, 반사방지 층, 장벽 층 또는 순수한 실리콘 층과 같은, 포토레지스트 마스크 아래에 위치한 다른 물질 층을 에칭하는 동안 포토레지스트 위글링을 제거하는데 사용될 수 있다. 또한, 다른 에천트 소스 가스 혼합물이 포토레지스트 마스크 아래의 층을 에칭하는데 사용될 수도 있다. 따라서, 다음의 청구 범위에서 규정된 바와 같은 본 발명의 사상 및 범위 내에서 최선의 양태, 수정, 대체 치환 및 변경이 본 개시된 실시형태에 대해서 가능하다.

Claims (11)

  1. 플라즈마 처리 챔버를 내부에 구비한 플라즈마 처리 시스템에 있어서,
    기판 상의 층에 대해 피처를 에칭할 때에 포토레지스트의 위글링 (wiggling) 을 실질적으로 감소시키는 방법으로서,
    포토레지스트 마스크 아래에 배치된 상기 층을 그 위에 갖는 상기 기판을, 상기 플라즈마 처리 챔버 내부로 도입하는 단계;
    상기 플라즈마 처리 챔버로 에천트 소스 가스 혼합물을 유입시키는 단계로서, 상기 에천트 소스 가스 혼합물은 크세논 (xenon) 및 활성 에천트 (active etchant) 를 포함하고, 상기 크세논의 유량 (flow rate) 은 상기 에천트 소스 가스 혼합물의 유량의 35% 이상이며, 상기 에천트 소스 가스 혼합물은 아르곤을 더 포함하고, 상기 크세논의 유량은 상기 크세논의 유량과 상기 아르곤의 유량의 합의 50 내지 90 % 사이에 있는, 상기 에천트 소스 가스 혼합물 유입 단계;
    상기 에천트 소스 가스 혼합물로부터 플라즈마를 스트라이킹 (strike) 하는 단계; 및
    상기 에천트 소스 가스 혼합물로부터의 상기 플라즈마를 이용하여 상기 피처를 상기 층으로 에칭하는 단계로서, 상기 크세논의 유량이 상기 포토레지스트 위글링을 감소시키는, 상기 에칭 단계를 포함하는, 포토레지스트 위글링을 감소시키는 방법.
  2. 제 1 항에 있어서,
    상기 크세논의 유량은 상기 에천트 소스 가스 혼합물의 유량의 95 % 보다 작은, 포토레지스트 위글링을 감소시키는 방법.
  3. 제 1 항에 있어서,
    상기 에천트 소스 가스 혼합물은 비활성 기체를 더 포함하는, 포토레지스트 위글링을 감소시키는 방법.
  4. 제 1 항에 있어서,
    상기 플라즈마 처리 챔버는 다중으로 조정가능한 주파수 용량성 결합 에칭 챔버이며,
    상기 스트라이킹 단계는 용량성 결합을 사용하여 상기 플라즈마를 스트라이킹하는, 포토레지스트 위글링을 감소시키는 방법.
  5. 제 1 항에 있어서,
    에칭될 상기 층은 실리콘 산화물 층인, 포토레지스트 위글링을 감소시키는 방법.
  6. 제 1 항에 있어서,
    상기 활성 에천트는 플루오로카본 및 하이드로플루오로카본 중 적어도 하나에서 선택되는, 포토레지스트 위글링을 감소시키는 방법.
  7. 제 1 항에 있어서,
    상기 활성 에천트는 산소를 더 포함하는, 포토레지스트 위글링을 감소시키는 방법.
  8. 삭제
  9. 플라즈마 처리 시스템에 있어서, 기판 상의 층에 대해 피처를 에칭할 때에 포토레지스트의 위글링 (wiggling) 을 실질적으로 감소시키는 다중 주파수 용량성 결합 에칭 챔버로서,
    포토레지스트 마스크 아래에 배치된 상기 층을 그 위에 갖는 상기 기판을, 상기 다중 주파수 용량성 결합 에칭 챔버 내부로 도입하는 수단;
    상기 다중 주파수 용량성 결합 에칭 챔버로 에천트 소스 가스 혼합물을 유입시키는 수단으로서, 상기 에천트 소스 가스 혼합물은 크세논 (xenon) 및 활성 에천트 (active etchant) 를 포함하고, 상기 크세논의 유량 (flow rate) 은 상기 에천트 소스 가스 혼합물의 유량의 35% 이상이며, 상기 에천트 소스 가스 혼합물은 아르곤을 더 포함하고, 상기 크세논의 유량은 상기 크세논의 유량과 상기 아르곤의 유량의 합의 50 내지 90 % 사이에 있는, 상기 에천트 소스 가스 혼합물 유입 수단;
    상기 에천트 소스 가스 혼합물로부터 플라즈마를 스트라이킹 (strike) 하는 수단; 및
    상기 에천트 소스 가스 혼합물로부터의 상기 플라즈마를 이용하여 상기 피처를 상기 층으로 에칭하는 수단으로서, 상기 크세논의 유량이 상기 포토레지스트 위글링을 감소시키는, 상기 에칭 수단을 포함하는, 다중 주파수 용량성 결합 에칭 챔버.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 포토레지스트는 딥 UV 포토레지스트인, 포토레지스트 위글링을 감소시키는 방법.
  11. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 포토레지스트는 193 nm 포토레지스트인, 포토레지스트 위글링을 감소시키는 방법.
KR1020057014934A 2003-02-12 2004-02-03 플라즈마 처리 시스템에서의 에칭 동안 포토레지스트일그러짐을 감소시키는 방법 KR101065240B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/366,201 2003-02-12
US10/366,201 US6942816B2 (en) 2003-02-12 2003-02-12 Methods of reducing photoresist distortion while etching in a plasma processing system

Publications (2)

Publication Number Publication Date
KR20050101214A KR20050101214A (ko) 2005-10-20
KR101065240B1 true KR101065240B1 (ko) 2011-09-16

Family

ID=32824678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057014934A KR101065240B1 (ko) 2003-02-12 2004-02-03 플라즈마 처리 시스템에서의 에칭 동안 포토레지스트일그러짐을 감소시키는 방법

Country Status (6)

Country Link
US (1) US6942816B2 (ko)
JP (1) JP4548618B2 (ko)
KR (1) KR101065240B1 (ko)
CN (1) CN100423182C (ko)
TW (1) TWI342045B (ko)
WO (1) WO2004073025A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040219790A1 (en) * 2003-04-30 2004-11-04 Wilson Aaron R Etching methods, RIE methods, and methods of increasing the stability of photoresist during RIE
JP4729884B2 (ja) * 2003-09-08 2011-07-20 東京エレクトロン株式会社 プラズマエッチング方法
KR101192613B1 (ko) 2005-09-26 2012-10-18 고에키자이단호진 고쿠사이카가쿠 신고우자이단 플라즈마 처리 방법 및 플라즈마 처리 장치
JP4182125B2 (ja) * 2006-08-21 2008-11-19 エルピーダメモリ株式会社 半導体装置の製造方法
US7704849B2 (en) * 2007-12-03 2010-04-27 Micron Technology, Inc. Methods of forming trench isolation in silicon of a semiconductor substrate by plasma
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
JP4978512B2 (ja) * 2008-02-29 2012-07-18 日本ゼオン株式会社 プラズマエッチング方法
JP2010283095A (ja) * 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
JP5819154B2 (ja) 2011-10-06 2015-11-18 株式会社日立ハイテクノロジーズ プラズマエッチング装置
CN104658964B (zh) * 2013-11-19 2017-12-01 中芯国际集成电路制造(上海)有限公司 通孔的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189537A (ja) * 1996-12-26 1998-07-21 Sony Corp ドライエッチング方法
JPH10242028A (ja) * 1997-02-27 1998-09-11 Sony Corp 層間絶縁膜とレジスト材料層との密着性改善方法
JP2000340549A (ja) 1999-06-01 2000-12-08 Canon Inc エッチング方法及びそれを用いた半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298161B2 (ja) * 1991-10-29 2002-07-02 ソニー株式会社 ドライエッチング方法
US5534751A (en) * 1995-07-10 1996-07-09 Lam Research Corporation Plasma etching apparatus utilizing plasma confinement
US5893757A (en) * 1997-01-13 1999-04-13 Applied Komatsu Technology, Inc. Tapered profile etching method
JPH1116888A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd エッチング装置及びその運転方法
JP3838397B2 (ja) * 1997-12-02 2006-10-25 忠弘 大見 半導体製造方法
US6228775B1 (en) * 1998-02-24 2001-05-08 Micron Technology, Inc. Plasma etching method using low ionization potential gas
US6355181B1 (en) * 1998-03-20 2002-03-12 Surface Technology Systems Plc Method and apparatus for manufacturing a micromechanical device
US6797189B2 (en) * 1999-03-25 2004-09-28 Hoiman (Raymond) Hung Enhancement of silicon oxide etch rate and nitride selectivity using hexafluorobutadiene or other heavy perfluorocarbon
US6746961B2 (en) * 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
US6649531B2 (en) * 2001-11-26 2003-11-18 International Business Machines Corporation Process for forming a damascene structure
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189537A (ja) * 1996-12-26 1998-07-21 Sony Corp ドライエッチング方法
JPH10242028A (ja) * 1997-02-27 1998-09-11 Sony Corp 層間絶縁膜とレジスト材料層との密着性改善方法
JP2000340549A (ja) 1999-06-01 2000-12-08 Canon Inc エッチング方法及びそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
US6942816B2 (en) 2005-09-13
TW200425332A (en) 2004-11-16
US20040155012A1 (en) 2004-08-12
KR20050101214A (ko) 2005-10-20
TWI342045B (en) 2011-05-11
WO2004073025A3 (en) 2005-03-03
CN1771581A (zh) 2006-05-10
CN100423182C (zh) 2008-10-01
WO2004073025A2 (en) 2004-08-26
JP2006517743A (ja) 2006-07-27
JP4548618B2 (ja) 2010-09-22

Similar Documents

Publication Publication Date Title
KR101158205B1 (ko) 고종횡비 콘택트를 에칭하는 방법
JP5766230B2 (ja) プラズマ処理リアクタ
US6228775B1 (en) Plasma etching method using low ionization potential gas
US7645707B2 (en) Etch profile control
US7202176B1 (en) Enhanced stripping of low-k films using downstream gas mixing
US20070224829A1 (en) Use Of Hypofluorites, Fluoroperoxides, And/Or Fluorotrioxides As Oxidizing Agent In Fluorocarbon Etch Plasmas
KR20010079655A (ko) 수소-질소 플라즈마를 사용하여 저용량 유전체 레이어를에칭하는 방법
US5453156A (en) Anisotropic polysilicon plasma etch using fluorine gases
US6136722A (en) Plasma etching method for forming hole in masked silicon dioxide
WO2006020344A1 (en) Method for stripping photoresist from etched wafer
KR101065240B1 (ko) 플라즈마 처리 시스템에서의 에칭 동안 포토레지스트일그러짐을 감소시키는 방법
KR20100088128A (ko) 유전체 에칭에서의 프로파일 제어
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
KR101877827B1 (ko) 에칭 가스 및 에칭 방법
US8404596B2 (en) Plasma ashing method
US20020045353A1 (en) Method for manufacturing semiconductor device using octafluorobutene etching gas and semiconductor device manufactured thereby
KR101276043B1 (ko) 아산화질소를 사용하는 에치백 프로세스
US6969685B1 (en) Etching a dielectric layer in an integrated circuit structure having a metal hard mask layer
KR100702729B1 (ko) 유도-연결된 플라즈마 공정 시스템에서 고애스펙트비의미세 접점 에칭 공정

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160826

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180824

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190828

Year of fee payment: 9