JP4729884B2 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
JP4729884B2
JP4729884B2 JP2004238250A JP2004238250A JP4729884B2 JP 4729884 B2 JP4729884 B2 JP 4729884B2 JP 2004238250 A JP2004238250 A JP 2004238250A JP 2004238250 A JP2004238250 A JP 2004238250A JP 4729884 B2 JP4729884 B2 JP 4729884B2
Authority
JP
Japan
Prior art keywords
gas
film
etching
plasma
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004238250A
Other languages
English (en)
Other versions
JP2005109444A (ja
Inventor
和也 加藤
勝彦 小野
秀樹 水野
正宏 小笠原
彰規 北村
靖 稲田
晋 岡本
典之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004238250A priority Critical patent/JP4729884B2/ja
Priority to CN200410073909.6A priority patent/CN1595619A/zh
Priority to CN2008101809249A priority patent/CN101447426B/zh
Priority to US10/935,103 priority patent/US7300881B2/en
Publication of JP2005109444A publication Critical patent/JP2005109444A/ja
Application granted granted Critical
Publication of JP4729884B2 publication Critical patent/JP4729884B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Description

本発明は、炭素及びフッ素を含む化合物からなるガスを用いて基板表面をエッチングするプラズマエッチング方法に関する。
半導体デバイスの製造工程においては、プラズマを用いてエッチングを行うプロセスがあり、このエッチングプロセスは、エッチングすべき膜及び下地膜の種類に応じて処理ガスなどのプロセス条件が設定される。例えば絶縁膜をなすシリコンと酸素とを含む膜であるSiO2膜(シリコン酸化膜)やSiCOH膜(水素化酸炭化ケイ素膜)をエッチングするためには、C(炭素)とF(フッ素)とを含むガスをプラズマ化し、CF系あるいはCHF系のラジカルによりSiO2やSiCOHと反応させて除去することが知られている。具体例を挙げると、絶縁膜であるSiO2膜(シリコン酸化膜)にコンタクトホールを形成するために、CxFyガス(フロロカーボンガス)、COガス(一酸化炭素ガス)、O2ガス(酸素ガス)及び不活性ガスを用いてエッチングすることが知られている(特許文献1)。不活性ガスとしては希釈ガスとしてN2ガスを用いられることもあるが、それ自身がプラズマ化しやすいArガスを用いることによりプラズマが安定すること、あるいはCF系のガスの解離が進んでCF系の活性種が増加することなどから、Arガスが用いられることも多い。
ところで半導体デバイスは益々高集積化する傾向にあり、種々の問題が発生してくる。その一つとして、パターンが微細化し、エッチングすべき凹部であるホールや溝において互いに隣接するもの同士が接近しつつあるが、今後デザインルールによっては、例えば容量素子の埋め込み孔同士の離間距離が200nm以下にまでなることが予測されている。しかしながらホール同士がこのように接近して配置されると新たな問題が持ち上がってくる。
この点について図13〜図15を用いて説明する。図13において11はSiO2膜、12はレジストマスク(レジスト膜)、13はホールであり、このような表層部分を有する基板に対してC4F8ガス及び不活性ガスを含む処理ガスによりエッチングを行うと、ホール13、13間のレジスト部分が極めて薄いためにホール13の内周面がうねってしまい、ホール13の形状が例えば円形、楕円形などの予定としている形状が得られなくなってしまう。図14は、円形のホール13が形成されたレジストマスク12について、エッチング後に上面から見た状態であり、ホール13の形状が崩れていることを示している。このようにレジストマスク12のホール13がうねってしまうと、その形状がSiO2膜11のホールに転写され、ストライエーション(striation)が発生する、つまり当該ホール内周面に深さ方向に伸びる溝が形成されてしまう。このようにホールの形状が崩れると、ホール自体が微細であることから例えば容量素子を埋め込むホールの場合には予定の容量が確保できなくなるし、またコンタクトホールの場合には予定の導電性が確保できなくなるといった弊害が起こり、歩留まりの低下の要因になってしまう。
またエッチングガスによるレジストマスク12における角部の切削を回避することが困難である場合、ホール13、13間のレジスト部分が極めて薄いと、図15に示すように両側から角部14が削られてそれらが相互に干渉して、その結果ホール13の形状が崩れてSiO2膜のホールに転写されるおそれがあり、歩留まりの低下の要因の一つになる懸念がある。更にまたレジストマスク12のエッチング速度に対するSiO2膜のエッチング速度の割合である選択比が低下するおそれがある。パターンが微細化すると露光光源の波長が小さくなってくることから、レジスト膜の薄膜化が要求され、このため選択比が低下することは得策ではない。こうした課題は、SiO2膜に限らず、低誘電率の層間絶縁膜として注目されているSiCOH膜などにおいても同様である。このSiCOH膜は、パターンが微細化すると、凹部の上端部が拡大してしまうという問題もある。このようなことが起こると、例えば凹部が上層の回路と下層の回路とをつなぐ導電路材料を埋め込むためのビアホール(通し孔)である場合には、このビアホールが密集したところでは、孔径が不正確であるとビアホール間に容量が発生し、信号の伝達が遅れてしまうといった問題がおこる。その理由については検討中であるが、プラズマエッチング時に用いるアルゴンガスの存在によりレジストの凹部が広がり、その凹部が原因になっていると推測している。
更にまたSiCOH膜の下には、当該層のSiCOH膜のエッチングを止めるためにストップレイヤーなどとも呼ばれている下地膜(エッチング停止層)が存在する。この下地膜は例えば炭化シリコン膜、窒化シリコン膜、SiON膜及びSiCO膜などが用いられている。SiCOH膜をエッチングするときに、これら下地膜に対するSiCOH膜の選択比が小さいという課題もある。このためウエハの面内で先にSiCOH膜の底に届いた部位については、下地膜をいわゆるオーバーエッチングすることになるが、選択比が小さいことからその部位では下地膜のエッチングが進み、下地膜を突き抜けて下層の配線をエッチングしてしまうので、結果として下地膜の膜厚について面内均一性が低くなる。そうすると凹部がビアホールの場合、下層側の回路と上層側の回路とを接続する接続部位の抵抗が面内でばらついてしまい歩留まりの低下の要因になる。なお以上のような課題は特許文献1には示唆されていない。
また特許文献2には、マスク材に直径0.18μmのホールパターンを形成し、BPSG(Boron Phosphorous silicate glass)膜をエッチングするときに、下地のシリコン膜のダメージを抑えるために、エッチングガスであるC4F8ガスにキセノン(Xe)ガスを添加することが記載されている。しかしながら特許文献2には、ホールの間隔が狭くなったときの課題、選択比の課題及びSiCOH膜をエッチングするときの課題については示されていない。
特開平6−338479号:段落0026、0039、0050及び図1 特開平11−168090:段落0013、0014、0019及び0020
本発明はこのように炭素及びフッ素を含む化合物からなる活性種生成用のガスを用いて例えばシリコン及び酸素を含む絶縁膜をエッチングするときの課題を解決しようとするものである。本発明の目的は、レジストマスクに形成された互いに隣接する凹部の間隔が200nm以下である基板に対してエッチングを行うにあたって、凹部の内周面のうねりを抑え、被エッチング部位のストライエーションを低減することができ、加工形状を改善することのできるプラズマエッチング方法を提供することにある。本発明の他の目的は、エッチングを止めるための下地膜の上に積層されたシリコン及び酸素を含む絶縁膜を炭素及びフッ素を含む化合物からなるプラズマによりエッチングするにあたって、凹部の上端部が広がることを抑えることができ、またエッチングについて下地膜に対する絶縁膜の選択比が大きいプラズマエッチング方法を提供することにある。
本発明のプラズマエッチング方法は、レジストマスクに形成された互いに隣接するホール同士の離間間隔が200nm以下のパターンを含む基板に対してプラズマによりエッチングを行う方法において、
前記レジストマスクを用いてエッチングされる膜は、シリコン及び酸素を含む絶縁膜であり、
活性種生成用のガスであるC4F8ガスと、キセノンガス及びアルゴンガスを含み、キセノンガスとアルゴンガスとの総流量に対するキセノンガスの流量の比率が0.1以上、0.25以下である不活性ガスと、を含む処理ガスをプラズマ化してエッチングを行うことを特徴とする。
前記レジストマスクに形成された互いに隣接するホールは、容量素子を埋め込むためのホールをエッチングするためのパターンであるか、あるいは、コンタクトホールをエッチングするためのパターンなどが含まれる
不活性ガスを用いる理由の一つとしては、エッチングに必要な活性種を増加させることが挙げられる。本発明によれば、レジストマスクにおける凹部の間隔が200nm以下と極めて小さい場合でも、Xe(キセノン)ガスを用いることにより後述の実施例からも明らかなように凹部の内周面のうねりが抑えられる。この理由は明確ではないが、Xeガスを用いた場合には、炭素及びフッ素を含む化合物から解離して活性種が生成されるときの解離の程度が小さく、このため活性が激しいフッ素ラジカルなどのいわば余計な活性種の発生が抑えられてレジストに対する反応が弱いということが理由の一つと考えられる。
そして前記不活性ガスは、例えばXeガスとAr(アルゴン)ガスとの混合ガスを用いることができる。Arガスは活性種の増加作用が大きく、このため被エッチング部位のエッチング速度を大きくすることができるのでXeガスと混合し、その混合比を調整して用いることが好ましい。この場合XeガスとArガスとの総流量(Xe+Ar)に対するXeガスの流量の比率は0.1以上であることが好ましい。なおXeガスの流量比率が大きいとうねりに対しては良くなるが被エッチング部位のエッチング速度が遅くなることから、前記流量比率は両者の兼ね合いで設定することが好ましい。更に前記処理ガスは、酸素ガスを含むことが好ましく、このように酸素ガスを混合させればカーボン系の堆積物を除去する効果が得られる。
また本発明の他のプラズマエッチング方法は、下地膜の上に積層されたシリコン及び酸素を含む絶縁膜をプラズマによりエッチングして凹部を形成する方法において、
活性種生成用のガスであるC4F8ガスと、アルゴンガス及びキセノンガスを含み、キセノンガスとアルゴンガスとの総流量に対するキセノンガスの流量の比率が0.1以上、0.25以下である不活性ガスと、を含む処理ガスをプラズマ化してエッチングを行うことを特徴とする。シリコン及び酸素を含む膜、例えば絶縁膜は、例えば水素化酸炭化ケイ素(水素化シリコンオキシカーボネイト)膜(SiCOH膜)である。下地膜は、例えば炭化シリコン膜、窒化シリコン膜、酸窒化ケイ素(シリコンオキシナイトライド)膜(SiON膜)及び酸炭化ケイ素(シリコンオキシカーボネイト)膜(SiCO膜)から選択された膜である。
本発明によれば、炭素及びフッ素を含む化合物からなる活性種生成用のガスと、Xeガスを含む不活性ガスとを用いているため、レジストマスクに形成された互いに隣接するホールの離間間隔が200nm以下と極めて小さい場合においてホールのうねりを抑えることができる。このためこのうねりが被エッチング部位に転写されることが抑制されるので、加工形状が改善され、この結果このホールに埋め込まれる容量素子などについて予定としている特性を得ることができる。従って本発明は、今後パターンの微細化に伴ってホール同士が接近するデザインにおいて極めて有効な手法である。
また下地膜の上に積層されたシリコン及び酸素を含む絶縁膜を炭素及びフッ素を含む化合物からなるプラズマによりエッチングするにあたって、アルゴンガス及びキセノンガスを添加しているので、後述の実施例からも明らかなように凹部の上端部が広がることを抑えることができ、またエッチングについて下地膜に対する絶縁膜の選択比(絶縁膜のエッチング速度/下地膜のエッチング速度)が大きい。
本発明に係るプラズマエッチング方法を実施するためのプラズマ処理装置について図1を参照しながら初めに述べておく。図1中2は例えばアルミニウムなどの導電性部材からなり、気密に形成された処理容器であり、この処理容器2は接地されている。当該処理容器2には、所定の処理ガスを導入するためのガス供給部であるガスシャワーヘッドを兼ねた上部電極3と、被処理基板である半導体ウエハ(以下ウエハという)Wを載置するための下部電極を兼ねた載置台4とが互いに対向するようにして設けられている。また処理容器2の底部には排気管21が接続されており、この排気管21には真空排気手段例えばターボ分子ポンプやドライポンプなどの真空ポンプ22が接続されている。更に処理容器2の側壁には、開閉自在なゲートバルブ23aを備えた、ウエハWの搬入又は搬出するための開口部23が設けられている。
前記上部電極3の下面側には、ガス供給路31と連通する多数のガス拡散孔32が穿設されており、前記載置台4上に載置されたウエハWに向かって処理ガスが供給されるように構成されている。更に前記ガス供給路31は、基端側がガス供給系33に接続されている。このガス供給系33はバルブや流量調整部などの制御機器、及びガス供給源などを含むものであり、例えばCF系のガス、Arガス、Xeガス及びO2ガスなどを夫々所定の流量で混合してガス供給路31を介して供給できるように構成されている。
また上部電極3には、整合器34を介して高周波電力を供給するための高周波電源部35と、ローパスフィルタ36とが接続されている。更にまた、上部電極3の周囲には、環状のシールドリング37が上部電極3の外周部に嵌合されて設けられている。
前記載置台4は、導電性部材例えばアルミニウムなどから構成され、その表面には静電チャック41が設けられている。静電チャック41には、スイッチ42を介して直流電源部43が接続されており、直流電圧を印加することで静電引力によりウエハWを静電吸着するように構成されている。静電チャック41の周囲には、当該静電チャック41に吸着保持されたウエハWの周囲を囲むようにしてフォーカスリング44が設けられている。
また前記載置台4には、整合器51を介してバイアス用の電圧を印加する高周波電源部52が接続されると共にハイパスフィルタ53が接続されている。更にまた載置台4の下方側には例えばアルミニウムなどからなる支持体45が設けられ、この支持体45内には温調媒体である冷媒が通流するための温調手段をなす温調流体流路54が設けられている。55は冷媒流入路、56は冷媒流出路である。また57は、載置台4、支持体45及び静電チャック41内を通ってウエハWの裏面側に伝熱媒体である例えばHeガスを供給する伝熱媒体供給路であり、載置台4側からの熱がこの伝熱媒体を介してウエハWに伝熱され、これによりウエハWが所定の温度に設定されるようになっている。なお載置台4及び支持体45の内部には、図示しない搬送アームに対してウエハWの受け渡しを行うことが可能な図示しない昇降ピンが設けられている。
続いて上述のプラズマ処理装置を用いてウエハWの表面をエッチングする様子について説明する。図2(a)はこのプラズマ処理装置に搬入される基板であるウエハWの表面部を示しており、Si(シリコン)層61の上に例えば厚さ2000nm程度のSiO2膜62が積層され、更にこのSiO2膜62の表面に例えば有機ARCからなる反射防止膜63(露光時の反射を防止するための膜)を介して、例えば厚さ500nm程度のレジストマスク7が形成されている。レジストマスク7には、凹部である例えば口径Dが100nm〜300nm程度のホール71が多数形成されており、これらホール71の相互間隔dは200nm以下例えば100〜150nm程度に設定される。なおこれら数値は実施の形態のイメージが浮かぶように記載したものであって、本発明を何ら限定するものではない。
図1に説明を戻すと、先ずゲートバルブ23を開放し、ウエハWを図示しないロードロック室から処理容器2内に搬入して、下部電極4の静電チャック41上に載置し、この後ゲートバルブ23を閉じて処理容器2を気密な状態にする。そして真空ポンプ22により処理容器2内を真空排気する一方で、ガス供給路31を介して処理ガスを所定の流量で導入し、ガス拡散孔32を介してウエハWの表面に向けて均一に噴射させ、処理容器2内を例えば数十mTorrの真空度に維持する。そして処理容器2内に供給された処理ガスは、ウエハWの表面に沿って径方向外方に向かって流れ、載置台4の周囲から均一に排気される。
この例のウエハWは、SiO2膜62の表面に反射防止膜63が形成されているので、先ずこの反射防止膜63をエッチングする。このエッチングは、上部電極3に高周波電源部35から所定の高周波電力を印加すると共に下部電極である載置台4に高周波電源部52から所定の高周波電力を印加し、例えばC4F8ガス、C4F6ガス及びC5F8ガスなどのCF系ガスである活性種生成用ガスと、不活性ガスであるArガスと、O2ガスとを処理容器2内に導入して行われる。
反射防止膜63をエッチングした後、続いてSiO2膜62のエッチングを行う。このエッチングは、上部電極3及び載置台(下部電極)4に夫々所定の高周波電力を印加すると共に、CF系ガスあるいはCHF系ガスといったエッチングガスとともにArガス及びXeガスを導入して行われる。処理ガスの流量の適切な値はCF系あるいはCHF系ガスのガス種によっても異なるため、後述の実施例でその具体値を明らかにする。またウエハWの処理時の温度はプラズマからの熱と載置台4側への放熱とのバランスで例えば10〜40℃程度に設定される。こうして図2(b)に示すようにSiO2膜62がエッチングされ、例えば容量素子の埋め込み用のホール64が形成される。そして容量素子を形成する工程については、このホール64の内面に沿って先ず薄い誘電膜例えばSiO2膜を形成し、その後ポリシリコンを埋め込むことで例えばトレンチキャパシタが形成されることになる。
次いでSiO2膜62のエッチングについて詳述すると、処理ガスは高周波電力のエネルギーによってプラズマ化されるが、Arガス及びXeガスは例えばCF系のガスに比べてプラズマ化しやすいため、CF系のガスはこれら不活性ガスのプラズマのエネルギーによってもプラズマ化が促進され、エッチングに有効な活性種であるCF2、C2F4などのラジカルやイオン種を生成する。そしてArガスはCF系のガスの解離を促進させる程度が大きいため、Arガスのみで解離させると、ホール71同士が200nm以下と接近している場合には、活性種によるレジストマスク7に対する反応が強すぎてホール71の内周面にうねりが生じ、またホール71の上端部におけるレジストマスク7の角部の削り取りが激しくなり、両側からの削り取りの相乗作用も加わって、高さが小さくなっていく現象が起こる場合がある。これに対してホール71同士が離れている場合には、不活性ガスとしてArガスのみを用いてもうねりが実質起こらないし、また角部の削り取りが起こってもホールの形状を大きく乱すまでには至らない。この理由については、CF系のガスの解離が進んでFラジカルが生成され、その量は、従来のようにホール同士がある程度離れている場合には問題にならない量であったが、ホール同士が接近している場合には、影響が出てくるものと推測される。
ここでこの実施の形態では不活性ガスとしてXeガスも添加しているため、ホール71のうねりが抑えられる。この理由について推測すると、Xeガスのプラズマの電子温度はArガスに比べて低いことから、CF系ガスの解離の程度を小さくしていると考えられる。そのためArガスとXeガスとの流量比を調整することで活性種の解離の程度をエッチングに対して最適な状態にし、SiO2膜62のエッチング速度を確保しつつレジストマスク7に対する反応を弱め、レジストマスク7のホール71の内周面のうねりを抑えかつ角部の削り取り作用を弱めている。このためSiO2膜62におけるホール64のストライエーションが抑えられて加工形状が改善され、従って当該ホール64に埋め込まれる例えば容量素子について設計値に沿った容量を確保することができるので、歩留まりの向上を図ることができる。
またArガスは、SiO2が露出している部分に堆積するフロロカーボン膜をスパッタリング効果により除去するので、CF系のガスの解離を促進させる効果と共にエッチング開口部の抜け性(エッチストップを防止する効果)を高める効果がある。なおO2ガスは、SiO2が露出している部分に堆積するカーボン系の堆積物を除去する役割を果たす。
本発明では、不活性ガスとしてArガス以外の不活性ガスとXeガスとを混合してもよいし、あるいはXeガス単独としてもよい。更にエッチングされる材質としてはSiO2膜に限定されるものではなく、例えばSiOC、SiCOH(炭素及び水素添加シリコン酸化膜)などであってもよい。また本発明は、レジストマスクにおける互いに隣接する凹部の間隔が全て200nm以下であることに限らず、互いに隣接する凹部の間隔が200nm以下のパターンと互いに隣接する凹部の間隔が200nmよりも大きいパターンとが混在していてもよい。本発明のエッチング方法を実施する装置は、平行平板方式のプラズマ処理に限られるものではなく、例えばマイクロ波をアンテナを通じて処理容器内に導入してプラズマを発生させる装置あるいは電子サイクロトロン共鳴を利用してプラズマを発生させる装置などであってもよい。
ここでシリコン及び酸素を含む膜である例えばSiCOH膜については炭素及びフッ素を含むエッチングガスによりエッチングするにあたって、ArガスとXeガスとの混合ガスを用いてエッチングすることは有効である。図9は、SiCOH膜81中にビアホールのための凹部80を形成する様子を示す図である。図中82は例えばSiCからなる下地膜であり、この下地膜82は、ストップレイヤー(エッチング停止膜)として設けられている。即ち、SiCOH膜81をエッチングしているプロセスにおいてそのSiCOH膜81の底面まで削りきったときにその位置でエッチングを止めるためのもの、言い換えるとそれ以上エッチングが進むことを防ぐためのものである。また83はレジストマスクである。
このような構造の基板表面に対して、SiCOH膜81を既述のようにしてエッチングすると、後述の実験結果から分かるようにSiCOH膜81のホール80上端部の内周面の拡大を抑えることができ、また下地膜82に対するSiCOH膜81の選択比(SiCOH膜のエッチング速度/下地膜のエッチング速度)が大きくなる。その理由については明確に把握できていないが、Xeガスのプラズマの電子温度はArガスに比べて低いことから、CF系ガスの解離の程度が小さくなり、このことに起因して、SiCOH膜81の孔の上端部に対して、また下地膜82に対して、エッチング作用が弱まっているのではないかという推測を立てている。
そしてArガスにXeガスを混ぜることにより、Xeが重いことから高い垂直性をもって膜に入射し、そのためにマスクに対して横方向のスパッタが抑えられるか、あるいは既述のようにCF系の解離の程度が小さいので、等方的エッチング効果の大きいフッ素ラジカルの発生が抑制されるのではないかという推測も立てている。即ち、SiCOH膜81のホール上端部の内周面の拡大は、下地膜が露出してエッチングの活性種が行き場を失い、この結果その上のマスクの内周を削ってマスクの孔が拡がることに起因しており、このためXeガスを混ぜることにより下地膜露出後におけるマスクの内周を削る効果が小さくなると考えられる。
なおシリコン及び酸素を含む例えば絶縁膜は、SiCOH膜に限らずSiCO膜であってもよい。また下地膜は炭化シリコン膜に限らず、窒化シリコン膜、SiON膜及びSiCO膜から選択された膜であってもよい。
このような実施の形態によれば、SiCOH膜の凹部の上部の拡大が抑えられるので、例えばビアホールのエッチングに適用したときにビアホール間の容量成分の発生を抑え、信号の伝達を遅らせるといった弊害を回避できる。また下地膜のエッチングが抑えられるので、つまり下地膜に対するSiCOH膜のエッチングの選択比が大きいことから、下地膜を突き抜けて下層の配線をエッチングするおそれがないので、ビアホールにおける抵抗について高い面内均一性が得られ、このため歩留まりの向上を図ることができる。
次に本発明の効果を確認するために行った実験について述べる。
(実験1)
図2に示した表層部を有すると共に、レジストマスク7のホール71が図3に示すように各々楕円形状でありかつ千鳥状に配列されているウエハに対して、図1に示すプラズマ処理装置を用いてエッチングを行った。レジストマスク7の膜厚は500nmであり、ホール71における長径D1及び短径D2は夫々300nm及び250nmであり、ホール71同士の相互間隔dは100nmである。またエッチングすべきSiO2膜62はTEOSを原料としてCVDにより成膜したものであって、膜厚は2000nmである。プロセス条件は以下の通りである。
a.反射防止膜のエッチング時のプロセス条件
上部電極の高周波電力:60MHz、1500W
下部電極の高周波電力:2MHz、400W
処理圧力:3.3Pa(25mTorr)
処理ガス:CF4/Ar/O2=70/750/15sccm
b.SiO2膜のエッチング時のプロセス条件
上部電極の高周波電力:6MHz、3000W
下部電極の高周波電力:2MHz、3300W
処理圧力:5.3Pa(40mTorr)
処理ガス:C4F8/Ar/Xe/O2=35/別記/別記/27sccm
なおArとXeの流量は各例毎に設定しているので各例において記載している。
A.比較例1
上記のプロセス条件において、Arの流量を1400sccmとしXeの流量をゼロとした。
B.実施例1−1
上記のプロセス条件において、ArとXeとの流量を夫々1250sccm及び150sccmとした。
C.実施例1−2
上記のプロセス条件において、ArとXeとの流量を夫々1150sccm及び250sccmとした。
D.実施例1−3
上記のプロセス条件において、ArとXeとの流量を夫々1050sccm及び350sccmとした。
E.実験結果
各例毎に、SiO2膜62のエッチングを行った後、レジストマスク7を除去してSiO2膜62の表面におけるホール64の形状をSEMにより観察し、またSiO2膜62のエッチングの途中でプロセスを停止して、レジストマスク7の残存膜厚とホール64の深さとから選択比を求めた。なおSiO2膜62のエッチングは、計算で求めた終点よりも長い時間エッチング、即ちオーバーエッチングを行った。
図4はこのような実験結果をイメージとして表すために、SEMによる上面及び断面の写真に基づいて記載した図である。写真観察の結果から、不活性ガスとしてXeを加えないでArガスのみを用いた場合には、ホール64の形状が乱れていて内周面にストライエーションが発生していることが分かった。これはレジストマスク7におけるホール71の内周面にうねりが生じてそれがSiO2膜62のホール64に転写されたものと推察される。そしてレジストマスク71の断面形状を見ると、側面が荒れた形状、角部が削られて大きく段差が形成されたものなどが見受けられる。これに対してXeガスを加えると、ホール64の形状の乱れが少なくなると共に、レジストマスク71の断面形状も良好になり、Xeガスを増やすにつれて改善されている。
一方選択比についてはXeガスを加えない場合には、2.4であるが、Xeガスが150sccm、250sccm及び350sccmの場合には夫々4.0、4.1及び3.7となっている。なお実際には選択比はウエハの中央部及び周縁部において求めており、図4に示した数値はウエハの中央部の値であるが、周縁部における選択比の傾向は中央部と同様であった。この例では選択比は、Xeガスが250sccmのときが最大であることから、Xeガスを加えることにより選択比が向上するが、ArガスとXeガスの総流量に対してXeガスの流量の割合(Xe/(Xe+Ar))がある値を越えると選択比が低下していくことが分かる。これはArガスの比率が小さくなるとC4F8ガスの解離の進む度合いが小さくなってSiO2膜62のエッチング速度が低下することが要因の一つと推測される。よってこの実験からストライエーション防止とエッチング速度はトレードオフの関係にあることがわかる。実験1では、0.1≦Xe/(Xe+Ar)≦0.25の範囲中でストライエーションと所望のエッチング速度を得ることができる。
(実験2)
CF系のガスとしてC4F8ガスを用いる代わりにC4F6ガスを用い、更にO2ガスの流量を55sccmとした他は、実験1と同様にして全く同様の実験を行った。SiO2膜62のホール64の形状及びレジストマスク71の断面形状については、実施例1と同様の傾向であったが、選択比についてはXeガスがゼロ、150sccm、250sccm及び350sccmの場合には夫々5.4、6.6、5.8及び6.2であったことから、選択比が最大となる不活性ガス中のXeガスの割合は、ガスの種類によって変わってくることが分かる。
(実験3)
CF系のガスとしてC4F8ガスを用いる代わりにC5F8ガスを用いて同様の実験を行った。ただしこの例ではXeガスを加えた場合と加えない場合との比較を行うのではなく、Xeガスを加えた状態でパラメータを振って調べてみた。具体的には、C5F8/Xe/O2=24/175/40sccmとし、Arガスを525sccm〜825sccmの間で種々設定した。またプロセス圧力を2.6Pa(20mTorr)〜4Pa(30mTorr)の間で種々設定し、更に下部電極の高周波電力を夫々3000W〜3800Wの間で種々設定した。いずれの場合においてもSiO2膜62のホール64の形状及びレジストマスク71の断面形状は良好であったが、上記のパラメータを振った範囲においては、殆ど差がなかった。従ってこの結果からC5F8ガスの場合にも同様の効果があることが分かる。
(実験4)
レジストマスク7のホール71が図5に示すように各々長穴形状でありかつ縦横に配列されているウエハに対して同様にしてエッチングを行った。ホール71における縦の長さD1及び横の長さD2は夫々300nm及び150nmであり、ホール71同士の相互間隔dは120nmである。またレジストマスク7の膜厚は400nmであり、被エッチング部位の材質はBPSG膜(ボロン、リンドープのシリケートガラス膜)であって、その膜厚は2000nmである。プロセス条件は以下の通りであるが、高周波電力の周波数は実験1と同様であるため記載していない。
a.反射防止膜のエッチング時のプロセス条件
上部電極の高周波電力:1000W
下部電極の高周波電力:750W
処理圧力:6.7Pa(50mTorr)
処理ガス:CHF3/CH2F2/Ar/O2=20/35/300/15sccm
b.SiO2膜のエッチング時のプロセス条件
上部電極の高周波電力:1600W
下部電極の高周波電力:1500W
処理圧力:3.6Pa(27mTorr)
処理ガス:C4F8/Ar/Xe/O2=48/別記/別記/18sccm
なおArとXeの流量は各例毎に設定しているので各例において記載している。
A.比較例4
上記のプロセス条件において、Arの流量を600sccmとしXeの流量をゼロとした。
B.実施例4−1
上記のプロセス条件において、ArとXeとの流量を夫々480sccm及び120sccmとした。
C.実施例4−2
上記のプロセス条件において、ArとXeとの流量を夫々450sccm及び150sccmとした。
D.実施例4−3
上記のプロセス条件において、ArとXeとの流量を夫々420sccm及び180sccmとした。
E.実験結果
各例毎に、実験1と同様の観察を行い、またウエハの中央部について選択比を求めた。図6は、レジストマスクを除去してBPSG膜を上面から見たホールの形状をイメージとして表すために、SEMによる写真に基づいて記載した図であり、また選択比についても記載してある。写真観察の結果から実施例1と同様の結果であることが分かった。即ち不活性ガスとしてXeを加えないでArガスのみを用いた場合には、ホール64の形状が乱れていて内周面にストライエーションが発生しているが、Xeガスを加えると、ホール64の形状の乱れが少なくなると共に、レジストマスク71の断面形状も良好になり、Xeガスを増やすにつれて改善されていた。また選択比についても、Xeガスを加えることにより選択比が向上するが、Xeガスの流量が150sccmよりも180sccmの方が選択比が小さいことから、この例においてもArガス及びXeガスの総流量に対してXeガスの流量の割合がある値を越えると選択比が低下していくことが分かる。
(実験5)
実験4で用いたウエハにおいてBPSG膜を2000nmとした他は同様のウエハを用いてエッチングを行った。この例ではホールの深さ方向の形状を直線化するために2段階でエッチングを行った。反射防止膜のエッチングのプロセス条件は実験4と同様であり、BPSG膜のエッチングのプロセス条件は以下の通りである。
a.プラズマの着火プロセス
上部電極の高周波電力:1800W
下部電極の高周波電力:0W
処理圧力:3.6Pa(27mTorr)
処理ガス:C4F8/Xe/Ar/O2=48/120/480/18sccm
処理時間:5秒
b.第1のエッチング工程
上記の着火プロセスにおける条件において下部電極の高周波電力を1500Wとして120秒間エッチングを行った。
c.第2のエッチング工程
上部電極の高周波電力:1800W
下部電極の高周波電力:1800W
処理圧力:2.7Pa(20mTorr)
処理ガス:C4F6/CF4/Xe/Ar/O2=21/7/別記/別記/19sccm
なおArとXeの流量は各例毎に設定しているので各例において記載している。
A.比較例5
上記のプロセス条件において、Arの流量を500sccmとしXeの流量をゼロとした。
B.実施例5−1
上記のプロセス条件において、ArとXeとの流量を夫々450sccm及び50sccmとした。
C.実施例5−2
上記のプロセス条件において、ArとXeとの流量を夫々400sccm及び100sccmとした。
D.実施例5−3
上記のプロセス条件において、ArとXeとの流量を夫々375sccm及び125sccmとした。
E.実験結果
各例毎に、実施例1と同様の観察を行い、またウエハの中央部について選択比を求めた。写真観察の結果から実施例5と同様の結果であり、この場合においてもXeガスの添加によりホール64の形状が改善されることが分かった。また比較例5、実施例5−1、5−2及び5−3のレジストエッチングレートは夫々63nm/min、54nm/min、49nm/min、69nm/minとなり、同様の傾向にあることが分かった。
(実験6)
レジストマスク7のホール71が図7(a)に示すように各々円形状でありかつ縦横に配列されているウエハに対して同様にしてエッチングを行った。ホール71の口径D3は160nmであり、ホール71同士の相互間隔dは150nmである。またレジストマスク7の膜厚は350nmである。被エッチング部位はTEOSを原料としてCVDにより成膜したSiO2膜であり、その膜厚は2000nmである。プロセス条件は以下の通りである。
a.反射防止膜のエッチング時のプロセス条件
上部電極の高周波電力:1500W
下部電極の高周波電力:200W
処理圧力:20Pa(150mTorr)
処理ガス:CF4/CO=160/30sccm
b.SiO2膜のエッチング時のプロセス条件
上部電極の高周波電力:2800W
下部電極の高周波電力:3800W
処理圧力:2.7Pa(20mTorr)
処理ガス:C4F6/C4F8/Ar/Xe/O2=35/10/別記/別記/44sccm
A.比較例6
上記のプロセス条件において、Arの流量を700sccmとしXeの流量をゼロとした。
B.実施例6
上記のプロセス条件において、ArとXeとの流量を夫々350sccm及び350sccmとした。
C.実験結果
各例毎に、実施例1と同様の観察を行い、またウエハの中央部について選択比を求めた。図7(b)、(c)は、レジストマスクを除去してSiO2膜を上面から見たホールの形状をイメージとして表すために、SEMによる写真に基づいて記載した図である。この例においても不活性ガスとしてXeを加えないでArガスのみを用いた場合には、ホール71の形状が乱れていて内周面にストライエーションが発生しているが、Xeガスを加えると、ホール64の形状が改善されていた。選択比についても、Xeガスを加えることにより選択比が6.8から8.0に向上している。
今回の実験結果は、レジストの凹部としてホール形状を形成した場合の結果を主に示しているが、図8に示すようにレジストマスク7の凹部としてライン状に形成された溝部70のようなパターン形状でも同様な効果が得られる。
(実験7)
SiCOH膜をエッチングするにあたり、本発明の方法を利用するとホール上端部の広がりを抑えられること及び下地膜であるSiC膜との選択比が良好であることを確認するための実験(実験例7−1及び実験例7−2)を図1に示す装置を用いて行った。
(実験例7−1)
実験に用いた基板表面の構造は、図9に示した構造と同様であり、シリコン基板の上に順番にSiC(炭化ケイ素)膜82、SiCOH膜81、レジスト膜83が積層されているものを用いた。プロセス条件は以下に示す通りである。
a.SiCOH膜のエッチング時のプロセス条件
[メインステップ時のプロセス条件]
上部電極の高周波電力:60MHz、400W
下部電極の高周波電力:2MHz、1500W
処理圧力:13.3Pa(100mTorr)
処理ガス:CHF3/Ar/Xe/N2=60/別記/別記/130sccm
[オーバーエッチステップ時のプロセス条件]
上部電極の高周波電力:60MHz、800W
下部電極の高周波電力:2MHz、2800W
処理圧力:4Pa(30mTorr)
処理ガス:C4F8/Ar/Xe/N2=60/別記/別記/180sccm
なおArとXeの流量は、各例において記載している。またメインステップとは概略的に言えばSiCOH膜81をエッチングしている段階であり、オーバーエッチステップとは下地膜であるSiC膜82をエッチングしている段階である。即ちSiCOH膜81をエッチングしているときに各部位のエッチング速度が異なるので、先に下地膜に届いた部位はオーバーエッチになり、最も遅い部位は下地膜に向かってエッチングされることになる。オーバーエッチステップとメインステップとの切り換わるタイミングは、例えば最もエッチング速度の速い部位において下地膜が露出するであろうタイミングを調べておき、そのタイミングとすることができる。
A.比較例7−1
上記のプロセス条件において、メインステップ及びオーバーエッチステップ共に、Arの流量を1000sccmとしXeの流量をゼロとした。
B.実施例7−1
上記のプロセス条件において、メインステップ及びオーバーエッチステップ共に、ArとXeとの流量を夫々800sccm及び200sccmとした。
C.実験結果
各例毎に、メインステップ及びオーバーエッチステップを行った後、レジストマスクを除去してSiCOH膜81の表面におけるホールの形状をSEM(Scanning Electoron Microscope)により観察した。
図10はこのような実験結果をイメージとして表すために、SEMによる上面及び側面の写真に基づいて記載した図である。写真観測の結果から、メインステップ及びオーバーエッチステップ共に、不活性ガスとしてXeガスを加えないでArガスのみを用いた場合、図10(a)に示すように、SiCOH膜81のホール上端部の口径D4が180nmであった。メインステップ及びオーバーエッチステップ共に、ArガスにXeガスを加えて用いた場合、図10(b)に示すように、SiCOH膜81のホール上端部の口径D5が168nmであった。
またレジストマスクを除去する前の基板の上面をSEMで観測すると、レジストマスクの間隔が拡がっていることを確認した。このことからレジストマスクの間隔が拡がるからSiCOH膜81のホール上端部も拡がると言える。このようにArガスにXeガスを加えて用いた方が、エッチング後のSiCOH膜81のホール上端部の口径の拡大を抑えられることが理解できる。
(実験例7−2)
実験に用いた基板表面の構造は図11に示す通りである。84は反射防止膜、85はTEOS膜、である。TEOS膜85は、TEOS(Tetra Ethyl Ortho Silicate)を原料としてCVDにより成膜したSiO2膜であり、ハードマスクのために設けられている。即ちレジストのみでマスクを形成すると消耗が激しいためにハードマスクをレジストの下に敷いて多層化し、マスクの消耗を抑えるようにしている。図11において、レジスト膜83の膜厚は380nm、反射防止膜の膜厚84は65nm、TEOS膜(SiO2膜)85の膜厚は50nm、SiCOH膜81の膜厚は360nm、SiC(炭化ケイ素)膜82の膜厚は50nmである。プロセス条件は以下に示す通りである。なお反射防止膜のエッチング時のプロセス条件については、既述の実験例とほぼ同様であることから、記載を省略する。
a.SiCOH膜のエッチング時のプロセス条件
メインステップに続いてオーバーエッチステップを行っているが、オーバーエッチステップにおいて選択比を求めた。
〔オーバーエッチステップ時のプロセス条件〕
上部電極の高周波電力:60MHz、1500W
下部電極の高周波電力:2MHz、3000W
処理圧力:6.7Pa(50mTorr)
処理ガス:C4F8/Ar/Xe/N2=60/別記/別記/200sccm
なおArとXeの流量は、各例において記載している。
A.比較例7−2
上記のプロセス条件において、Arの流量を1000sccmとしXeの流量をゼロとした。
B.実施例7−2
上記のプロセス条件にいて、ArとXeとの流量を夫々600sccm及び400sccmとした。
C.実験結果
ウエハの中央部においてパターンが密な部分の選択比と疎な部分の選択比及びウエハの周縁部においてパターンが密な部分の選択比と疎な部分の選択比を求めた。その結果を図12に示す。
図12(a)はウエハの中央部における結果である。C4F8ガスにArガス及びXeガスを添加してSiCOH膜81のエッチングを行うと、パターンが密な部分及び疎な部分において20以上の選択比が得られた。選択比が20以上というのは、選択比が20より低い値を示さないという意味であり、ウエハの中央部では、20以上の正確な選択比を測ることができなかったためにこのような記載に留めた。
また図12(b)はウエハの周縁部における結果である。C4F8ガスにArガス及びXeガスを添加してSiCOH膜81のエッチングを行うと、パターンが密な部分では選択比が29.3であり、パターンが疎な部分では選択比が26.0であった。
このようにSiCO膜81の下地膜としてSiC膜82を形成している場合において、C4F8ガスにArガス及びXeガスを添加してSiCOH膜81のエッチングを行うと、高い選択比が得られることが理解できる。
本発明の実施の形態に用いられるプラズマ処理装置を示す縦断面図である。 プラズマ処理装置に搬入される基板の表面部及びプラズマ処理された後の基板の表面部を示す説明図である。 実施例1に用いた基板上のレジストマスクのホールの配列パターンを示す平面図である。 実施例1において各例における、SiO2膜のホールの平面形状及びレジストマスクの断面形状を示す説明図である。 実施例4に用いた基板上のレジストマスクのホールの配列パターンを示す平面図である。 実施例4において各例における、SiO2膜のホールの平面形状を示す説明図である。 実施例6に用いた基板上のレジストマスクのホールの配列パターン、及び各例におけるSiO2膜のホールの平面形状を示す説明図であるを示す平面図である。 レジストマスクのパターン形状の他の例を示す説明図である。 本発明の他の実施の形態に用いられる基板の表面構造の断面図である。 比較例7及び実施例7における、SiCOH膜のホールの平面形状及び断面形状を示す説明図である。 実施例7−2において使用した基板の表面構造を示す断面図である。 ウエハの中央部及び周縁部においてパターンが密な部分の選択比と疎な部分の選択比とを示した説明図である。 SiO2膜上にレジストマスクが形成されている状態を示す断面図である。 図13の基板に対して従来のエッチング方法を適用したことにより、レジストマスクの凹部がうねっている状態を示す平面図である。 図13の基板に対して従来のエッチング方法を適用したことにより、レジストマスクの肩部が削られていく様子を示す断面図である。
符号の説明
2 処理容器
3 上部電極
31 ガス供給路
35 高周波電源部
4 載置台(下部電極)
41 静電チャック
W 半導体ウエハ
62 SiO2膜
63 反射防止膜
64 ホール
7 レジストマスク
71 ホール
80 ホール
81 SiCOH膜
82 SiC膜
83 レジスト膜
84 反射防止膜
85 TEOS膜



Claims (6)

  1. レジストマスクに形成された互いに隣接するホール同士の離間間隔が200nm以下のパターンを含む基板に対してプラズマによりエッチングを行う方法において、
    前記レジストマスクを用いてエッチングされる膜は、シリコン及び酸素を含む絶縁膜であり、
    活性種生成用のガスであるC4F8ガスと、キセノンガス及びアルゴンガスを含み、キセノンガスとアルゴンガスとの総流量に対するキセノンガスの流量の比率が0.1以上、0.25以下である不活性ガスと、を含む処理ガスをプラズマ化してエッチングを行うことを特徴とするプラズマエッチング方法。
  2. 前記処理ガスは、更に酸素ガスを含むことを特徴とする請求項1に記載のプラズマエッチング方法。
  3. 前記レジストマスクに形成された互いに隣接するホールは、容量素子を埋め込むためのホールをエッチングするためのパターンであるか、あるいは、コンタクトホールをエッチングするためのパターンであることを特徴とする請求項1または2に記載のプラズマエッチング方法。
  4. 下地膜の上に積層されたシリコン及び酸素を含む絶縁膜をプラズマによりエッチングして凹部を形成する方法において、
    活性種生成用のガスであるC4F8ガスと、アルゴンガス及びキセノンガスを含み、キセノンガスとアルゴンガスとの総流量に対するキセノンガスの流量の比率が0.1以上、0.25以下である不活性ガスと、を含む処理ガスをプラズマ化してエッチングを行うことを特徴とするプラズマエッチング方法。
  5. シリコン及び酸素を含む絶縁膜は、水素化酸炭化ケイ素膜(SiCOH膜)であることを特徴とする請求項記載のプラズマエッチング方法。
  6. 下地膜は、炭化シリコン膜、窒化シリコン膜、酸窒化ケイ素膜(SiON膜)及び酸炭化ケイ素膜(SiCO膜)から選択された膜であることを特徴とする請求項4または5記載のプラズマエッチング方法。
JP2004238250A 2003-09-08 2004-08-18 プラズマエッチング方法 Expired - Fee Related JP4729884B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004238250A JP4729884B2 (ja) 2003-09-08 2004-08-18 プラズマエッチング方法
CN200410073909.6A CN1595619A (zh) 2003-09-08 2004-09-06 等离子体蚀刻方法
CN2008101809249A CN101447426B (zh) 2003-09-08 2004-09-06 等离子体蚀刻方法
US10/935,103 US7300881B2 (en) 2003-09-08 2004-09-08 Plasma etching method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003315844 2003-09-08
JP2003315844 2003-09-08
JP2004238250A JP4729884B2 (ja) 2003-09-08 2004-08-18 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
JP2005109444A JP2005109444A (ja) 2005-04-21
JP4729884B2 true JP4729884B2 (ja) 2011-07-20

Family

ID=34554182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004238250A Expired - Fee Related JP4729884B2 (ja) 2003-09-08 2004-08-18 プラズマエッチング方法

Country Status (3)

Country Link
US (1) US7300881B2 (ja)
JP (1) JP4729884B2 (ja)
CN (2) CN101447426B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285942A (ja) * 2004-03-29 2005-10-13 Tadahiro Omi プラズマ処理方法及びプラズマ処理装置
US7352064B2 (en) * 2004-11-04 2008-04-01 International Business Machines Corporation Multiple layer resist scheme implementing etch recipe particular to each layer
DE112006002927B4 (de) * 2006-01-09 2010-06-02 Seoul Opto Device Co. Ltd., Ansan Licht emittierende Diode mit ITO-Schicht und Verfahren zur Herstellung einer solchen
JP4922718B2 (ja) * 2006-10-04 2012-04-25 株式会社日立ハイテクノロジーズ 絶縁膜ドライエッチング方法
JP5214152B2 (ja) * 2007-02-08 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2008198659A (ja) * 2007-02-08 2008-08-28 Tokyo Electron Ltd プラズマエッチング方法
KR20100031962A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 카본계막 식각 방법 및 이를 이용한 콘택홀 형성방법
TWI435386B (zh) * 2009-07-21 2014-04-21 Ulvac Inc 被膜表面處理方法
WO2014092856A1 (en) 2012-12-14 2014-06-19 The Penn State Research Foundation Ultra-high speed anisotropic reactive ion etching
WO2016052291A1 (ja) * 2014-09-30 2016-04-07 住友大阪セメント株式会社 静電チャック装置
CN109324369A (zh) * 2018-12-12 2019-02-12 科新网通科技有限公司 一种平面波导器件的生产工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208499A (ja) * 1999-01-06 2000-07-28 Internatl Business Mach Corp <Ibm> 自己整合スペ―サを有する半導体構造の製造方法
JP2003045964A (ja) * 2001-07-30 2003-02-14 Nec Corp 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335612A (ja) * 1994-06-13 1995-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
US6544429B1 (en) * 1999-03-25 2003-04-08 Applied Materials Inc. Enhancement of silicon oxide etch rate and substrate selectivity with xenon addition
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6942816B2 (en) * 2003-02-12 2005-09-13 Lam Research Corporation Methods of reducing photoresist distortion while etching in a plasma processing system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208499A (ja) * 1999-01-06 2000-07-28 Internatl Business Mach Corp <Ibm> 自己整合スペ―サを有する半導体構造の製造方法
JP2003045964A (ja) * 2001-07-30 2003-02-14 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN101447426B (zh) 2012-05-02
US20050101137A1 (en) 2005-05-12
US7300881B2 (en) 2007-11-27
CN101447426A (zh) 2009-06-03
JP2005109444A (ja) 2005-04-21
CN1595619A (zh) 2005-03-16

Similar Documents

Publication Publication Date Title
TWI796358B (zh) 選擇性蝕刻的自對準通孔製程
US6211092B1 (en) Counterbore dielectric plasma etch process particularly useful for dual damascene
US6197680B1 (en) Method for forming conductive line
JP4657458B2 (ja) 低容量の誘電体層をエッチングするための技術
US20060172546A1 (en) Dry-etching method
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
JP2002525840A (ja) 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス
KR20030086998A (ko) 유기질 저유전율 물질 에칭을 위한 독자적 방법
JP4477750B2 (ja) エッチング方法
KR20140095031A (ko) 다중-층 필름 스택에서 자기-정렬 비아 및 트렌치를 에칭하는 방법
JP2008198659A (ja) プラズマエッチング方法
JP4729884B2 (ja) プラズマエッチング方法
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
KR20150031227A (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP5011782B2 (ja) 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
WO2003081655A1 (fr) Procédé d&#39;attaque chimique au plasma
JP2007508697A (ja) 一酸化二窒素を使用したエッチバック方法
US6844264B2 (en) Dry etching method
JP4643916B2 (ja) 層間絶縁膜のドライエッチング方法及びその装置
JP2001118825A (ja) エッチング方法
JP4615290B2 (ja) プラズマエッチング方法
JP2021028968A (ja) 基板および基板処理方法
KR102646804B1 (ko) 실리콘 질화물층을 포함하는 기판을 처리하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4729884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees