CN1595619A - 等离子体蚀刻方法 - Google Patents

等离子体蚀刻方法 Download PDF

Info

Publication number
CN1595619A
CN1595619A CN200410073909.6A CN200410073909A CN1595619A CN 1595619 A CN1595619 A CN 1595619A CN 200410073909 A CN200410073909 A CN 200410073909A CN 1595619 A CN1595619 A CN 1595619A
Authority
CN
China
Prior art keywords
gas
film
etching
plasma
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200410073909.6A
Other languages
English (en)
Inventor
加藤和也
小野胜彦
水野秀树
小笠原正宏
北村彰规
小林典之
稻田靖
冈本晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1595619A publication Critical patent/CN1595619A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明在对形成于抗蚀剂掩膜上的相互邻接的孔或槽等凹部的间隔在200nm以下的基板进行蚀刻时，可抑制凹部内周面的弯曲，减少被蚀刻部位，例如SiO2膜的孔的条痕。使C4F8气体、C4F6气体和C5F8气体等的活性种形成用的气体，和包含氙气和例如氩气的不活泼性气体的处理气体等离子体化，进行蚀刻。在这种情况下，氙气的流量相对于氙气和氩气的总流量的比率在0.1以上。

Description

等离子体蚀刻方法
技术领域
本发明涉及利用由含有碳和氟的化合物形成的气体，对基板表面进行蚀刻的等离子体蚀刻方法。
背景技术
在半导体器件制造工序中，有利用等离子体进行蚀刻的步骤。该蚀刻步骤，根据应该蚀刻的膜和衬底膜的种类，设定处理气体等处理条件。例如，为了蚀刻作为形成绝缘膜的含硅和氧的膜即SiO2膜(氧化硅膜)和SiCOH膜(氢氧碳化硅膜)，将含有C(碳)和F(氟)的气体等离子体化，利用CF系或CHF系的原子团，与SiO2或SiCOH反应而除去。举一个具体例子：为了在作为绝缘膜的SiO2膜(氧化硅膜)上作出接触孔，利用CXFY气体(氟化碳气体)、CO气体(一氧化碳气体)、O2气(氧气)和不活泼性气体进行蚀刻(专利文献1)。作为不活泼性气体，使用N2气作为稀释气体，但通过使用本身容易等离子体化的Ar气，等离子体稳定，或者随着CF系气体的分离，CF系的活性种增加，因此使用Ar气的情况也较多。
然而，半导体装置日益趋向高集成化，产生各种问题。一个问题是，图形微细化，在作为蚀刻凹部的孔或槽中，相互邻近的器件之间接近，而今后根据设计规则估计容量元件的埋入孔之间的间隔距离可达200nm以下。然而，孔之间这样接近配置会带来新的问题。
现利用图13～图15来说明这点。在图13中，11为SiO2膜，12为抗蚀剂掩膜(保护膜)，13为孔。当利用含有C4F8气体和不活泼性气体的处理气体对具有这种表层部分的基板进行蚀刻时，由于孔13，13之间的抗蚀剂部分极薄，孔13的内周面弯曲，孔13的形状得不到圆形、椭圆形等预定的形状。图14是关于形成圆形孔13的抗蚀剂掩膜12，是蚀刻后从上面看的状态，可看出孔13的形状被破坏。这样，当抗蚀剂掩膜12的孔13弯曲时，其形状复制在SiO2膜11的孔上，产生条痕。即在该孔的内周面上形成向深度方向延伸的槽。这样，当孔的形状被破坏时，因为孔本身很细小，在例如埋入容量元件的孔的情况下，不能确保预定的容量。另外，在接触孔的情况下，不能确保预定的导电性，从而成为成品率降低的主要原因。
另外，在难以避免蚀刻气体对抗蚀剂掩膜12的角部切削情况下，当孔13，13之间的抗蚀剂部分极薄时，如图15所示，角部14从两侧被削去，它们互相干扰，结果孔13的形状被破坏，还具有复制在SiO2膜的孔上的可能性，成为成品率降低的主要原因之一。另外，有SiO2膜的蚀刻速度相对于抗蚀剂掩膜12的蚀刻速度的比例的选择比降低的可能性。由于当图形很细小时，曝光光源的波长小，要求保护膜很薄，这样，选择比降低不适合。这个问题不限于SiO2膜，在作为介电常数小的层间绝缘膜而被注意的SiCOH膜等也有同样的问题。该SiCOH膜，当图形微细时有凹部的上端扩大的问题。当产生这个问题时，在凹部为用于埋入连接上层回路和下层回路的导电材料的贯通孔(通孔)的情况下，在该贯通孔密集的地方，当孔径不正确时，会产生在贯通孔间产生容量，使信号的传递延迟的问题。其原因还在研究中，但推测由于等离子体蚀刻时用的氩气存在，使抗蚀剂的凹部变大，该凹部就是所述原因。
另外，在SiCOH膜下面，为了停止该层SiCOH膜的蚀刻存在被称作停止层的衬底膜(蚀刻停止层)。该衬底膜例如可以使用碳化硅膜，氮化硅膜，SiON膜和SiCO膜等。当蚀刻SiCOH膜时，SiCOH膜对于该衬底膜的选择比小。由于这样，在晶片表面内先靠近SiCOH膜底的部位上，衬底膜会过度蚀刻，但因选择比小，在该部位上衬底膜的蚀刻进行，突破衬底膜而蚀刻下层的线路。结果，衬底膜的膜厚的面内均匀性降低。这样，在凹部为贯通孔的情况下，连接下层回路和上层回路的连接部位的电阻在面内有偏差，成为成品率降低的主要原因。上述问题在专利文献1中没有提到。
另外，在专利文献2中说明了在掩膜上形成直径为0.18μm的孔图形，在蚀刻BPSG(Boron Phosphorous silicate glass)时，为了抑制衬底的硅膜的损坏，在作为蚀刻气体的C4F8气体中添加氙气(Xe)。然而在专利文献2中，没有提到孔的间隔狭小时的问题、选择比的问题和蚀刻SiCOH膜时的问题。
(专利文献1)：特开平6-338479：段落0026、0039、0050和图1。
(专利文献2)：特开平11-168090：段落0013、0014、0019和0020。
发明内容
本发明要解决使用由含碳和氟的化合物形成的活性种生成用的气体在蚀刻含有硅和氧的绝缘膜时的问题。本发明的目的是要提供一种在对形成于抗蚀剂掩摸上的相互相邻的凹部间隔在200nm以下的基板进行蚀刻时，可抑制凹部的内周面的弯曲，可减少被蚀刻部位的条痕，改善加工形状的等离子体蚀刻方法。本发明的另一个目的是要提供一种等离子体蚀刻方法，该方法用由含有碳和氟的化合物形成的等离子体，对在用于停止蚀刻的衬底膜上层叠的含有硅和氧的绝缘膜进行蚀刻，可抑制凹部上端扩大，而且增大蚀刻时绝缘膜对于衬底膜的选择比。
本发明的一种等离子体蚀刻方法，可利用等离子体，对包含形成于抗蚀剂掩膜上的互相邻接的凹部间隔在200nm以下的图形的基板进行蚀刻，其特征为，使包含由含碳和氟的化合物形成的活性种生成用的气体，和含有氙气的不活泼性气体的处理气体等离子体化，进行蚀刻。
上述凹部除了埋入容量元件的孔和接触孔等以外，例如还包含线路形成用的槽等。由含碳和氟的化合物形成的活性种生成用气体可举出CF系气体，但CHF系气体也可以。作为CF系气体，如后述的实施方式那样，可以使用C4F8气体，C4F6气体和C5F8气体等气体，但不限于此。
采用不活泼性气体的理由之一是增加蚀刻所需要的活性种。根据本发明，在抗蚀剂掩膜的凹部间隔为200nm以下极小的情况下，通过使用氙气，从后述的实施方式可看出，可以抑制凹部内周面的弯曲。其原因还不明确，其中之一可能是在使用Xe气的情况下，从含碳和氟的化合物离解生成活性种时的离解程度小，因此，可抑制活性激烈的氟原子团等的多余的活性种的产生，使相对于抗蚀剂的反应弱。
另外，上述不活泼性气体可以使用Xe气和Ar气的混合气体。Ar气增加活性种的作用大，由于可使被蚀刻部位的蚀刻速度增大，因此与Xe气混合，可以调节其混合比。在这种情况下，优选Xe气的流量相对于Xe气和Ar气的总流量(Xe+Ar)的比率在0.1以上。当Xe气的流量比率大时，对弯曲较好，但因为被蚀刻部位的蚀刻速度变慢，因此应兼顾二者来设定上述的流量比率。另外，上述处理气体优选含有氧气，这样，如果与氧气混合，可得到除去碳系堆积物的效果。
另外，本发明的另一种等离子体蚀刻方法，可利用等离子体对层叠在衬底膜上的含硅和氧的绝缘膜进行蚀刻，形成凹部，
其特征为，使包括含碳和氟的化合物形成的活性种气体，和包含氩气和氙气的不活泼性气体的处理气体等离子体化，进行蚀刻。含有硅和氧的膜，例如绝缘膜为氢氧碳化硅膜(SiCOH膜)。衬底膜为选自碳化硅膜、氮化硅膜、氧氮化硅膜(SiON膜)和氧碳化硅膜(SiCO膜)的膜。上述活性种生成用的气体为C4F8气体或CHF3气体。
发明的效果
采用本发明，当由含碳和氟的化合物生成活性种用的气体时，由于使用含有Xe气体的不活泼性气体，在抗蚀剂掩膜上形成的相互邻接的凹部间隔在200nm以下极小的情况下，可以抑制凹部弯曲。因此，由于可抑制所述弯曲被复制在蚀刻部位，故可改善加工形状，结果埋入该凹部中的容量元件和线路等可得到预定的特性。因此，本发明随着今后图形的微细化，在孔或槽等凹部彼此接近的设计中是极有效的方法。
另外，由于当利用由含有碳和氟的化合物形成的等离子体对层叠在衬底膜上的含硅和氧的绝缘膜进行蚀刻时，添加氩气和氙气，从后述的实施方式可看出，可以抑制凹部的上端扩大。另外，在蚀刻时，绝缘膜对于衬底膜的选择比(绝缘膜的蚀刻速度/衬底膜的蚀刻速度)大。
附图说明
图1表示在本发明的实施方式中使用的等离子体处理装置的纵截面图；
图2表示搬入等离子体处理装置中的基板表面和等离子体处理后的基板表面的说明图；
图3表示在实施方式1中所用的基板上的抗蚀剂掩膜的孔的配置图形的平面图；
图4为表示在实施方式1中，各个例子的SiO2膜的孔的平面形状和抗蚀剂掩膜的截面形状的说明图；
图5表示在实施方式4所用的基板上的抗蚀剂掩膜的孔的配置图形的平面图；
图6为表示在实施方式4中的各个例子的SiO2膜的孔的平面形状的说明图；
图7为表示实施方式6中使用的基板上的抗蚀剂掩膜的孔配置图形和各个例子的SiO2膜的孔的平面形状说明图的平面图；
图8为表示抗蚀剂掩膜图形的形状的另一个例子的说明图；
图9为本发明的另一个实施方式用的基板表面结构的截面图；
图10为表示比较例7和实施例7的SiCOH膜的孔的平面形状和截面形状的说明图；
图11为表示在实施方式7-2中使用的基板表面结构的截面图；
图12为表示在晶片的中心和周边边缘上，图形密的部分的选择比和疏的部分的选择比的说明图；
图13为表示在SiO2膜上形成抗蚀剂掩膜的状态的截面图；
图14为表示在图13的基板上使用现有的蚀刻方法，抗蚀剂掩膜凹部弯曲的状态的平面图；
图15为表示在图13的基板上使用现有的蚀刻方法，抗蚀剂掩膜肩部被削去的情况和截面图。
符号说明：2处理容器；3上部电极；31气体供给路；35高频电源；4放置台(下部电极)；41静电卡盘；W半导体晶片；62SiO2膜；63反射防止膜；64孔；7抗蚀剂掩膜；71孔；80孔；81SiCOH膜；82SiC膜；83保护膜；84反射防止膜；85TEOS膜；
具体实施方式
首先，参照图1说明用于实施本发明的等离子体蚀刻方法的等离子体处理装置。图1中，2为由铝等导电性零件构成的、气密地形成的处理容器，该处理容器2接地。在该处理容器2中彼此相对地设置兼作为用于导入给定处理气体的气体供给部的气体喷头的上部电极3和放置台4，该放置台4兼作用于放置作为被处理基板的半导体晶片(以下称为晶片)W的下部电极。排气管21与该处理容器2的底部连接，真空排气装置，例如涡轮分子泵或干泵等真空泵22，与该排气管21连接。在处理容器2的侧壁上还设置具有自由开闭的闸阀23a的用于将晶片W搬入或搬出的开口23。
在上述上部电极3的下表面上穿设与气体供给路31连通的多个气体扩散孔32，将处理气体向着放置在上述放置台4上的晶片W供给。上述气体供给路31的基端与气体供给系统33连接。该气体供给系统33包含阀和流量调整部等的控制机器和气体供给源等，可将CF系的气体，Ar气，Xe气和O2气等，分别按给定的流量混合，通过气体供给路31供给。
另外，用于供给高频电力的高频电源部35和低通滤波器36，通过匹配器34，与上部电极3连接。在上部电极3的周围，环状密封环37与上部电极3的外周嵌合。
上述放置台4由导电性材料例如铝构成，其表面上安装静电卡盘41。直流电源43通过开关42，与静电卡盘41连接，通过加直流电压利用静电引力静电吸咐晶片W。在静电卡盘41的周围安装聚焦环44，将由该静电卡盘41吸着保持的晶片W的周围包围起来。
另外，通过匹配器51，施加偏置用电压的高频电源52与上述放置台4连接，同时，高通滤波器53也与上述放置台4连接。在放置台4的下方设置由铝等制成的支承体45，在该支承体45内设有调温流体流路54。55为冷媒流入路，56为冷媒流出路。该调温流体流路构成作为调温媒体的冷媒通过用的调温装置。57为传热媒体供给路，它使作为传热媒体的He气通过放置台4、支承体45和静电卡盘41内部，供给至晶片W的背面，使来自放置台4的热通过该传热媒体传至晶片W上，这样，可将晶片W设定为给定温度。另外在放置台4和支承体45的内部，设有图中没有示出的升降销，可以在图中没有示出的搬运臂上进行晶片W的交换。
接着，说明利用上述等离子体处理装置，蚀刻晶片W的表面的情况。图2(a)表示作为搬入该等离子体处理装置中的基板的晶片W的表面部。在Si(硅)层61上，层叠厚度为2000nm左右的SiO2膜62，再通过由有机ARC制成的反射防止膜63(用于防止曝光时反射的膜)，在SiO2膜62的表面上形成厚度为500nm的抗蚀剂掩膜7。在抗蚀剂掩膜7上形成多个作为凹部的口径D为100～300nm左右的孔71，这些孔71的相互间隔d设定为200nm以下，例如100～150nm。这些数值仅是使实施方式的图象浮现出来而记载的，并不是对本发明的限定。
回到图1的说明，首先打开闸阀23，将晶片W从图中没有示出的负载锁定室搬入处理容器2内，放置在下部电极4的静电卡盘41上，然后关闭闸阀23，使处理容器2成为气密状态。然后，利用真空泵22将处理容器2内部抽真空排气，另一方面，通过气体供给路31，以给定流量导入处理气体，通过气体扩散孔32，均匀地向着晶片W的表面喷射，将处理容器2内部维持为数十mTorr的真空度。再将供给至处理容器2内的处理气体，沿着晶片W的表面向径向外侧流动，从放置台4周围均匀地排出。
这个例子的晶片W，由于在SiO2膜62的表面上形成反射防止膜63，首先，蚀刻该反射防止膜63。该蚀刻是从高频电源35将给定的高频电力施加在上部电极3上，同时，从高频电源52将给定的高频电力施加在作为下部电极的放置台4上，再将C4F8气体、C4F6气体和C5F8气体等CF系气体的活性种生成用气体和作为不活泼性气体的Ar气与O2气导入处理容器2内来进行。
在蚀刻反射防止膜63后，接着进行SiO2膜62的蚀刻。这种蚀刻是分别将给定的高频电力施加在上部电极3和放置台(下部电极)4上，同时，将Ar气和Xe气与CF系气体或CHF系气体的蚀刻气体一起导入而进行。由于处理气体流量的适当的值因CF系或CHF系气体的气体种类而不同，在后述的实施方式中说明其具体值。晶片W处理时的温度设定为10°～40℃以达到来自等离子体的热和向放置台4的放热的平衡。这样，如图2(b)所示，蚀刻SiO2膜62，形成埋入容量元件用的孔64。在形成容量元件的工序中，首先沿着孔64的内表面，形成薄的介电膜，例如SiO2膜，然后，通过埋入聚硅，形成沟槽电容器(trenchcapacitor)。
其次，详细说明SiO2膜62的蚀刻。利用高频电力的能量使处理气体等离子体化，由于Ar气和Xe气与CF系的气体比较容易等离子体化，因此，利用这些不活泼性气体的等离子体的能量可促进CF系气体等离子体化，生成对蚀刻有效的活性种CF2 *，C2F4 *等的原子团或离子种。另外，由于Ar气大大促进CF系气体的离解，故当只用Ar气离解时，在孔71彼此接近达到200nm以下的情况下，由活性种产生的对抗蚀剂掩膜7的反应过强，在孔71的内周面上产生弯曲，对孔71的上端的抗蚀剂掩膜7的角部的削除激烈，再加上从两侧削去的作用，会产生高度降低的现象。而在孔71彼此离开的情况下，即使只使用Ar气作为不活泼性气体，实质上也不产生弯曲，即使角部被削去，也不会很大地打乱孔的形状。其原因估计是，随着CF系气体的离解，生成F原子团，该量虽然是如目前那样在孔彼此离开一定程度的情况下不产生问题的量，但在孔彼此接近的情况下则有影响。
在这个实施方式中，由于添加Xe气作为不活泼性气体，可以抑制孔71的弯曲。其原因估计是，Xe气的等离子体的电子温度比Ar气低，因此可以减小CF系气体的离解程度。由于这样，通过调整Ar气和Xe气的流量比，可使活性种离解的程度相对于蚀刻处在最适合状态，可确保SiO2膜62的蚀刻速度，减弱对抗蚀剂掩膜7的反应，抑制在抗蚀剂掩膜7的孔71的内周面的弯曲，并减弱角部的削去作用，因此，可以抑制SiO2膜62的孔64的条痕，改善加工形状，因而可以确保埋入该孔64中的容量元件沿着设计值的容量，因此可以提高成品率。
另外，由于利用飞溅的效果可以除去堆积在SiO2露出部分上的氟化碳膜，因此Ar气具有在促进CF系气体离解的效果的同时，具有提高蚀刻开口部的穿过性(防止蚀刻停止的效果)的效果。O2气具有除去堆积在SiO2露出部分上的碳系堆积物的作用。
在本发明中，可以混合Ar气以外的不活泼性气体和Xe气作为不活泼性气体，也可以单独地使用Xe气。作为蚀刻的材质，不限于SiO2膜，例如SiOC、SiCOH(添加碳和氢的氧化硅膜)也可以。另外。本发明的抗蚀剂掩膜中相互邻接的凹部间隔不限于全部在200nm以下，混有相互邻接的凹部间隔在200nm以下的图形和相互邻接的凹部间隔比200nm大的图形也可以。实施本发明的蚀刻方法的装置不限于平行平板式的等离子体处理，例如通过天线将微波导入处理容器内，产生等离子体的装置或利用电子回旋加速器共振，产生等离子体的装置等也可以。
利用含有碳和氟的蚀刻气体蚀刻作为含有硅和氧的膜的SiCOH膜时，使用Ar气和Xe气的混合气体对蚀刻有效。图9为表示在SiCOH膜81中形成贯通孔用的凹部80的情况的图。图中82为由SiC构成的衬底膜，该衬底膜82是作为停止层(蚀刻停止膜)而设置的。即：在蚀刻SiCOH膜81的过程中，当切削至SiCOH膜81的底面时，在该位置停止蚀刻，换言之，防止在它以上进行蚀刻。83为抗蚀剂掩膜。
如上所述，当在这种结构的基板表面上蚀刻SiCOH膜81时，从后述的实验结果可看出，可以抑制SiCOH膜81的孔80上端的内周面的扩大，可增大SiCOH膜81对于衬底膜82的选择比(SiCOH膜的蚀刻速度/衬底膜的蚀刻速度)。其原因还没有明确掌握，估计是因为Xe气的等离子体的电子温度比Ar气低，CF系气体的离解程度小，因此相对于SiCOH膜81的孔的上端，并且相对于衬底膜82，蚀刻作用减弱。
另外，推测通过将Xe气与Ar气混合，因为Xe较重，以高垂直性入射至膜上，因此可抑制相对于掩膜的横方向的飞溅，或者如上所述，由于CF系的离解程度小，不能抑制各向同性蚀刻效果大的氟原子团的产生。即，SiCOH膜81的孔上端的内周面的扩大使衬底膜露出，蚀刻的活性种无处可去，结果，削去其上的掩膜的内周，引起掩膜孔扩大。由此认为，通过混入Xe气，减小了削去衬底膜露出后的掩膜内周的效果。
包含硅和氧的膜例如绝缘膜不限于SiCOH膜，SiCO膜也可以。衬底膜也不限于碳化硅膜，选自氮化硅膜、SiON膜和SiCO膜中的膜也可以。
采用这种实施方式，由于可抑制SiCOH膜的凹部上部的扩大，当在贯通孔的蚀刻中使用时，可以抑制贯通孔间的容量成分的产生，可以避免信号传递延迟的缺点。又由于可抑制衬底膜的蚀刻，即SiCOH膜对于衬底膜的蚀刻的选择比大，因此不会穿透衬底膜，不用担心蚀刻下层的线路，贯通孔的电阻可得到高的面内均匀性，因而成品率提高。
(实施方式)
其次，说明为了确认本发明的效果而进行的实验。
(实验1)
利用图1所示的等离子体处理装置，对具有图2所示的表层部，同时如图3所示，抗蚀剂掩膜7的孔71为椭圆形，而且呈锯齿状配置的晶片进行蚀刻。抗蚀剂掩膜7的膜厚为500nm，孔71的长径D1和短径D2分别为300nm和250nm，孔71彼此的相互间隔d为100nm。另外，蚀刻的SiO2膜62以TEOS作为原料，利用CVD进行成膜，膜厚为2000nm。处理条件如下。
a.反射防止膜蚀刻时的处理条件：
上部电极的高频电力：60MHz，1500W
下部电极的高频电力：2MHz，400W
处理压力：3.3pa(25mTorr)
处理气体：CF4/Ar/O2＝70/750/15sccm
b.SiO2膜蚀刻时的处理条件：
上部电极的高频电力：6MHz，3000W
下部电极的高频电力：2MHz，3300W
处理压力：5.3pa(40mTorr)
处理气体：C4F8/Ar/Xe/O2＝35/另记/另记/27sccm
另外，Ar和Xe的流量由于在各个例子中设定，在各个例子中说明。
A.比较例1
在上述处理条件中，Ar的流量取1400sccm，Xe的流量取零。
B.实施例1-1
在上述处理条件中，Ar和Xe的流量分别为1250sccm和150sccm。
C.实施例1-2
在上述处理条件中，Ar和Xe的流量分别为1150sccm和250sccm。
D.实施例1-3
上述处理条件中，Ar和Xe的流量分别为1050sccm和350sccm。
E.实验结果
在各个例子中，进行SiO2膜62的蚀刻后，除去抗蚀剂膜7，用SEM观察SiO2膜62的表面上的孔64。另外，在SiO2膜62蚀刻途中，停止处理，从抗蚀剂掩膜7的残存膜厚和孔64的深度求出选择比。SiO2膜62的蚀刻是比计算求出的终点时间长的蚀刻，即进行了过度蚀刻。
图4是为了用图象表示该实验结果，根据由SEM观察的上表面和截面的照片所示的图。从照片观察的结果可看出，在不加入Xe作为不活泼性气体，只使用Ar气的情况下，孔64的形状杂乱，在内周面上产生条痕。在抗蚀剂掩膜7的孔71的内周面上产生弯曲，估计是该弯曲被复制在SiO2膜62的孔64上。当观察抗蚀剂掩膜71的截面形状时，发现侧面为粗糙的形状，角部削去，形成大的台阶差等。与此相对，当加入Xe气时，孔64的形状的杂乱减少，同时，抗蚀剂掩膜71的截面形状也良好，随着Xe气体的增加而改善。
另一方面，关于选择比，在不加入Xe气的情况下为2.4，在Xe气为150sccm，250sccm和350sccm的情况下，分别为4.0、4.1和3.7。实际上求出在晶片中心和周边边缘上的选择比，图4所示的数值为晶片中心的值，在周边边缘的选择比的倾向与中心相同。在这个例子中，当Xe气为250sccm时，选择比为最大，因此加入Xe气可提高选择比。当Xe气的流量相对于Ar气和Xe气体的总流量的比例(Xe/(Xe+Ar))超过一定值时，选择比降低。主要原因之一估计为，当Ar气的比率小时，C4F8气体的离解进展小，SiO2膜62的蚀刻速度低。因此，从这个实验中，可以知道防止条痕和蚀刻速度有折衷关系。在实验1中，在0.1≤Xe/(Xe+Ar)≤0.25的范围中，可得到条痕与所希望的蚀刻速度。
(实验2)
除了不使用C4F8气体作为CF系气体，而使用C4F6气体，另外，O2气的流量为55sccm以外，与实验1同样，进行全部同样的实验。SiO2膜62的孔64的形状和抗蚀剂掩膜71的截面形状具有与实验1同样的倾向，在Xe气体为零、150sccm、250sccm和350sccm的情况下，选择比分别为5.4、6.6、5.8和6.2。因此，可看出，作为选择比最大的不活泼性气体中的Xe气的比例，因气体的种类而变化。
(实验3)
不使用C4F8作为CF系气体，而使用C5F8气体，进行同样的实验。在这个例子中，不是将加Xe气的情况和不加的情况比较，而是在加Xe气的状态下，改变参数进行研究。具体地是：C5F8/Xe/O2＝24/175/40sccm，Ar气设定在525sccm～825sccm之间。处理压力设定在2.6Pa(20mTorr)～4Pa(30mTorr)之间，另外，将下部电极的高频电力分别设定在3000W～3800W之间。在任何一种情况下，SiO2膜62的孔64的形状和抗蚀剂掩膜71的截面形状良好，在上述参数变化范围内，完全没有差别。因此，从结果看出，得到与C5F8气体情况同样的效果。
(实验4)
如图5所示，抗蚀剂掩膜7的孔71分别为长孔形状，而且对纵横配置的晶片同样进行蚀刻。孔71的纵向长度D1和横向长度D2分别//为300nm和150nm，孔71彼此的相互间隔d为120nm。抗蚀剂掩膜7的膜厚为400nm，被蚀刻的部位的材质为BPSG膜(硼、磷掺杂的硅酸盐玻璃膜)，其膜厚为2000nm。处理条件如下，高频功率的频率与实验1相同，不作说明。
a.反射防止膜蚀刻时的处理条件
上部电极的高频功率：1000W
下部电极的高频功率：750W
处理压力：6.7Pa(50mTorr)
处理气体：CHF3/CH2F2/Ar/O2＝20/35/300/15sccm
b.SiO2膜蚀刻时的处理条件
上部电极的高频功率：1600W
下部电极的高频功率：1500W
处理压力：3.6Pa(27mTorr)
处理气体：C4F8/Ar/Xe/O2＝48/另记/另记/18sccm
另外，Ar和Xe的流量在各个例子中设定，在各个例子中说明。
A、比较例4
在上述处理条件中，Ar的流量为600sccm，Xe的流量为零。
B、实施例4-1
在上述处理条件中，Ar和Xe的流量分别为480sccm和120sccm。
C、实施例4-2
在上述处理条件中，Ar和Xe的流量分别为450sccm和150sccm。
D、实施例4-3
在上述处理条件中，Ar和Xe的流量分别为420sccm和180sccm。
E、实施结果
在各个例子的每一个中，进行与实验1同样的观察，在晶片的中心部求出选择比。图6是为了除去抗蚀剂掩膜用图像表示从上面看BPSG膜的孔的形状，根据SEM的照片所示的图。图中还表示了选择比。从照片观察的结果可看出，结果与实施例1相同。即：在作为不活泼性气体不加Xe气，只使用Ar气的情况下，孔64的形状杂乱，在内周面上产生条痕。当加入Xe气时，孔64的形状杂乱减少，同时，抗蚀剂掩膜71的截面形状良好，随着Xe气的增加，该截面形状改善。通过加入Xe气，选择比提高。如Xe气的流量为比150sccm大的180sccm，则选择比小，在这个例子中，当Xe气的流量相对于Ar气和Xe气的总流量的比例超过一定值时，选择比降低。
(实验5)
除了在实验4中所用的晶片上作出2000nm的BPSG膜以外，利用同样的晶片进行蚀刻。在这个例子中，为了使孔的深度方向的形状成为直线形，分两个阶段进行蚀刻。反射防止膜的蚀刻的处理条件与实验4相同，BPSG膜的蚀刻的处理条件如下。
a.等离子体的点火处理
上部电极的高频功率：1800W
下部电极的高频功率：0W
处理压力：3.6Pa(27mTorr)
处理气体：C4F8/Xe/Ar/O2＝48/120/480/18sccm
处理时间：5秒
b.第一蚀刻工序
在上述点火处理的条件下，下部电极的高频功率为1500W，在120秒内进行蚀刻。
c.第二蚀刻工序
上部电极的高频功率：1800W
下部电极的高频功率：1800W
处理压力：2.7Pa(20mTorr)
处理气体：C4F6/CF4/Xe/Ar/O2＝21/7/另记/另记/19sccm
由于Ar和Xe的流量在各个例子中设定，将在各个例子中说明。
A、比较例5
在上述的处理条件中，Ar的流量为500sccm，Xe的流量为零。
B、实施例5-1
在上述的处理条件中，Ar和Xe的流量分别为450sccm和50sccm。
C、实施例5-2
在上述的处理条件中，Ar和Xe的流量分别为400sccm和100sccm。
D、实施例5-3
在上述处理条件中，Ar和Xe的流量分别为375sccm和125sccm。
E、实验结果
在各个例子的每一个例子中，进行与实施例1同样的观察，在晶片的中心部求出选择比。从照片观察的结果可看出，结果与实施例5相同，在这种情况下，通过添加Xe气体，可改善孔64的形状。另外，比较例5、实施例5-1、5-2和5-3的保护膜蚀刻速率分别为63nm/min，54nm/min，49nm/min，69nm/min，具有同样的倾向。
(实验6)
如图7(a)所示，抗蚀剂掩膜7的孔71分别为圆形，而且对纵横配置的晶片，同样地进行蚀刻。孔71的口径D3为160nm，孔71彼此的相互间隔d为150nm。抗蚀剂掩膜7的膜为350nm。被蚀刻的部位是以TEOS为原料，通过CVD成膜的SiO2膜，其膜厚为2000nm。处理条件如下。
a、反射防止膜蚀刻时的处理条件
上部电极的高频功率：1500W
下部电极的高频功率：200W
处理压力20Pa(150mTorr)
处理气体：CF4/CO＝160/30sccm
b、SiO2膜的蚀刻时的处理条件
上部电极的高频功率：2800W
下部电极的高频功率：3800W
处理压力：2.7Pa(20mTorr)
处理气体：C4F6/C4F8/Ar/Xe/O2＝35/10/另记/另记/44sccm。
A、比较例6
在上述处理条件中，Ar的流量为700sccm，Xe的流量为零。
B、实施例6
在上述处理条件中，Ar和Xe的流量分别为350sccm和350sccm。
C、实验结果
在各个例子的每一个中，进行与实施例1同样的观察，在晶片的中心部求出选择比。图7(b)，(c)是为了除去抗蚀剂掩膜，用图象表示从上面看的SiO2膜的孔的形状，根据SEM照片所示的图。在这个例子中，作为不活泼性气体，在不加入Xe而只使用Ar气的情况下，孔71的形状杂乱，在内周面上产生条痕。当加入Xe气时，孔64的形状改善。通过加入Xe气，选择比从6.8提高至8.0。
这次的实验结果主要表示作为保护膜的凹部形成孔形状的情况下的结果。如图8所示，在作为抗蚀剂掩膜7的凹部形成线状的槽70的图形形状，也可得到同样的效果。
(实验7)
为了确认在蚀刻SiCOH膜时，利用本发明的方法可以抑制孔上端的扩大，以及作为衬底膜的SiC膜的选择比良好，利用图1所示的装置进行实验(实施例7-1和实施例7-2)。
(实施例7-1)
实验中所用的基板表面的结构与图9所示的结构相同，使用在硅基板上依次层叠SiC(碳化硅)膜82，SiCOH膜81，和保护膜83的结构。处理条件如下。
a、SiCOH膜蚀刻时的处理条件
上部电极的高频电力：60MHz，400W
下部电极的高频电力：2MHz，1500W
处理压力：13.3Pa(100mTorr)
处理气体：CHF3/Ar/Xe/N2＝60/另记/另记/130sccm
(过度蚀刻步骤时的处理条件)
上部电极的高频电力：60MHz，800W
下部电极的高频电力：2MHz，2800W
处理压力：4Pa(30mTorr)
处理气体：C4F8/Ar/Xe/N2＝60/另记/另记/180sccm
Ar和Xe的流量分别在各个例子中说明。所谓主要步骤概略地说为蚀刻SiCOH膜81的阶段；所谓过度蚀刻步骤为蚀刻作为衬底膜的SiC膜82的阶段。即：由于当蚀刻SiCOH膜81时，各部位的蚀刻速度不同，首先，到达衬底膜的部位过度蚀刻，最迟的部位向着衬底膜被蚀刻。过度蚀刻步骤和主要步骤的切换定时，可以调查例如在蚀刻速度最快的部位上可能露出衬底膜的定时，作为该定时。
A、比较例7-1
在上述处理条件中，主要步骤和过度蚀刻步骤的Ar流量都为1000sccm，Xe的流量都为零。
B、实施例7-1
在上述处理条件中，主要步骤和过度蚀刻步骤的Ar和Xe的流量都分别为800sccm和200sccm。
C、实验结果
在各个例子中，在进行主要步骤和过度蚀刻步骤后，除去抗蚀剂掩膜，用SEM(Scanning electoron Microscope)观察SiCOH膜81的表面的孔的形状。
图10为以图象表示这个实验结果，根据SEM基于上表面和侧面的照片的图。从照片观测的结果可看出，作为不活泼性气体，在不加入Xe气只使用Ar气的情况下，如图10(a)所示，主要步骤和过度蚀刻步骤都使SiCOH膜81的孔的上端的口径D4为180nm。如图10(b)所示，在主要步骤和过度蚀刻步骤中，在Ar气中加入Xe气的情况下，SiCOH膜81的孔的上端的口径D5为168nm。
当用SEM观测除去抗蚀剂掩膜前的基板的上表面时，确认抗蚀剂掩膜的间隔扩大。因为抗蚀剂掩膜的间隔扩大，SiCOH膜81的孔的上端扩大。这样，用在Ar气体中加入Xe气的方法抑制蚀刻后的SiCOH膜81的孔的上端口径的扩大是可以理解，
(实施例7-2)
实验中使用的基板表面的结构如图11所示。84为反射防止膜，85为TEOS膜。TEOS膜85为以TEOS(Tetra Ethyl Ortho Silicate)作原料，用CVD成膜的SiO2膜，是为硬掩膜设置的。即：只用抗蚀剂形成掩膜时，消耗大，因此将硬掩膜涂在抗蚀剂的下面，形成多层，可以抑制掩膜的消耗。在图11中，抗蚀剂膜83的膜厚为380nm，反射防止膜的膜厚84为65nm，TEOS膜(SiO2膜)85的膜厚为50nm。SiCOH膜81的膜厚为360nm，SiC(碳化硅)膜82的膜厚为50nm。处理条件如下。由于反射防止膜蚀刻时的处理条件与上述的实施例大致相同，省略其说明。
a、SiCOH膜蚀刻时的处理条件
紧接着主要步骤，进行过度蚀刻步骤，在过度蚀刻步骤中求选择比。
(过度蚀刻步骤时的处理条件)
上部电极的高频电力：60MHz，1500W
下部电极的高频电力：2MHz，3000W
处理压力：6.7Pa(50mTorr)
处理气体：C4F8/Ar/Xe/N2＝60/另记/另记/200sccm
Ar和Xe的流量在各个例子中说明。
A、比较例7-2
在上述处理条件中，Ar的流量为1000sccm，Xe的流量为零。
B、实施例7-2
在上述处理条件中，Ar和Xe的流量分别为600sccm和400sccm。
C、实验结果
在晶片的中心部求出图形密的部分的选择比和疏的部分的选择比；以及在晶片周边边缘上图形密的部分的选择比和疏的部分的选择比。结果表示在图12中。
图12(a)为在晶片中心的结果。当在C4F8气体中添加Ar气和Xe气，进行SiCOH膜81的蚀刻时，得出在图形密的部分和疏的部分上的20以上的选择比。选择比在20以上是指不表示选择比为比20小的值，由于在晶片的中心部不能测定20以上的正确选择比，才这样记载的。
图12(b)为晶片周边边缘的结果。当在C4F8气体中添加Ar气和Xe气，进行SiCOH膜81的蚀刻时，在图形密的部分上，选择比为29.3，在图形疏的部分上，选择比为26.0。
这样，在形成SiC膜82作为SiCO膜81的衬底膜的情况下，当在C4F8气体中添加Ar气和Xe气，进行SiCOH膜81的蚀刻时，可得到高的选择比。

Claims (9)

1.一种等离子体蚀刻方法，其通过等离子体，对包含形成于抗蚀剂掩膜上的互相邻接的凹部间隔在200nm以下的图形的基板进行蚀刻，其特征为，
将包括含碳和氟的化合物形成的活性种生成用的气体，和含有氙气的不活泼性气体的处理气体等离子体化，进行蚀刻。
2.如权利要求1所述的等离子体蚀刻方法，其特征为，所述不活泼性气体还包含氩气。
3.如权利要求2所述的等离子体蚀刻方法，其特征为，氙气的流量相对于氙气和氩气的总流量的比率为0.1以上。
4.如权利要求1～3中任一项所述的等离子体蚀刻方法，其特征为，由含碳和氟的化合物形成的活性种生成用的气体，为选自C4F8气体、C4F6气体和C5F8气体中的气体。
5.如权利要求1～4中任一项所述的等离子体蚀刻方法，其特征为，所述处理气体还包含氧气。
6.一种等离子体蚀刻方法，其通过等离子体，对层叠在衬底膜上的含硅和氧的绝缘膜进行蚀刻，形成凹部，其特征为，
将包括含碳和氟的化合物形成的活性种生成用的气体，和含有氩气和氙气的不活泼性气体的处理气体等离子体化，进行蚀刻。
7.如权利要求6所述的等离子体蚀刻方法，其特征为，含有硅和氧的绝缘膜为氢氧碳化硅膜(SiCOH膜)。
8.如权利要求6或7所述的等离子体蚀刻方法，其特征为，衬底膜为选自碳化硅膜、氮化硅膜、氧氮化硅膜(SiON膜)和氧碳化硅膜(SiCO膜)的膜。
9.如权利要求6～8中任一项所述的等离子体蚀刻方法，其特征为，所述活性种生成用的气体为C4F8气体或CHF3气体。
CN200410073909.6A 2003-09-08 2004-09-06 等离子体蚀刻方法 Pending CN1595619A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003315844 2003-09-08
JP2003315844 2003-09-08
JP2004238250A JP4729884B2 (ja) 2003-09-08 2004-08-18 プラズマエッチング方法
JP2004238250 2004-08-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008101809249A Division CN101447426B (zh) 2003-09-08 2004-09-06 等离子体蚀刻方法

Publications (1)

Publication Number Publication Date
CN1595619A true CN1595619A (zh) 2005-03-16

Family

ID=34554182

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101809249A Expired - Fee Related CN101447426B (zh) 2003-09-08 2004-09-06 等离子体蚀刻方法
CN200410073909.6A Pending CN1595619A (zh) 2003-09-08 2004-09-06 等离子体蚀刻方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008101809249A Expired - Fee Related CN101447426B (zh) 2003-09-08 2004-09-06 等离子体蚀刻方法

Country Status (3)

Country Link
US (1) US7300881B2 (zh)
JP (1) JP4729884B2 (zh)
CN (2) CN101447426B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109324369A (zh) * 2018-12-12 2019-02-12 科新网通科技有限公司 一种平面波导器件的生产工艺

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285942A (ja) * 2004-03-29 2005-10-13 Tadahiro Omi プラズマ処理方法及びプラズマ処理装置
US7352064B2 (en) * 2004-11-04 2008-04-01 International Business Machines Corporation Multiple layer resist scheme implementing etch recipe particular to each layer
DE112006002927B4 (de) * 2006-01-09 2010-06-02 Seoul Opto Device Co. Ltd., Ansan Licht emittierende Diode mit ITO-Schicht und Verfahren zur Herstellung einer solchen
JP4922718B2 (ja) * 2006-10-04 2012-04-25 株式会社日立ハイテクノロジーズ 絶縁膜ドライエッチング方法
JP5214152B2 (ja) * 2007-02-08 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2008198659A (ja) * 2007-02-08 2008-08-28 Tokyo Electron Ltd プラズマエッチング方法
KR20100031962A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 카본계막 식각 방법 및 이를 이용한 콘택홀 형성방법
TWI435386B (zh) * 2009-07-21 2014-04-21 Ulvac Inc 被膜表面處理方法
WO2014092856A1 (en) 2012-12-14 2014-06-19 The Penn State Research Foundation Ultra-high speed anisotropic reactive ion etching
JP6149945B2 (ja) * 2014-09-30 2017-06-21 住友大阪セメント株式会社 静電チャック装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335612A (ja) * 1994-06-13 1995-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
US6090722A (en) * 1999-01-06 2000-07-18 International Business Machines Corporation Process for fabricating a semiconductor structure having a self-aligned spacer
US6544429B1 (en) * 1999-03-25 2003-04-08 Applied Materials Inc. Enhancement of silicon oxide etch rate and substrate selectivity with xenon addition
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
JP2003045964A (ja) * 2001-07-30 2003-02-14 Nec Corp 半導体装置及びその製造方法
US6942816B2 (en) * 2003-02-12 2005-09-13 Lam Research Corporation Methods of reducing photoresist distortion while etching in a plasma processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109324369A (zh) * 2018-12-12 2019-02-12 科新网通科技有限公司 一种平面波导器件的生产工艺

Also Published As

Publication number Publication date
US7300881B2 (en) 2007-11-27
JP4729884B2 (ja) 2011-07-20
CN101447426B (zh) 2012-05-02
US20050101137A1 (en) 2005-05-12
CN101447426A (zh) 2009-06-03
JP2005109444A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
CN1107342C (zh) 图案形成方法
CN1838387A (zh) 蚀刻方法和蚀刻装置
TWI600083B (zh) Plasma etching method
CN1476057A (zh) 等离子体处理装置和可变阻抗装置的校正方法
CN1663030A (zh) 等离子体处理方法
CN1929096A (zh) 等离子体灰化方法
CN1881548A (zh) 半导体器件制造方法
CN1860596A (zh) 电子器件材料的制造方法
CN101030538A (zh) 等离子体蚀刻装置和等离子体蚀刻方法
CN1717788A (zh) 等离子体处理装置和方法
CN1495854A (zh) 图形形成方法
CN1828843A (zh) 以高源和低轰击等离子体提供高蚀刻速率的电介质蚀刻方法
CN1717790A (zh) 等离子体处理方法和装置
WO2009140153A2 (en) Apparatus for etching semiconductor wafers
CN1806315A (zh) Ti膜及TiN膜的成膜方法、接触结构、计算机能够读取的存储介质以及计算机程序
CN1717789A (zh) 等离子体处理装置和方法以及等离子体处理装置的电极板
CN1160285A (zh) 绝缘体上的硅衬底的制造方法及制造设备
CN1510755A (zh) 半导体器件及其制造方法
CN101055832A (zh) 半导体装置的制造方法
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN1287430C (zh) 干蚀刻方法
CN1595619A (zh) 等离子体蚀刻方法
CN109196624B (zh) 蚀刻方法
CN1135606C (zh) 干式腐蚀方法
CN1650417A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication