CN109196624B - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN109196624B
CN109196624B CN201780030915.9A CN201780030915A CN109196624B CN 109196624 B CN109196624 B CN 109196624B CN 201780030915 A CN201780030915 A CN 201780030915A CN 109196624 B CN109196624 B CN 109196624B
Authority
CN
China
Prior art keywords
region
gas
etching
fluorocarbon
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780030915.9A
Other languages
English (en)
Other versions
CN109196624A (zh
Inventor
辻晃弘
本田昌伸
渡边光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109196624A publication Critical patent/CN109196624A/zh
Application granted granted Critical
Publication of CN109196624B publication Critical patent/CN109196624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种相对于由氮化硅形成的第二区域，有选择地蚀刻由氧化硅形成的第一区域的方法。该方法包括：第一步骤，在收纳有被处理体的处理容器内生成包含碳氟化合物气体、含氧气体和不活泼气体的处理气体的等离子体，并且在被处理体上形成包含碳氟化合物的堆积物；和第二步骤，使用包含于堆积物中的碳氟化合物的自由基，蚀刻第一区域，反复执行包含第一步骤和第二步骤的流程。

Description

蚀刻方法
技术领域
本发明的实施方式涉及一种蚀刻方法，尤其涉及一种通过对被处理体进行等离子体处理，相对于由氮化硅形成的第二区域，有选择地蚀刻由氧化硅形成的第一区域的方法。
背景技术
在电子器件的制造中，有时进行在由氧化硅(SiO2)形成的区域形成孔或槽等的开口的处理。在这样的处理中，如专利文献1记载的那样，一般而言，通过将被处理体暴露在碳氟化合物气体的等离子体中，来蚀刻该区域。
另外，已知一种相对于由氮化硅形成的第二区域，有选择地蚀刻由氧化硅形成的第一区域的技术。作为这样的技术的一个例子，已知有SAC(Self-Aligned Contact，自对准接触)技术。SAC技术记载于专利文献2中。
作为SAC技术的处理对象的被处理体，包括氧化硅制的第一区域、氮化硅制的第二区域和掩模。第二区域以形成有凹部的方式设置，第一区域以填埋该凹部且覆盖第二区域的方式设置，掩模设置在第一区域上且在凹部上具有开口。在现有的SAC技术中，如专利文献2记载的那样，为了蚀刻第一区域，使用包含碳氟化合物气体、氧气和稀有气体的处理气体的等离子体。通过将被处理体暴露于该处理气体的等离子体中，在从掩模的开口露出的部分，第一区域被蚀刻而形成上部开口。然后，通过将被处理体暴露于处理气体的等离子体中，能够自对准地蚀刻由第二区域包围的部分即凹部内的第一区域。由此，能够自对准地形成与上部开口相连续的下部开口。
现有技术文献
专利文献
专利文献1：美国专利第7708859号说明书
专利文献2：日本特开2000-307001号公报
发明内容
发明要解决的技术问题
在上述的现有技术中，在进行第一区域的蚀刻而露出第二区域时，产生不在第二区域的表面上形成用于保护该第二区域的膜的状态。在该状态下，当进行第一区域的蚀刻时，对第二区域产生削减。
因此，要求抑制由氮化硅形成的第二区域的削减，并且蚀刻由氧化硅形成的第一区域。
用于解决问题的技术手段
在一个方式中，提供一种蚀刻方法，通过对被处理体进行等离子体处理，相对于由氮化硅形成的第二区域，有选择地蚀刻由氧化硅形成的第一区域。被处理体包括：形成有凹部的上述第二区域；以填埋该凹部并且覆盖上述第二区域的方式设置的上述第一区域；和设置于上述第一区域上的掩模，该掩模在上述凹部之上具有宽度比该凹部的宽度宽的开口。该方法包括：(a)第一步骤，在收纳有被处理体的处理容器内，生成包含碳氟化合物气体和不活泼气体的处理气体的等离子体，或者包含碳氟化合物气体、含氧气体和不活泼气体的处理气体的等离子体，并且在被处理体上形成包含碳氟化合物的堆积物；和(b)第二步骤，使用包含于上述堆积物中的碳氟化合物的自由基，蚀刻上述第一区域，反复执行包含第一步骤和第二步骤的流程。
在该方法中，由于包含使用碳氟化合物的自由基来有选择地蚀刻由氧化硅形成的第一区域的第二步骤，因此能够在蚀刻第一区域的同时，抑制由氮化硅形成的第二区域的削减。另外，在第一步骤中，使用包含碳氟化合物气体和不活泼气体的处理气体的等离子体，或者包含碳氟化合物气体、含氧气体和不活泼气体的处理气体的等离子体，来形成堆积物。堆积物的形成和堆积物量的适当地减少能够在第一步骤中进行，无需切换处理气体，因此无需考虑伴随处理气体的切换所产生的稳定时间和放电的稳定时间。
在一个实施方式的方法中，使用实质上不含氧的处理气体进行上述第二步骤的蚀刻。在该方法中，能够有效地相对于第二区域有选择地蚀刻第一区域。此外，实质上不含氧是指有意不向处理气体内导入氧。
在一个实施方式中，一次以上的第一流程、一次以上的第二流程和一次以上的第三流程各自还可以包含第三步骤。在第三步骤中，在收纳有被处理体的处理容器内，生成包含含氧气体和不活泼气体的处理气体的等离子体。根据该实施方式，利用氧的活性种，能够适当地减少形成于被处理体的堆积物的量。因此，能够防止堵塞掩模的开口和通过蚀刻形成的开口。另外，在该实施方式中，由于处理气体中含氧气体被不活泼气体稀释，因此能够抑制过度除去堆积物。
发明效果
如以上说明的那样，能够抑制由氮化硅形成的第二区域的削减，并且蚀刻由氧化硅形成的第一区域。
附图说明
图1是表示一个实施方式的蚀刻方法的流程图。
图2是例示一个实施方式的蚀刻方法的应用对象，即被处理体的截面图。
图3是概要地表示在实施图1所示的方法中能够使用的等离子体处理装置的一个例子的图。
图4是表示图1所示的方法的实施中途阶段的被处理的截面图。
图5是表示图1所示的方法的实施中途阶段的被处理的截面图。
图6是表示图1所示的方法的实施中途阶段的被处理的截面图。
图7是表示图1所示的方法的实施中途阶段的被处理的截面图。
图8是表示图1所示的方法的实施中途阶段的被处理的截面图。
图9是表示图1所示的方法的实施中途阶段的被处理的截面图。
图10是表示图1所示的方法的实施中途阶段的被处理的截面图。
图11是表示图1所示的方法的实施中途阶段的被处理的截面图。
图12是表示图1所示的方法的实施中途阶段的被处理的截面图。
图13是表示图1所示的方法的实施中途阶段的被处理的截面图。
图14是表示图1所示的方法的实施中途阶段的被处理的截面图。
图15是表示图1所示的方法的实施中途阶段的被处理的截面图。
图16是表示图1所示的方法的实施中途阶段的被处理的截面图。
图17是例示一实施方式的被处理体的第一区域和第二区域的截面图。
具体实施方式
下面，参照附图，详细地说明各种实施方式。此外，在各附图中，对相同或者相当的部分标注相同的附图标记。
图1是表示一实施方式的蚀刻方法的流程图。图1所示的方法MT为通过对被处理体进行等离子体处理，相对于由氮化硅形成的第二区域，有选择地蚀刻由氧化硅形成的第一区域的方法。
图2是例示一实施方式的蚀刻方法的应用对象即被处理体的截面图。如图2所示，被处理体即晶片W包括基片SB、第一区域R1、第二区域R2和之后形成掩模的有机膜OL。在一个例子中，晶片W能够在鳍式场效应管的制造中途得到，并且还包括隆起区域RA、含硅的防反射膜AL和抗蚀剂掩模RM。另外，形成掩模的材料除了有机膜之外，也可以为氮化钛、多晶硅等。
隆起区域RA以从基片SB隆起的方式设置。该隆起区域RA例如能够构成栅极区域。第二区域R2由氮化硅(Si3N4)形成，并设置于隆起区域RA的表面和基片SB的表面上。如图2所示，该第二区域R2以形成有(划分出)凹部的方式延伸。在一个例子中，凹部的深度大约为150nm，凹部的宽度大约为20nm。
第一区域R1由氧化硅(SiO2)形成，并设置于第二区域R2上。具体而言，第一区域R1以填埋第二区域R2所形成的凹部，且覆盖该第二区域R2的方式设置。
有机膜OL设置于第一区域R1上。防反射膜AL设置于有机膜OL上。抗蚀剂掩模RM设置于防反射膜AL上。抗蚀剂掩模RM在第二区域R2所形成的凹部上方具有开口，该开口具有比该凹部的宽度宽的宽度。抗蚀剂掩模RM的开口的宽度例如为60nm。这样的抗蚀剂掩模RM的图案由光刻技术形成。
在方法MT中，在等离子体处理装置内处理如图2所示的晶片W等的被处理体。图3是概要地表示能够用于实施图1所示的方法的等离子体处理装置的一个例子的图。图3所示的等离子体处理装置10为电容耦合式等离子体蚀刻装置，并设有大致圆筒状的处理容器12。处理容器12的内壁面例如由被阳极氧化处理的铝形成。该处理容器12安全地接地。
在处理容器12的底部上设置有大致圆筒状的支承部14。支承部14例如由绝缘材料形成。支承部14在处理容器12内从处理容器12的底部在铅直方向延伸。另外，在处理容器12内设置有载置台PD。载置台PD被支承部14支承。
载置台PD在其上表面保持晶片W。载置台PD包括下部电极LE和静电卡盘ESC。下部电极LE包含第一板18a和第二板18b。第一板18a和第二板18b例如由铝之类的金属形成，且呈大致圆盘状。第二板18b设置于第一板18a上，并与第一板18a电连接。
在第二板18b上设置有静电卡盘ESC。静电卡盘ESC具有在一对绝缘层或绝缘片间配置有作为导电膜的电极的结构。静电卡盘ESC的电极经由开关23与直流电源22电连接。该静电卡盘ESC利用由来自直流电源22的直流电压产生的库仑力等的静电力，来吸附晶片W。由此，静电卡盘ESC能够保持晶片W。
在第二板18b的周缘部上，以包围晶片W的边和静电卡盘ESC的方式配置有聚焦环FR。设置聚焦环FR用来提高蚀刻的均匀性。聚焦环FR由根据蚀刻对象的膜的材料而适当选择的材料形成，例如可以由石英形成。
在第二板18b的内部，设置有制冷剂流路24。制冷剂流路24构成温度调节机构。从设置于处理容器12的外部的冷却机构，经由配管26a向制冷剂流路24供给制冷剂。供给到制冷剂流路24的制冷剂经由配管26b返回冷却机构。如此，制冷剂在制冷剂流路24与冷却机构之间循环。通过控制该制冷剂的温度，能够控制被静电卡盘ESC支承的晶片W的温度。
另外，在等离子体处理装置10中设置有气体供给线路28。气体供给线路28向静电卡盘ESC的上表面与晶片W的背面之间供给来自导热气体供给机构的导热气体，例如He气体。
另外，等离子体处理装置10包括上部电极30。上部电极30在载置台PD的上方，与该载置台PD相对配置。下部电极LE与上部电极30彼此大致平行地设置。在上部电极30与下部电极LE之间，提供用于对晶片W进行等离子体处理的处理空间S。
上部电极30隔着绝缘性遮蔽部材32支承于处理容器12的上部。在一实施方式中，上部电极30能够构成为在从载置台PD的上表面，即晶片载置面起的铅直方向的距离可变。上部电极30可以包含电极板34和电极支承体36。电极板34面向处理空间S，在该电极板34设置有多个气体排出孔34a。在一实施方式中，该电极板34由硅形成。
电极支承体36可装卸地支承电极板34，且可以由例如铝之类的导电性材料形成。该电极支承体36可以具有水冷结构。在电极支承体36的内部设置有气体扩散室36a。与气体排出孔34a连通的多个气体通流孔36b从该气体扩散室36a向下方延伸。另外，在电极支承体36形成有向气体扩散室36a导入处理气体的气体导入口36c，该气体导入口36c与气体供给管38连接。
气体供给管38经由阀组42和流量控制器群44与气源组40连接。气源组40包含多个气源。在一个例子中，气源组40包括一个以上的碳氟化合物气体的气源、稀有气体的气源、氮气(N2气体)的气源、氢气(H2气体)的气源和含氧气体的气源。在一个例子中，一个以上的碳氟化合物气体的气源可以包括C4F8气体的气源、CF4气体的气源和C4F6气体的气源。稀有气体的气源可以为He气体、Ne气体、Ar气体、Kr气体、Xe气体等任意的稀有气体的气源，在一个例子中为Ar气体的气源。另外，在一个例子中，含氧气体的气源可以为氧气(O2气体)的气源。此外，含氧气体可以为含有氧的任意的气体，例如可以为CO气体或者CO2气体等氧化碳气体。
阀组42包含多个阀，流量控制器群44包含质量流量控制器等多个流量控制器。气源组40的多个气源分别经由阀组42的对应的阀和流量控制器群44的对应的流量控制器，与气体供给管38连接。
另外，在等离子体处理装置10中，沿处理容器12的内壁可装卸地设置有防护件46。防护件46还设置于支承部14的外周。防护件46防止蚀刻副产物(堆积物)附着在处理容器12，且能够通过在铝材上覆盖Y2O3等的陶瓷构成。
在处理容器12的底部侧和支承部14与处理容器12的侧壁之间，设置有排气板48。排气板48例如能够通过在铝材上覆盖Y2O3等的陶瓷而构成。在该排气板48的下方和处理容器12，设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50设有涡轮分子泵等真空泵，能够将处理容器12内的空间减压至希望的真空度。另外，在处理容器12的侧壁设置有晶片W的送入送出口12g，该送入送出口12g能够通过闸阀54来开闭。
另外，等离子体处理装置10还包括第一高频电源62和第二高频电源64。第一高频电源62为产生等离子体生成用的高频功率的电源，例如产生频率为27～100MHz的高频功率。第一高频电源62经由匹配器66与上部电极30连接。匹配器66为使第一高频电源62的输出阻抗与负载侧(上部电极30侧)的输入阻抗匹配的电路。此外，也可以为第一高频电源62经由匹配器66与下部电极LE连接。
第二高频电源64为产生用于向晶片W引入离子的高频偏置功率的电源，例如，产生400kHz～40MHz范围内的频率的高频偏置功率。第二高频电源64经由匹配器68与下部电极LE连接。匹配器68使第二高频电源64的输出阻抗与负载侧(下部电极LE侧)的输入阻抗匹配的电路。
另外，等离子体处理装置10还包括电源70。电源70与上部电极30连接。电源70对上部电极30施加用于将在处理空间S内存在的正离子引入电极板34的电压。在一个例子中，电源70为产生负的直流电压的直流电源。在另一例子中，电源70可以为产生较低频的交流电压的交流电源。从电源70施加到上部电极的电压可以为－150V以下的电压。即，由电源70施加到上部电极30的电压可以为绝对值是150以上的负电压。当将这样的电压从电源70施加到上部电极30时，在处理空间S存在的正离子撞击电极板34。由此，从电极板34射出二次电子和/或硅。被射出的硅与在处理空间S内存在的氟的活性种结合，使氟的活性种的量降低。
另外，在一实施方式中，等离子体处理装置10还可以包括控制部Cnt。该控制部Cnt为设有处理器、存储部、输入装置、显示装置等的计算机，用于控制等离子体处理装置10的各部。关于该控制部Cnt，通过使用输入装置，操作者能够进行指令的输入操作等以管理等离子体处理装置10，另外，利用显示装置，能够可视化显示等离子体处理装置10的运转状况。另外，在控制部Cnt的存储部中，存储有用于使处理器控制在等离子体处理装置10中执行的各种处理的控制程序，和用于根据处理条件使等离子体处理装置10的各部执行处理的程序(即处理方案)。
下面，再参照图1，详细说明方法MT。在下面的说明中，适当参照图2、图4～图16。图4～图16是表示方法MT的实施中途阶段的被处理体的截面图。此外，在下面的说明中，在方法MT中使用图3所示的一种等离子体处理装置10来处理图2所示的晶片W的例子进行说明。
首先，在方法MT中，将图2所示的晶片W送入等离子体处理装置10内，将该晶片W载置在载置台PD上并由该载置台PD保持。
在方法MT中，接着执行步骤ST1。在步骤ST1中，防反射膜AL被蚀刻。因此，在步骤ST1中，从气源组40的多个气源中选择的气源向处理容器12内供给处理气体。该处理气体包含碳氟化合物气体。碳氟化合物气体例如可以包含C4F8气体和CF4气体中的一种以上的气体。另外，该处理气体还可以包含稀有气体，例如Ar气体。另外，在步骤ST1中，排气装置50运作，将处理容器12内的压力设定为规定的压力。另外，在步骤ST1中，向下部电极LE供给来自第一高频电源62的高频功率和来自第二高频电源64的高频偏置功率。
下面，例示步骤ST1中的各种条件。
处理容器内压力：10mTorr(1.33Pa)～50mTorr(6.65Pa)
处理气体
·C4F8气体：10sccm～30sccm
·CF4气体：150sccm～300sccm
·Ar气体：200sccm～500sccm
等离子体生成用的高频功率：300W～1000W
高频偏置功率：200W～500W
在步骤ST1中，生成处理气体的等离子体，利用碳氟化合物的活性种，在从抗蚀剂掩模RM的开口露出的部分蚀刻防反射膜AL。其结果，如图4所示，在防反射膜AL的整个区域中，除去从抗蚀剂掩模RM的开口露出的部分。即，将抗蚀剂掩模RM的图案转印到防反射膜AL，形成在防反射膜AL具有开口的图案。此外，步骤ST1中的上述的等离子体处理装置10的各部的动作能够由控制部Cnt控制。
接着在步骤ST2中，有机膜OL被蚀刻。为此，在步骤ST2中，从气源组40的多个气源中选择的气源向处理容器12内供给处理气体。该处理气体可以包含氢气和氮气。此外，在步骤ST2中使用的处理气体是能够蚀刻有机膜的气体即可，也可以为其他气体，例如包含氧气的处理气体。另外，在步骤ST2中，排气装置50运作，将处理容器12内的压力设定为规定的压力。另外，在步骤ST2中，向下部电极LE供给来自第一高频电源62的高频功率和来自第二高频电源64的高频偏置功率。
下面，例示步骤ST2中的各种条件。
处理容器内压力：50mTorr(6.65Pa)～200mTorr(26.6Pa)
处理气体
·N2气体：200sccm～400sccm
·H2气体：200sccm～400sccm
等离子体生成用的高频功率：500W～2000W
高频偏置功率：200W～500W
在步骤ST2中，生成处理气体的等离子体，在从防反射膜AL的开口露出的部分中蚀刻有机膜OL。另外，抗蚀剂掩模RM也被蚀刻。其结果，如图5所示，抗蚀剂掩模RM被除去，有机膜OL的整个区域中从防反射膜AL的开口露出的部分被除去。即，将防反射膜AL的图案转印到有机膜OL，形成在有机膜OL提供开口MO的图案，利用该有机膜OL生成掩模MK。此外，步骤ST2中的上述的等离子体处理装置10的各部的动作能够由控制部Cnt控制。
在一实施方式中，在执行步骤ST2后，执行步骤ST3。在步骤ST3中，蚀刻第一区域R1，直到即将露出第二区域R2之前。即，蚀刻该第一区域R1，直到在第二区域R2上仅残留稍许第一区域R1。因此，在步骤ST3中，从气源组40的多个气源中选择的气源向处理容器12内供给处理气体。该处理气体包含碳氟化合物气体。另外，该处理气体还可以包括稀有气体，例如Ar气体。另外，该处理气体还可以包含氧气。另外，在步骤ST3中，排气装置50运作，将处理容器12内的压力设定为规定的压力。另外，在步骤ST3中，向下部电极LE供给来自第一高频电源62的高频功率和来自第二高频电源64的高频偏置功率。
在步骤ST3中，生成处理气体的等离子体，利用碳氟化合物的活性种在从掩模MK的开口露出的部分中蚀刻第一区域R1。该步骤ST3的处理时间被设定为在该步骤ST3的结束时，在第二区域R2上第一区域R1残留有规定的膜厚。执行该步骤ST3的结果如图6所示，局部地形成上部开口UO。此外，步骤ST3中的上述的等离子体处理装置10的各部的动作能够由控制部Cnt控制。
此处，在后述的步骤ST11中，选择成为堆积模式的条件，其中堆积模式为与第一区域R1的蚀刻相比，在包含第一区域R1的晶片W的表面上的包含碳氟化合物的堆积物的形成处于优势的模式。另一方面，在步骤ST3中，选择成为蚀刻模式的条件，蚀刻模式为与堆积物的形成相比，第一区域R1的蚀刻处于优势的模式。因此，在一个例子中，在步骤ST3中利用的碳氟化合物气体可以包含C4F8气体和CF4气体中的一种以上的气体。关于本例的碳氟化合物气体，其氟原子数与碳原子数之比(即，氟原子数/碳原子数)高于在步骤ST11中利用的碳氟化合物气体的氟原子数与碳原子数之比(即，氟原子数/碳原子数)。另外，在一个例子中，为了提高碳氟化合物气体的解离度，可以将在步骤ST3中利用的等离子体生成用的高频功率设定为比步骤ST11中利用的等离子体生成用的高频功率大的功率。根据上述例子，能够实现蚀刻模式。另外，在一个例子中，在步骤ST3中利用的高频偏置功率也可以被设定为比步骤ST11的高频偏置功率大的功率。根据该例子，能够提高向晶片W引入的离子的能量，能够高速地蚀刻第一区域R1。
下面，例示步骤ST3中的各种条件。
处理容器内压力：10mTorr(1.33Pa)～50mTorr(6.65Pa)
处理气体
·C4F8气体：10sccm～30sccm
·CF4气体：50sccm～150sccm
·Ar气体：500sccm～1000sccm
·O2气体：10sccm～30sccm
等离子体生成用的高频功率：500W～2000W
高频偏置功率：500W～2000W
在一实施方式中，接着执行步骤ST4。在步骤ST4中，在处理容器12内生成包含含氧气体的处理气体的等离子体。为此，在步骤ST4中，从气源组40的多个气源中选择的气源向处理容器12内供给处理气体。在一个例子中，该处理气体作为含氧气体，可以包含氧气。另外，处理气体还可以包含稀有气体(例如Ar气体)或者氮气等不活泼气体。另外，在步骤ST4中，排气装置50运作，将处理容器12内的压力设定为规定的压力。另外，在步骤ST4中，向下部电极LE供给来自第一高频电源62的高频功率。此外，在步骤ST4中，也可以向下部电极LE供给来自第二高频电源64的高频偏置功率。
在步骤ST4中，生成氧的活性种，利用该氧的活性种将掩模MK的开口MO在其上端部分拓宽。具体而言，如图7所示，将形成有开口MO的上端部分的掩模MK的上侧肩部蚀刻为锥形。由此，即使在下面的步骤中生成的堆积物附着在规定掩模MK的开口MO的表面，也能够降低该开口MO的宽度的缩小量。此外，步骤ST4中的上述等离子体处理装置10的各部的动作能够由控制部Cnt控制。
此处，后述的步骤ST11是减少各流程中形成的微量的堆积物的步骤，也需要抑制堆积物过度减少。另一方面，步骤ST4是为了拓宽掩模MK的开口MO的上端部分的宽度而执行的步骤，要求其处理时间较短。
下面，例示步骤ST4中的各种条件。
处理容器内压力：30mTorr(3.99Pa)～200mTorr(26.6Pa)
处理气体
·O2气体：50sccm～500sccm
·Ar气体：200sccm～1500sccm
等离子体生成用的高频功率：100W～500W
高频偏置功率：0W～200W
接着，在方法MT中，将流程SQ1执行一次以上，然后，将流程SQ2执行一次以上。另外，在一实施方式中，也可以在将流程SQ2执行了一次以上之后，根据需要，将流程SQ3执行一次以上。上述流程SQ1、流程SQ2和流程SQ3是为了蚀刻第一区域R1而执行的流程。流程SQ1、流程SQ2和流程SQ3分别包含步骤ST11和步骤ST12。下面，详细地说明流程SQ1、流程SQ2和流程SQ3全都共有的步骤ST1和步骤ST2，接着，说明流程SQ1、流程SQ2和流程SQ3的不同之处。
在各流程中，首先执行步骤ST11。在步骤ST11中，在收纳有晶片W的处理容器12内，生成包含碳氟化合物气体的处理气体的等离子体和包含含氧气体及不活泼气体的处理气体的等离子体。为此，在步骤ST11中，从气源组40的多个气源中选择的气源向处理容器12内供给处理气体。该处理气体包含碳氟化合物气体、含氧气体和不活泼气体。在步骤ST11中，由于如上述那样选择成为堆积模式的条件，因此在一个例子中，作为碳氟化合物气体，可以利用C4F6气体。含氧气体例如包含氧气，不活泼气体包含Ar气体之类的稀有气体。不活泼气体也可以为氮气。另外，在步骤ST11中，排气装置50运作，将处理容器12内的压力设定为规定的压力。另外，在步骤ST11中，向下部电极LE供给来自第一高频电源62的高频功率。
在步骤ST11中，生成包含碳氟化合物气体的处理气体或者包含碳氟化合物气体和不活泼气体的处理气体的等离子体，因此被解离的碳氟化合物堆积在晶片W的表面上，形成堆积物DP(参照图8、图11和图14)。上述步骤ST11中的上述的等离子体处理装置10的各部的动作能够由控制部Cnt控制。
在步骤ST11中，在利用碳氟化合物形成堆积物DP的期间反复生成氧的活性种，利用该氧的活性种适当地减少晶片W上的堆积物DP的量(参照图9、图12和图15)。在步骤ST11中同时发生上述图8和图9所示的状态。其结果，能够防止由于过剩的堆积物DP而堵塞开口MO和上部开口UO。另外，在步骤ST11中利用的处理气体中，氧气被不活泼气体稀释，因此能够抑制堆积物DP被过度除去。上述步骤ST11中上述的等离子体处理装置10的各部的动作能够由控制部Cnt控制。
下面，例示步骤ST11中的各种条件。
处理容器内压力：10mTorr(1.33Pa)～50mTorr(6.65Pa)
处理气体
·C4F6气体流量：1sccm～20sccm
·Ar气体流量：200sccm～1500sccm
·O2气体流量：1sccm～20sccm
第一高频电源62的高频功率：40MHz，50W～500W
第二高频电源64的高频偏置功率：13MHz，0W～50W
电源70的直流电压：0V～－500V
在一实施方式中，各流程中的步骤ST11，即执行一次步骤ST11为2秒以上，例如执行2.5秒～3秒的时间。关于步骤ST11的堆积时间，第一流程SQ1中为3秒，第二流程SQ2中能够设定为比第一流程SQ1短的2.5秒。由此，能够适当地控制氮化硅上的保护膜的膜厚增加量，能够得到改善脱落性的效果。若在该时长的期间中堆积物DP的蚀刻的速率过高，则可能过度去除用于保护第二区域R2的堆积物。因此，在步骤ST11中，以1nm/秒以下的速率蚀刻堆积物DP。由此，能够适当地调整在晶片W上形成的堆积物DP的量。此外，通过从上述的条件中选择处理容器内的压力、处理气体中的氧被稀有气体稀释的程度，即氧浓度和等离子体生成用的高频功率，能够获得在步骤ST11中蚀刻堆积物DP的速率为1nm/秒以下。此外，在步骤ST11中，在重复期间内(同一期间)内供给碳氟化合物气体、不活泼气体、氧气的情况，与在不同的期间供给碳氟化合物气体和氧气的情况相比，无需考虑伴随处理气体的切换所产生的稳定时间和放电的稳定时间。即，无需伴随处理气体的交换所产生的稳定时间、放电的稳定时间，能够改善生产能力(throughput)。另外，优选这样的堆积步骤中的碳氟化合物气体与氧气的摩尔比从1:0.5至1:1.5左右，此情况下，能够获得改善微加载(micro-loading)和改善脱落性等的效果。另外，在使用堆积物形成开口形状的情况下，平面形状能够形成为圆形、长方形、缝隙、长孔形。另外，能够确认形成的开口不会很歪斜，而能够如设计的那样形成图案。
在各流程中，接着执行步骤ST12。在步骤ST12中，第一区域R1被蚀刻。为此，在步骤ST12中，从气源组40的多个气源中选择的气源向处理容器12内供给处理气体。该处理气体包含不活泼气体。在一个例子中，不活泼气体可以为Ar气体之类的稀有气体。或者，不活泼气体也可以为氮气。利用实际上不含氧的处理气体来进行步骤ST12的蚀刻。此外，实际上不含氧是指有意不向处理气体内导入氧。另外，在步骤ST12中，排气装置50运作，将处理容器12内的压力设定为规定的压力。另外，在步骤ST12中，向下部电极LE供给来自第一高频电源62的高频功率。另外，在步骤ST12中，向下部电极LE供给来自第二高频电源64的高频偏置功率。
下面，例示步骤ST12中的各种条件。
处理容器内压力：10mTorr(1.33Pa)～50mTorr(6.65Pa)
处理气体
·Ar气体：200sccm～1500sccm
第一高频电源62的高频功率：40MHz，50W～500W
第二高频电源64的高频偏置功率：13MHz，0W～50W
电源70的直流电压：0V～－500V
在步骤ST12中，生成不活泼气体的等离子体，向晶片W引入离子。然后，利用堆积物DP包含的碳氟化合物的自由基，蚀刻第一区域R1(参照图10、图13和图16)。上述步骤ST12中的上述等离子体处理装置10的各部的动作能够由控制部Cnt控制。
在方法MT中，在包含第二区域R2露出时的期间，执行流程SQ1。在流程SQ1的步骤ST11中，如图8所示，在晶片W上形成堆积物DP。此外，图8表示了如下状态：进行第一区域R1的蚀刻而第二区域R2露出，在该第二区域R2上形成堆积物DP。该堆积物DP保护第二区域R2。于是，在流程SQ1的步骤ST11中，如图9所示，在同一步骤ST11中形成的堆积物DP的量减少。然后，在流程SQ1的步骤ST12中，利用堆积物DP包含的碳氟化合物的自由基来蚀刻第一区域R1。通过该流程SQ1，第二区域R2露出，第二区域R2被堆积物DP保护，并且第二区域R2所形成的凹部内的第一区域R1被蚀刻。由此，如图10所示，逐渐形成下部开口LO。
流程SQ1被反复执行一次以上，在一个例子中，反复执行30次。因此，如图1所示，在执行步骤ST12之后，在步骤STa中，判断是否满足停止条件。在流程SQ1被执行了规定次数的情况下，判断为满足停止条件。在步骤STa中，当判断为不满足停止条件时，从步骤ST11开始执行流程SQ1。另一方面，在步骤STa中，当判断为满足停止条件时，接着，执行流程SQ2。另外，第二高频电源64的高频偏置功率在第一流程SQ1中50W，在第二流程中使之降低到20W，将第一流程SQ1中的蚀刻时间设为5秒，将第二流程SQ2中的蚀刻时间设为比第一流程SQ1中的蚀刻时间长的10秒。由此，在维持了脱落性的状态下，能够获得一致氮化硅被削减的效果。
在流程SQ2的步骤ST11中，如图11所示，在晶片W上形成堆积物DP。然后，在流程SQ2的步骤ST11中，如图12所示，还减少在同一步骤ST11中形成的堆积物DP的量。然后，在流程SQ2的步骤ST12中，利用堆积物DP包含的碳氟化合物的自由基，来蚀刻第一区域R1。通过该流程SQ2，能够利用堆积物DP保护第二区域R2的同时，还蚀刻第二区域R2所形成的凹部内的第一区域R1。由此，如图13所示，下部开口LO的深度变得更深。
在一实施方式的方法中，由于包含利用碳氟化合物的自由基来有选择地蚀刻由氧化硅形成的第一区域的第二步骤，因此能够在蚀刻第一区域的同时，抑制由氮化硅形成的第二区域的削减。另外，在步骤ST11中，利用包含碳氟化合物气体的处理气体或者包含碳氟化合物气体和不活泼气体的处理气体的等离子体，形成堆积物DP。并且，在同一步骤中，利用氧的活性种，晶片W上的堆积物DP的量能够被该氧的活性种适当地减少。堆积物DP的形成和堆积物DP量的适当减少能够在同一步骤中进行，无需切换处理气体，因此无需考虑随处理气体的切换而产生的放电的稳定时间。
另外，在一实施方式的方法中，利用实际上不含氧的处理气体来蚀刻第二步骤。在该方法中，能够有效地相对于第二区域有选择地蚀刻第一区域。
流程SQ2被反复执行一次以上，在一个例子中，反复执行40次。因此，如图1所示，在执行步骤ST12之后，在步骤STb中，判断是否满足停止条件。在流程SQ2被执行了规定次数时，判断为满足停止条件。在步骤STb中，当判断为不满足停止条件时，从步骤ST11开始执行流程SQ2。另一方面，在步骤STb中，当判断为满足停止条件时，接着，结束执行流程SQ2。
在方法MT中，设定流程SQ1的处理条件，使得在各次的流程SQ1中第一区域R1被蚀刻的量少于在各次的流程SQ2中第一区域R1被蚀刻的量。在一个例子中，以各次的流程SQ1的执行时长短于各次的流程SQ2的执行时长的方式进行设定。在本例中，能够将流程SQ1中的步骤ST11的执行时长与步骤ST12的执行时长之比，设定为等同于流程SQ2中的步骤ST11的执行时长与步骤ST13的执行时长之比。例如，在流程SQ1中，在2秒～5秒范围的时长中选择步骤ST11的执行时长，在5秒～10秒范围的时长中选择步骤ST12的执行时长。另外，在流程SQ2中，在2秒～10秒范围的时长中选择步骤ST11的执行时长，在5秒～20秒范围的时长中选择步骤ST12的执行时长。
在步骤ST11中生成的碳氟化合物的活性种堆积在第二区域R2上，并保护该第二区域R2，不过在第一区域R1被蚀刻而第二区域R2露出时，能够蚀刻第二区域R2。因此，在方法MT中，在第二区域R2露出的期间，流程SQ1被执行一次以上。由此，能够抑制蚀刻量并且在晶片W上形成堆积物DP，利用该堆积物DP保护第二区域R2。然后，蚀刻量较多的流程SQ2被执行一次以上。因此，依照方法MT，能够抑制第二区域R2的削减，并蚀刻第一区域R1。
另外，在流程SQ1中已在第二区域R2上形成了堆积物DP，因此即使增加各次的流程SQ2中的蚀刻量，也能够抑制第二区域R2的削减。如此，通过使各次的流程SQ2的蚀刻量比各次的流程SQ1的蚀刻量增加，能够提高方法MT中的第一区域R1的蚀刻速率。
在一实施方式的方法MT中，在执行流程SQ2之后，能够根据需要，还执行流程SQ3。在流程SQ3的步骤ST11中，如图14所示，在晶片W上形成堆积物DP。然后，在流程SQ3的步骤ST11中，如图15所示，减少在同一步骤ST11中形成的堆积物DP的量。然后，在流程SQ3的步骤ST12中，利用堆积物DP包含的碳氟化合物的自由基，蚀刻第一区域R1。通过该流程SQ3，能够在利用堆积物DP保护第二区域R2的同时，还蚀刻由第二区域R2提供的凹部内的第一区域R1。由此，如图16所示，下部开口LO的深度变得更深，最终，蚀刻第一区域R1直到位于凹部的底的第二区域R2露出为止。
流程SQ3被反复执行一次以上。因此，如图1所示所示，在执行步骤ST12之后，在步骤STc中，判断是否满足停止条件。在流程SQ3被执行了规定次数的情况下，判断为满足停止条件。在步骤STc中，当判断为不满足停止条件时，从步骤ST11开始执行流程SQ3。另一方面，在步骤STc中，当判断为满足停止条件时，结束实施方法MT。
在流程SQ3的步骤ST12中，高频偏置功率被设定为比流程SQ1和流程SQ2的步骤ST12中利用的高频偏置功率大的功率。例如，在流程SQ1和流程SQ2的步骤ST12中，高频偏置功率被设定为20W～100W，在流程SQ3的步骤ST12中，高频偏置功率被设定为100W～300W。此外，在一个例子的流程SQ3中，从2秒～10秒范围的时长中选择步骤ST11的执行时长，从5秒～15秒范围的时长中选择步骤ST12的执行时长。
如图14所示，在执行流程SQ1和流程SQ2之后，晶片W上的堆积物DP的量变得相当多。当堆积物DP的量变多时，开口MO的宽度、上部开口UO和下部开口LO的宽度因堆积物DP而变窄。由此，可能会发生到达下部开口LO的深部的离子束不足的情况。然而，在流程SQ3的步骤ST12中利用较大的高频偏置功率，因此能够提高引入到晶片W的离子的能量。其结果，即使下部开口LO较深，也能够将离子供给到该下部开口LO的深部。
图17是例示一实施方式的被处理体的第一区域和第二区域的截面图，图17是说明相对于第二区域，有选择地蚀刻第一区域的技术的图。图17(a)表示在基片SB上形成有第一区域R1和第二区域R2的晶片W1。图17(b)表示在执行了步骤ST11之后的晶片W1的截面图，图17(c)表示执行了步骤ST12之后的晶片W1的截面图。在一个例子中，第一区域R1由氧化硅(SiO2)形成，第二区域R2有氮化硅(Si3N4)形成。步骤ST11和步骤ST12的处理容器内压力等各种条件可以与上述的条件相同。
如图17(b)所示，当对晶片W1执行步骤ST11时，利用包含碳氟化合物气体和氧气的处理气体的等离子体，在第一区域R1上和第二区域R2上形成堆积物DP。在一个例子中，利用C4F6气体作为碳氟化合物气体。步骤ST11的处理气体也可以包含Ar气体之类的稀有气体。在步骤ST11中，利用处理气体还包含的氧的活性种，晶片W上的堆积物DP的量被该氧的活性种适当地减少。
如图17(c)所示，当对晶片W1执行步骤ST12时，步骤ST11的处理后的晶片W暴露在稀有气体的等离子体中，稀有气体例如包含Ar气体。在步骤ST12的处理后，利用堆积物DP包含的碳氟化合物的自由基，蚀刻第一区域R1。
在步骤ST12中，稀有气体原子的活性种，例如Ar气体原子的离子撞击堆积物DP。由此，如图17(c)所示，堆积物DP中的碳氟化合物自由基对第一区域R1进行蚀刻，使第一区域R1的厚度减少。另外，在第一区域R1中，堆积物DP的膜厚减少。另一方面，在第二区域R2中，虽然堆积物DP的膜厚减少，但是由于能够抑制第二区域R2被蚀刻，因此第二区域R2的厚度的减少量大幅度地小于第一区域R1的厚度的减少量。
附图标记说明
10……等离子体处理装置，12……处理容器，30……上部电极，PD……载置台，LE……下部电极，ESC……静电卡盘，40……气源组，42……阀组，44……流量控制器群，50……排气装置，62……第一高频电源，64……第二高频电源，Cnt……控制部，W……晶片，W1……晶片，R1……第一区域，R2……第二区域，OL……有机膜，AL……含硅防反射膜，MK……掩模，DP……堆积物。

Claims (3)

1.一种蚀刻方法，通过对被处理体进行等离子体处理，相对于由氮化硅形成的第二区域，有选择地蚀刻由氧化硅形成的第一区域，该蚀刻方法的特征在于：
所述被处理体包括：形成有凹部的所述第二区域；以填埋该凹部并且覆盖所述第二区域的方式设置的所述第一区域；和设置于所述第一区域上的掩模，该掩模在所述凹部之上具有宽度比该凹部的宽度宽的开口，
所述蚀刻方法包括：
第一步骤，在收纳有所述被处理体的处理容器内生成包含碳氟化合物气体、含氧气体和不活泼气体的处理气体的等离子体，并且在所述被处理体的所述第一区域和所述第二区域上形成包含碳氟化合物的堆积物；和
第二步骤，使用包含于所述堆积物中的碳氟化合物的自由基，蚀刻所述第一区域，
反复执行包含所述第一步骤和所述第二步骤的流程，
所述蚀刻方法还包括在执行所述流程之前，利用碳氟化合物的活性种来蚀刻所述第一区域，直到即将露出所述第二区域的第一蚀刻步骤，
在所述第一蚀刻步骤和所述第一步骤中，选择以下的条件a～c中的任意条件，即：
a.在所述第一蚀刻步骤中利用的碳氟化合物气体的氟原子数与碳原子数之比，大于所述第一步骤中利用的碳氟化合物气体的氟原子数与碳原子数之比；
b.在所述第一蚀刻步骤中利用的等离子体生成用的高频功率比所述第一步骤中利用的等离子体生成用的高频功率大；
c.在所述第一蚀刻步骤中利用的高频偏置功率比所述第一步骤中利用的高频偏置功率大。
2.如权利要求1所述的蚀刻方法，其特征在于：
使用实质上不含氧的处理气体进行所述第二步骤的蚀刻。
3.如权利要求1或2所述的蚀刻方法，其特征在于：
在所述第二步骤中蚀刻所述第一区域而形成的开口的宽度，小于在所述第一蚀刻步骤中蚀刻所述第一区域而形成的开口的宽度。
CN201780030915.9A 2016-05-19 2017-05-16 蚀刻方法 Active CN109196624B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016100603A JP6592400B2 (ja) 2016-05-19 2016-05-19 エッチング方法
JP2016-100603 2016-05-19
PCT/JP2017/018340 WO2017199946A1 (ja) 2016-05-19 2017-05-16 エッチング方法

Publications (2)

Publication Number Publication Date
CN109196624A CN109196624A (zh) 2019-01-11
CN109196624B true CN109196624B (zh) 2023-10-24

Family

ID=60325137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780030915.9A Active CN109196624B (zh) 2016-05-19 2017-05-16 蚀刻方法

Country Status (6)

Country Link
US (2) US20190027372A1 (zh)
JP (1) JP6592400B2 (zh)
KR (1) KR102505154B1 (zh)
CN (1) CN109196624B (zh)
TW (1) TWI722187B (zh)
WO (1) WO2017199946A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
KR102487054B1 (ko) * 2017-11-28 2023-01-13 삼성전자주식회사 식각 방법 및 반도체 장치의 제조 방법
CN110993499B (zh) * 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
JP7123287B1 (ja) * 2020-09-18 2022-08-22 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、基板処理システム、及びプログラム
TWI828187B (zh) * 2021-06-22 2024-01-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851794A (zh) * 2014-02-19 2015-08-19 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
CN104867827A (zh) * 2014-02-24 2015-08-26 东京毅力科创株式会社 蚀刻方法
CN105390388A (zh) * 2014-08-28 2016-03-09 东京毅力科创株式会社 蚀刻方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307001A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
JP4763235B2 (ja) * 2001-08-29 2011-08-31 東京エレクトロン株式会社 プラズマ処理のための装置並びに方法
US6716766B2 (en) * 2002-08-22 2004-04-06 Micron Technology, Inc. Process variation resistant self aligned contact etch
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851794A (zh) * 2014-02-19 2015-08-19 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
CN104867827A (zh) * 2014-02-24 2015-08-26 东京毅力科创株式会社 蚀刻方法
CN105390388A (zh) * 2014-08-28 2016-03-09 东京毅力科创株式会社 蚀刻方法

Also Published As

Publication number Publication date
US20220181162A1 (en) 2022-06-09
KR102505154B1 (ko) 2023-02-28
TW201742143A (zh) 2017-12-01
US20190027372A1 (en) 2019-01-24
JP6592400B2 (ja) 2019-10-16
KR20190008226A (ko) 2019-01-23
WO2017199946A1 (ja) 2017-11-23
CN109196624A (zh) 2019-01-11
TWI722187B (zh) 2021-03-21
JP2017208482A (ja) 2017-11-24

Similar Documents

Publication Publication Date Title
CN109219867B (zh) 蚀刻方法
CN109196624B (zh) 蚀刻方法
CN105914144B (zh) 蚀刻方法
TWI684218B (zh) 蝕刻方法（三）
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
TWI713109B (zh) 蝕刻方法（一）
US11462412B2 (en) Etching method
TW201717276A (zh) 蝕刻方法
TWI692809B (zh) 蝕刻方法
US20200111679A1 (en) Etching method
CN105810581B (zh) 蚀刻方法
CN105810579B (zh) 蚀刻方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant