JP2017208482A - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP2017208482A
JP2017208482A JP2016100603A JP2016100603A JP2017208482A JP 2017208482 A JP2017208482 A JP 2017208482A JP 2016100603 A JP2016100603 A JP 2016100603A JP 2016100603 A JP2016100603 A JP 2016100603A JP 2017208482 A JP2017208482 A JP 2017208482A
Authority
JP
Japan
Prior art keywords
gas
region
sequence
deposit
fluorocarbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016100603A
Other languages
English (en)
Other versions
JP6592400B2 (ja
Inventor
晃弘 辻
Akihiro Tsuji
晃弘 辻
昌伸 本田
Masanobu Honda
昌伸 本田
光 渡邉
Hikaru Watanabe
光 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016100603A priority Critical patent/JP6592400B2/ja
Priority to TW106115532A priority patent/TWI722187B/zh
Priority to PCT/JP2017/018340 priority patent/WO2017199946A1/ja
Priority to CN201780030915.9A priority patent/CN109196624B/zh
Priority to KR1020187032890A priority patent/KR102505154B1/ko
Priority to US16/069,995 priority patent/US20190027372A1/en
Publication of JP2017208482A publication Critical patent/JP2017208482A/ja
Application granted granted Critical
Publication of JP6592400B2 publication Critical patent/JP6592400B2/ja
Priority to US17/677,752 priority patent/US20220181162A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】窒化シリコンから構成された第２領域の削れを抑制しつつ、酸化シリコンから構成された第１領域をエッチングする。【解決手段】一実施形態の方法は、被被処理体に対するプラズマ処理によって、酸化シリコンから構成された第１領域を窒化シリコンから構成された第２領域に対して選択的にエッチングする方法が提供される。この方法は、被処理体を収容した処理容器内においてフルオロカーボンガス、酸素含有ガス及び不活性ガスを含む処理ガスのプラズマを生成する第１工程であり、被処理体上にフルオロカーボンを含む堆積物を形成する、該第１工程と、堆積物に含まれるフルオロカーボンのラジカルによって第１領域をエッチングする第２工程と、を含み、第１工程及び第２工程を含むシーケンスが繰り返して実行される。【選択図】図５

Description

本発明の実施形態は、エッチング方法に関するものであり、特に、被処理体に対するプラズマ処理によって、酸化シリコンから構成された第１領域を、窒化シリコンから構成された第２領域に対して選択的にエッチングする方法に関するものである。
電子デバイスの製造においては、酸化シリコン（ＳｉＯ２）から構成された領域に対してホール又はトレンチといった開口を形成する処理が行われることがある。このような処理では、特許文献１に記載されているように、一般的には、フルオロカーボンガスのプラズマに被処理体が晒されて、当該領域がエッチングされる。
また、酸化シリコンから構成された第１領域を、窒化シリコンから構成された第２領域に対して選択的にエッチングする技術が知られている。このような技術の一例としては、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｄ Ｃｏｎｔａｃｔ）技術が知られている。ＳＡＣ技術については、特許文献２に記載されている。
ＳＡＣ技術の処理対象である被処理体は、酸化シリコン製の第１領域、窒化シリコン製の第２領域、及びマスクを有している。第２領域は、凹部を画成するように設けられており、第１領域は、当該凹部を埋め、且つ、第２領域を覆うように設けられており、マスクは、第１領域上に設けられており、凹部の上に開口を提供している。従来のＳＡＣ技術では、特許文献２に記載されているように、第１領域のエッチングのために、フルオロカーボンガス、酸素ガス、及び希ガスを含む処理ガスのプラズマが用いられる。この処理ガスのプラズマに被処理体を晒すことにより、マスクの開口から露出した部分において第１領域がエッチングされて上部開口が形成される。さらに、処理ガスのプラズマに被処理体が晒されることにより、第２領域によって囲まれた部分、即ち凹部内の第１領域が自己整合的にエッチングされる。これにより、上部開口に連続する下部開口が自己整合的に形成される。
米国特許第７７０８８５９号明細書 特開２０００−３０７００１号公報
上述した従来の技術では、第１領域のエッチングが進行して第２領域が露出した時点において、第２領域の表面上に当該第２領域を保護する膜が形成されていない状態が生じる。この状態において第１領域のエッチングが行われると、第２領域に削れが生じる。
したがって、窒化シリコンから構成された第２領域の削れを抑制しつつ、酸化シリコンから構成された第１領域をエッチングすることが求められている。
一態様においては、被被処理体に対するプラズマ処理によって、酸化シリコンから構成された第１領域を窒化シリコンから構成された第２領域に対して選択的にエッチングする方法が提供される。被処理体は、凹部を画成する第２領域、該凹部を埋め、且つ第２領域を覆うように設けられた第１領域、及び、第１領域上に設けられたマスクを有し、該マスクは、凹部の上に該凹部の幅よりも広い幅を有する開口を提供する。この方法は、（ａ）被処理体を収容した処理容器内においてフルオロカーボンガス、及び不活性ガスを含む処理ガスのプラズマ、もしくはフルオロカーボンガス、酸素含有ガス及び不活性ガスを含む処理ガスのプラズマを生成する第１工程であり、被処理体上にフルオロカーボンを含む堆積物を形成する、該第１工程と、（ｂ）堆積物に含まれるフルオロカーボンのラジカルによって第１領域をエッチングする第２工程と、を含み、第１工程及び第２工程を含むシーケンスが繰り返して実行される。
この方法では、フルオロカーボンのラジカルによって、酸化シリコンから構成された第１領域を選択的にエッチングする第２工程を含むので、第１領域がエッチングされると共に、窒化シリコンから構成された第２領域の削れが抑制される。また、第１工程では、フルオロカーボンガス、及び不活性ガスを含む処理ガスのプラズマ、もしくはフルオロカーボンガス、酸素含有ガス及び不活性ガスを含む処理ガスのプラズマにより、堆積物が形成される。堆積物の形成と堆積物量の適度な減少とが、第１工程で行われ、処理ガスの切り換えを要さないので、処理ガスの切り換えに伴う安定時間、及び放電の安定時間を考慮する必要がない。
一実施形態の方法では、第２工程のエッチングは、実質的に酸素を含まない処理ガスによって行われる。この方法では、第２領域に対する第１領域の選択的なエッチングが効率よく行われる。なお、実質的に酸素を含まないとは、意図的に処理ガス内に酸素を導入しないという意味である。
一実施形態において、一回以上の第１シーケンス、一回以上の第２シーケンス、及び、一回以上の第３シーケンスの各々は、第３工程を更に含み得る。第３工程では、被処理体を収容した処理容器内において、酸素含有ガス及び不活性ガスを含む処理ガスのプラズマが生成される。この実施形態によれば、酸素の活性種によって、被処理体に形成されている堆積物の量を適度に減少させることができる。したがって、マスクの開口、及びエッチングによって形成される開口の閉塞を防止することが可能となる。また、この実施形態では、処理ガスにおいて酸素含有ガスが不活性ガスによって希釈されているので、堆積物が過剰に除去されることを抑制することができる。
以上説明したように、窒化シリコンから構成された第２領域の削れを抑制しつつ、酸化シリコンから構成された第１領域をエッチングすることが可能となる。
一実施形態に係るエッチング方法を示す流れ図である。 一実施形態に係るエッチング方法の適用対象である被処理体を例示する断面図である。 図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を概略的に示す図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 一実施形態に係る被処理体の第１領域及び第２領域を例示する断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るエッチング方法を示す流れ図である。図１に示す方法ＭＴは、被処理体に対するプラズマ処理によって、酸化シリコンから構成された第１領域を窒化シリコンから構成された第２領域に対して選択的にエッチングする方法である。
図２は、一実施形態に係るエッチング方法の適用対象である被処理体を例示する断面図である。図２に示すように、被処理体、即ちウエハＷは、基板ＳＢ、第１領域Ｒ１、第２領域Ｒ２、及び、後にマスクを構成する有機膜ＯＬを有している。一例では、ウエハＷは、フィン型電界効果トランジスタの製造途中に得られるものであり、更に、隆起領域ＲＡ、シリコン含有の反射防止膜ＡＬ、及び、レジストマスクＲＭを有している。また、マスクを構成する材料は、有機膜のほか、窒化チタン、ポリシリコン等であっても良い。
隆起領域ＲＡは、基板ＳＢから隆起するように設けられている。この隆起領域ＲＡは、例えば、ゲート領域を構成し得る。第２領域Ｒ２は、窒化シリコン（Ｓｉ３Ｎ４）から構成されており、隆起領域ＲＡの表面、及び、基板ＳＢの表面上に設けられている。この第２領域Ｒ２は、図２に示すように、凹部を画成するように延在している。一例では、凹部の深さは、約１５０ｎｍであり、凹部の幅は、約２０ｎｍである。
第１領域Ｒ１は、酸化シリコン（ＳｉＯ２）から構成されており、第２領域Ｒ２上に設けられている。具体的に、第１領域Ｒ１は、第２領域Ｒ２によって画成される凹部を埋め、当該第２領域Ｒ２を覆うように設けられている。
有機膜ＯＬは、第１領域Ｒ１上に設けられている。反射防止膜ＡＬは、有機膜ＯＬ上に設けられている。レジストマスクＲＭは、反射防止膜ＡＬ上に設けられている。レジストマスクＲＭは、第２領域Ｒ２によって画成される凹部上に当該凹部の幅よりも広い幅を有する開口を提供している。レジストマスクＲＭの開口の幅は、例えば、６０ｎｍである。このようなレジストマスクＲＭのパターンは、フォトリソグラフィ技術により形成される。
方法ＭＴでは、図２に示すウエハＷのような被処理体がプラズマ処理装置内において処理される。図３は、図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を概略的に示す図である。図３に示すプラズマ処理装置１０は、容量結合型プラズマエッチング装置であり、略円筒状の処理容器１２を備えている。処理容器１２の内壁面は、例えば、陽極酸化処理されたアルミニウムから構成されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、略円筒状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から構成されている。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。また、処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、その上面においてウエハＷを保持する。載置台ＰＤは、下部電極ＬＥ及び静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａ及び第２プレート１８ｂを含んでいる。第１プレート１８ａ及び第２プレート１８ｂは、例えばアルミニウムといった金属から構成されており、略円盤形状をなしている。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。この静電チャックＥＳＣは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジ及び静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給された冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４とチラーユニットとの間では、冷媒が循環される。この冷媒の温度を制御することにより、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。下部電極ＬＥと上部電極３０とは、互いに略平行に設けられている。上部電極３０と下部電極ＬＥとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。一実施形態では、上部電極３０は、載置台ＰＤの上面、即ち、ウエハ載置面からの鉛直方向における距離が可変であるように構成され得る。上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は処理空間Ｓに面しており、当該電極板３４には複数のガス吐出孔３４ａが設けられている。この電極板３４は、一実施形態では、シリコンから構成されている。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを含んでいる。一例では、ガスソース群４０は、一以上のフルオロカーボンガスのソース、希ガスのソース、窒素ガス（Ｎ２ガス）のソース、水素ガス（Ｈ２ガス）のソース、及び、酸素含有ガスのソースを含んでいる。一以上のフルオロカーボンガスのソースは、一例では、Ｃ４Ｆ８ガスのソース、ＣＦ４ガスのソース、及び、Ｃ４Ｆ６ガスのソースを含み得る。希ガスのソースは、Ｈｅガス、Ｎｅガス、Ａｒガス、Ｋｒガス、Ｘｅガスといった任意の希ガスのソースであることができ、一例では、Ａｒガスのソースである。また、酸素含有ガスのソースは、一例では、酸素ガス（Ｏ２ガス）のソースであり得る。なお、酸素含有ガスは、酸素を含有する任意のガスであってもよく、例えば、ＣＯガス又はＣＯ２ガスといった酸化炭素ガスであってもよい。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースはそれぞれ、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の高周波電力を発生する電源であり、例えば、２７〜１００ＭＨｚの周波数の高周波電力を発生する。第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（上部電極３０側）の入力インピーダンスを整合させるための回路である。なお、第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための高周波バイアス電力を発生する電源であり、例えば、４００ｋＨｚ〜４０ＭＨｚの範囲内の周波数の高周波バイアス電力を発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。
また、プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、処理空間Ｓ内に存在する正イオンを電極板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負の直流電圧を発生する直流電源である。別の一例において、電源７０は、比較的低周波の交流電圧を発生する交流電源であってもよい。電源７０から上部電極に印加される電圧は、−１５０Ｖ以下の電圧であり得る。即ち、電源７０によって上部電極３０に印加される電圧は、絶対値が１５０以上の負の電圧であり得る。このような電圧が電源７０から上部電極３０に印加されると、処理空間Ｓに存在する正イオンが、電極板３４に衝突する。これにより、電極板３４から二次電子及び／又はシリコンが放出される。放出されたシリコンは、処理空間Ｓ内に存在するフッ素の活性種と結合し、フッ素の活性種の量を低減させる。
また、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
以下、再び図１を参照して、方法ＭＴについて詳細に説明する。以下の説明では、図２、図４〜図１６を適宜参照する。図４〜図１６は、方法ＭＴの実施の途中段階における被処理体を示す断面図である。なお、以下の説明では、方法ＭＴにおいて図２に示すウエハＷが図３に示す一つのプラズマ処理装置１０を用いて処理される例について説明する。
まず、方法ＭＴでは、プラズマ処理装置１０内に図２に示すウエハＷが搬入され、当該ウエハＷが載置台ＰＤ上に載置されて、当該載置台ＰＤによって保持される。
方法ＭＴでは、次いで、工程ＳＴ１が実行される。工程ＳＴ１では、反射防止膜ＡＬがエッチングされる。このため、工程ＳＴ１では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、フルオロカーボンガスを含む。フルオロカーボンガスは、例えば、Ｃ４Ｆ８ガス及びＣＦ４ガスのうち一種以上を含み得る。また、この処理ガスは、希ガス、例えば、Ａｒガスを更に含み得る。また、工程ＳＴ１では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１では、第１の高周波電源６２からの高周波電力、及び、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに対して供給される。
以下に、工程ＳＴ１における各種条件を例示する。
処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜５０ｍＴｏｒｒ（６．６５Ｐａ）
処理ガス
・Ｃ４Ｆ８ガス：１０ｓｃｃｍ〜３０ｓｃｃｍ
・ＣＦ４ガス：１５０ｓｃｃｍ〜３００ｓｃｃｍ
・Ａｒガス：２００ｓｃｃｍ〜５００ｓｃｃｍ
プラズマ生成用の高周波電力：３００Ｗ〜１０００Ｗ
高周波バイアス電力：２００Ｗ〜５００Ｗ
工程ＳＴ１では、処理ガスのプラズマが生成され、フルオロカーボンの活性種によって、レジストマスクＲＭの開口から露出されている部分において反射防止膜ＡＬがエッチングされる。その結果、図４に示すように、反射防止膜ＡＬの全領域のうち、レジストマスクＲＭの開口から露出されている部分が除去される。即ち、反射防止膜ＡＬにレジストマスクＲＭのパターンが転写され、反射防止膜ＡＬに開口を提供するパターンが形成される。なお、工程ＳＴ１における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
続く工程ＳＴ２では、有機膜ＯＬがエッチングされる。このため、工程ＳＴ２では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、水素ガス及び窒素ガスを含み得る。なお、工程ＳＴ２において用いられる処理ガスは、有機膜をエッチングし得るものであれば、他のガス、例えば、酸素ガスを含む処理ガスであってもよい。また、工程ＳＴ２では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ２では、第１の高周波電源６２からの高周波電力、及び、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに対して供給される。
以下に、工程ＳＴ２における各種条件を例示する。
処理容器内圧力：５０ｍＴｏｒｒ（６．６５Ｐａ）〜２００ｍＴｏｒｒ（２６．６Ｐａ）
処理ガス
・Ｎ２ガス：２００ｓｃｃｍ〜４００ｓｃｃｍ
・Ｈ２ガス：２００ｓｃｃｍ〜４００ｓｃｃｍ
プラズマ生成用の高周波電力：５００Ｗ〜２０００Ｗ
高周波バイアス電力：２００Ｗ〜５００Ｗ
工程ＳＴ２では、処理ガスのプラズマが生成され、反射防止膜ＡＬの開口から露出されている部分において有機膜ＯＬがエッチングされる。また、レジストマスクＲＭもエッチングされる。その結果、図５に示すように、レジストマスクＲＭが除去され、有機膜ＯＬの全領域のうち、反射防止膜ＡＬの開口から露出されている部分が除去される。即ち、有機膜ＯＬに反射防止膜ＡＬのパターンが転写され、有機膜ＯＬに開口ＭＯを提供するパターンが形成され、当該有機膜ＯＬからマスクＭＫが生成される。なお、工程ＳＴ２における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
一実施形態においては、工程ＳＴ２の実行後に工程ＳＴ３が実行される。工程ＳＴ３では、第１領域Ｒ１が、第２領域Ｒ２が露出する直前までエッチングされる。即ち、第２領域Ｒ２上に第１領域Ｒ１が僅かに残されるまで、当該第１領域Ｒ１がエッチングされる。このため、工程ＳＴ３では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、フルオロカーボンガスを含む。また、この処理ガスは、希ガス、例えば、Ａｒガスを更に含み得る。また、この処理ガスは、酸素ガスを更に含み得る。また、工程ＳＴ３では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ３では、第１の高周波電源６２からの高周波電力、及び、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに対して供給される。
工程ＳＴ３では、処理ガスのプラズマが生成され、マスクＭＫの開口から露出されている部分において第１領域Ｒ１が、フルオロカーボンの活性種によってエッチングされる。この工程ＳＴ３の処理時間は、当該工程ＳＴ３の終了時に、第２領域Ｒ２上に第１領域Ｒ１が所定の膜厚で残されるように、設定される。この工程ＳＴ３の実行の結果、図６に示すように、上部開口ＵＯが部分的に形成される。なお、工程ＳＴ３における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
ここで、後述する工程ＳＴ１１では、第１領域Ｒ１のエッチングよりも、第１領域Ｒ１を含むウエハＷの表面上へのフルオロカーボンを含む堆積物の形成が優位となるモード、即ち、堆積モードとなる条件が選択される。一方、工程ＳＴ３では、堆積物の形成よりも第１領域Ｒ１のエッチングが優位となるモード、即ち、エッチングモードとなる条件が選択される。このため、一例では、工程ＳＴ３において利用されるフルオロカーボンガスは、Ｃ４Ｆ８ガス及びＣＦ４ガスのうち一種以上を含み得る。この例のフルオロカーボンガスは、工程ＳＴ１１において利用されるフルオロカーボンガスの炭素原子数に対するフッ素原子数の比（即ち、フッ素原子数／炭素原子数）よりも、炭素原子数に対するフッ素原子数の比（即ち、フッ素原子数／炭素原子数）が高いフルオロカーボンガスである。また、一例では、フルオロカーボンガスの解離度を高めるために、工程ＳＴ３において利用されるプラズマ生成用の高周波電力は、工程ＳＴ１１において利用されるプラズマ生成用の高周波電力よりも大きい電力に設定され得る。これら例によれば、エッチングモードを実現することが可能となる。また、一例では、工程ＳＴ３において利用される高周波バイアス電力も、工程ＳＴ１１の高周波バイアス電力よりも大きい電力に設定され得る。この例によれば、ウエハＷに対して引き込まれるイオンのエネルギーが高められ、第１領域Ｒ１を高速にエッチングすることが可能となる。
以下に、工程ＳＴ３における各種条件を例示する。
処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜５０ｍＴｏｒｒ（６．６５Ｐａ）
処理ガス
・Ｃ４Ｆ8ガス：１０ｓｃｃｍ〜３０ｓｃｃｍ
・ＣＦ４ガス：５０ｓｃｃｍ〜１５０ｓｃｃｍ
・Ａｒガス：５００ｓｃｃｍ〜１０００ｓｃｃｍ
・Ｏ２ガス：１０ｓｃｃｍ〜３０ｓｃｃｍ
プラズマ生成用の高周波電力：５００Ｗ〜２０００Ｗ
高周波バイアス電力：５００Ｗ〜２０００Ｗ
一実施形態では、次いで、工程ＳＴ４が実行される。工程ＳＴ４では、処理容器１２内において酸素含有ガスを含む処理ガスのプラズマが生成される。このため、工程ＳＴ４では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、一例では、酸素含有ガスとして、酸素ガスを含み得る。また、処理ガスは、希ガス（例えば、Ａｒガス）又は窒素ガスといった不活性ガスを更に含み得る。また、工程ＳＴ４では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ４では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに対して供給される。なお、工程ＳＴ４では、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに供給されなくてもよい。
工程ＳＴ４では、酸素の活性種が生成され、当該酸素の活性種によってマスクＭＫの開口ＭＯがその上端部分において広げられる。具体的には、図７に示すように、開口ＭＯの上端部分を画成するマスクＭＫの上側肩部がテーパ形状を呈するように、エッチングされる。これにより、以後の工程で生成される堆積物がマスクＭＫの開口ＭＯを画成する面に付着しても、当該開口ＭＯの幅の縮小量を低減させることができる。なお、工程ＳＴ４における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
ここで、後述する工程ＳＴ１１は、各シーケンスにおいて形成される微量の堆積物を減少させる工程でもあり、堆積物の過剰な減少を抑制する必要がある。一方、工程ＳＴ４では、マスクＭＫの開口ＭＯの上端部分の幅を広げるために実行されるものであり、その処理時間の短さが要求される。
以下に、工程ＳＴ４における各種条件を例示する。
処理容器内圧力：３０ｍＴｏｒｒ（３．９９Ｐａ）〜２００ｍＴｏｒｒ（２６．６Ｐａ）
処理ガス
・Ｏ２ガス：５０ｓｃｃｍ〜５００ｓｃｃｍ
・Ａｒガス：２００ｓｃｃｍ〜１５００ｓｃｃｍ
プラズマ生成用の高周波電力：１００Ｗ〜５００Ｗ
高周波バイアス電力：０Ｗ〜２００Ｗ
次いで、方法ＭＴでは、一回以上のシーケンスＳＱ１が実行され、しかる後に、一回以上のシーケンスＳＱ２が実行される。また、一実施形態では、一回以上のシーケンスＳＱ２の実行の後に、必要に応じて、一回以上のシーケンスＳＱ３を実行することもできる。これらシーケンスＳＱ１、シーケンスＳＱ２、及び、シーケンスＳＱ３は、第１領域Ｒ１をエッチングするために実行されるものである。シーケンスＳＱ１、シーケンスＳＱ２、及び、シーケンスＳＱ３の各々は、工程ＳＴ１１及び工程ＳＴ１２を含んでいる。以下、シーケンスＳＱ１、シーケンスＳＱ２、及び、シーケンスＳＱ３の全てに共通する工程ＳＴ１及び工程ＳＴ２の詳細について説明し、次いで、シーケンスＳＱ１、シーケンスＳＱ２、及び、シーケンスＳＱ３の相違について説明する。
各シーケンスでは、まず、工程ＳＴ１１が実行される。工程ＳＴ１１では、ウエハＷが収容された処理容器１２内で、フルオロカーボンガスを含む処理ガスのプラズマ、及び酸素含有ガス及び不活性ガスを含む処理ガスのプラズマが生成される。このため、工程ＳＴ１１では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、フルオロカーボンガス、酸素含有ガス及び不活性ガスを含む。工程ＳＴ１１では、上述したように堆積モードとなる条件が選択されるので、一例では、フルオロカーボンガスとして、Ｃ４Ｆ６ガスが利用される。酸素含有ガスは、例えば、酸素ガスを含み、不活性ガスは、Ａｒガスといった希ガスを含む。不活性ガスは、窒素ガスであってもよい。また、工程ＳＴ１１では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１１では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに対して供給される。
工程ＳＴ１１では、フルオロカーボンガス含む処理ガス、又はフルオロカーボンガス及び不活性ガスを含む処理ガスのプラズマが生成されるので、解離したフルオロカーボンが、ウエハＷの表面上に堆積して、堆積物ＤＰを形成する（図８、図１１、及び図１４を参照）。かかる工程ＳＴ１１における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
工程ＳＴ１１では、フルオロカーボンによって堆積物ＤＰが形成される期間に重複して、酸素の活性種が生成され、ウエハＷ上の堆積物ＤＰの量が、当該酸素の活性種によって適度に減少される（図９、図１２、及び図１５を参照）。これらの図８及び図９に示す状態が工程ＳＴ１１において同時に生じる。その結果、過剰な堆積物ＤＰによって開口ＭＯ及び上部開口ＵＯが閉塞されることが防止される。また、工程ＳＴ１１で利用される処理ガスでは、酸素ガスが不活性ガスによって希釈されているので、堆積物ＤＰが過剰に除去されることを抑制することができる。かかる工程ＳＴ１１における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
以下に、工程ＳＴ１１における各種条件を例示する。
処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜５０ｍＴｏｒｒ（６．６５Ｐａ）
処理ガス
・Ｃ４Ｆ６ガス流量：１ｓｃｃｍ〜２０ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ〜１５００ｓｃｃｍ
・Ｏ２ガス流量：１ｓｃｃｍ〜２０ｓｃｃｍ
・第１の高周波電源６２の高周波電力：４０ＭＨｚ、５０Ｗ〜５００Ｗ
第２の高周波電源６４の高周波バイアス電力：１３ＭＨｚ、０Ｗ〜５０Ｗ
電源７０の直流電圧：０Ｖ〜−５００Ｖ
一実施形態では、各シーケンスの工程ＳＴ１１、即ち一回の工程ＳＴ１１は２秒以上、例えば、２．５秒〜３秒間実行される。工程ＳＴ１１による堆積時間は、第1シーケンスＳＱ１では３秒、第２シーケンスＳＱ２では、これよりも短い２．５秒に設定され得る。これにより、窒化シリコン上の保護膜の膜厚増加量を適切に制御することができ、抜け性を改善する効果が得られる。このような時間長の期間における堆積物ＤＰのエッチングのレートが高すぎると、第２領域Ｒ２を保護するための堆積物が過剰に除去され得る。このため、工程ＳＴ１１においては、１ｎｍ／秒以下のレートで堆積物ＤＰがエッチングされる。これにより、ウエハＷ上に形成されている堆積物ＤＰの量を適度に調整することが可能となる。なお、工程ＳＴ１１における堆積物ＤＰのエッチングの１ｎｍ／秒以下のレートは、処理容器内の圧力、処理ガス中の酸素の希ガスによる希釈の度合い、即ち、酸素濃度、及び、プラズマ生成用の高周波電力を、上述した条件から選択することによって達成され得る。なお、工程ＳＴ１１において、フルオロカーボンガス、不活性ガス、酸素ガスを重複期間内（同一期間）内に供給する場合、フロオロカーボンガスと酸素ガスを別々の期間に供給する場合と比較して、処理ガスの切り換えに伴う安定時間、及び放電の安定時間を考慮する必要がない。つまり、処理ガスの交換に伴う安定時間、放電の安定時間が不要となり、スループットが改善される。また、このような堆積工程におけるフルオロカーボンガスと酸素ガスのモル比は、１：０．５から１：１．５程度であることが好ましく、この場合には、マイクロローディングの改善や抜け性の改善といった効果が得られる。また、堆積物を用いて開口形状を形成する場合、平面形状は、円形、長方形、スリット、長穴形状とすることができる。また、形成した開口は、大きく歪んだりすることなく、設計通りにパターニングできることが確認できた。
各シーケンスでは、次いで、工程ＳＴ１２が実行される。工程ＳＴ１２では、第１領域Ｒ１がエッチングされる。このため、工程ＳＴ１２では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、不活性ガスを含む。不活性ガスは、一例では、Ａｒガスといった希ガスであり得る。或いは、不活性ガスは、窒素ガスであってもよい。工程ＳＴ１２のエッチングは、実質的に酸素を含まない処理ガスによって行われる。なお、実質的に酸素を含まないとは、意図的に処理ガス内に酸素を導入しないという意味である。また、工程ＳＴ１２では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１２では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに対して供給される。また、工程ＳＴ１２では、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに供給される。
以下に、工程ＳＴ１２における各種条件を例示する。
処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜５０ｍＴｏｒｒ（６．６５Ｐａ）
処理ガス
・Ａｒガス：２００ｓｃｃｍ〜１５００ｓｃｃｍ
第１の高周波電源６２の高周波電力：４０ＭＨｚ、５０Ｗ〜５００Ｗ
第２の高周波電源６４の高周波バイアス電力：１３ＭＨｚ、０Ｗ〜５０Ｗ
電源７０の直流電圧：０Ｖ〜−５００Ｖ
工程ＳＴ１２では、不活性ガスのプラズマが生成され、イオンがウエハＷに対して引き込まれる。そして、堆積物ＤＰに含まれるフルオロカーボンのラジカルによって第１領域Ｒ１がエッチングされる（図１０、図１３、及び図１６を参照）。かかる工程ＳＴ１２における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
方法ＭＴでは、シーケンスＳＱ１は、第２領域Ｒ２が露出するときを含む期間において実行される。シーケンスＳＱ１の工程ＳＴ１１では、図８に示すように、ウエハＷ上に堆積物ＤＰが形成される。なお、図８には、第１領域Ｒ１のエッチングが進行して、第２領域Ｒ２が露出し、当該第２領域Ｒ２上に堆積物ＤＰが形成されている状態が示されている。この堆積物ＤＰは、第２領域Ｒ２を保護する。そして、シーケンスＳＱ１の工程ＳＴ１１では、図９に示すように、同じ工程ＳＴ１１で形成された堆積物ＤＰの量が減少される。そして、シーケンスＳＱ１の工程ＳＴ１２では、堆積物ＤＰに含まれるフルオロカーボンのラジカルによって第１領域Ｒ１がエッチングされる。このシーケンスＳＱ１により、第２領域Ｒ２が露出され、第２領域Ｒ２が堆積物ＤＰによって保護されつつ、第２領域Ｒ２によって提供される凹部内の第１領域Ｒ１がエッチングされる。これにより、図１０に示すように、下部開口ＬＯが徐々に形成される。
シーケンスＳＱ１は、一回以上繰り返され、一例では、３０回繰り返される。したがって、図１に示すように、工程ＳＴ１２の実行の後、工程ＳＴａにおいて、停止条件が満たされるか否かが判定される。停止条件はシーケンスＳＱ１が所定回数実行されている場合に満たされるものと判定される。工程ＳＴａにおいて、停止条件が満たされないと判定される場合には、工程ＳＴ１１からシーケンスＳＱ１が実行される。一方、工程ＳＴａにおいて、停止条件が満たされると判定される場合には、次いで、シーケンスＳＱ２が実行される。また、第２の高周波電源６４の高周波バイアス電力は、第1シーケンスＳＱ１においては５０Ｗ、第２シーケンスにおいては２０Ｗに低下させ、第1シーケンスＳＱ１におけるエッチング時間は５秒、第２シーケンスＳＱ２におけるエッチング時間は、これよりも長い１０秒とした。これにより、抜け性を維持した状態で、窒化シリコンの削れを抑制する効果が得られる。
シーケンスＳＱ２の工程ＳＴ１１では、図１１に示すように、ウエハＷ上に堆積物ＤＰが形成される。そして、シーケンスＳＱ２の工程ＳＴ１１では、図１２に示すように、更に、同じ工程ＳＴ１１で形成された堆積物ＤＰの量が減少される。そして、シーケンスＳＱ２の工程ＳＴ１２では、堆積物ＤＰに含まれるフルオロカーボンのラジカルによって第１領域Ｒ１がエッチングされる。このシーケンスＳＱ２により、第２領域Ｒ２が堆積物ＤＰによって保護されつつ、第２領域Ｒ２によって提供される凹部内の第１領域Ｒ１が更にエッチングされる。これにより、図１３に示すように、下部開口ＬＯの深さが更に深くなる。
一実施形態の方法では、フルオロカーボンのラジカルによって、酸化シリコンから構成された第１領域を選択的にエッチングする第２工程を含むので、第１領域がエッチングされると共に、窒化シリコンから構成された第２領域の削れが抑制される。また、工程ＳＴ１１では、フルオロカーボンガス含む処理ガス、又はフルオロカーボンガス及び不活性ガスを含む処理ガスのプラズマにより、堆積物ＤＰが形成される。また、これと共に、同工程において、酸素の活性種により、ウエハＷ上の堆積物ＤＰの量が、当該酸素の活性種によって適度に減少される。堆積物ＤＰの形成と堆積物ＤＰ量の適度な減少とが、同じ工程で行われ、処理ガスの切り換えを要さないので、処理ガスの切り換えに伴う放電の安定時間を考慮する必要がない。
また、一実施形態の方法では、第２工程のエッチングは、実質的に酸素を含まない処理ガスによって行われる。この方法では、第２領域に対する第１領域の選択的なエッチングが効率よく行われる。
シーケンスＳＱ２は、一回以上繰り返され、一例では、４０回繰り返される。したがって、図１に示すように、工程ＳＴ１２の実行の後、工程ＳＴｂにおいて、停止条件が満たされるか否かが判定される。停止条件はシーケンスＳＱ２が所定回数実行されている場合に満たされるものと判定される。工程ＳＴｂにおいて、停止条件が満たされないと判定される場合には、工程ＳＴ１１からシーケンスＳＱ２が実行される。一方、工程ＳＴｂにおいて、停止条件が満たされると判定される場合には、次いで、シーケンスＳＱ２の実行が終了する。
方法ＭＴでは、各回のシーケンスＳＱ１において第１領域Ｒ１がエッチングされる量が、各回のシーケンスＳＱ２において第１領域Ｒ１がエッチングされる量よりも少なくなるように、シーケンスＳＱ１の処理条件が設定される。一例においては、各回のシーケンスＳＱ１の実行時間長が、各回のシーケンスＳＱ２の実行時間長よりも短く設定される。この例では、シーケンスＳＱ１における工程ＳＴ１１の実行時間長及び工程ＳＴ１２の実行時間長の比は、シーケンスＳＱ２における工程ＳＴ１１の実行時間長及び工程ＳＴ１３の実行時間長の比と同様に設定され得る。例えば、シーケンスＳＱ１では、工程ＳＴ１１の実行時間長は２秒〜５秒の範囲の時間長から選択され、工程ＳＴ１２の実行時間長は５秒〜１０秒の範囲の時間長から選択される。また、シーケンスＳＱ２では、工程ＳＴ１１の実行時間長は２秒〜１０秒の範囲の時間長から選択され、工程ＳＴ１２の実行時間長は５秒〜２０秒の範囲の時間長から選択される。
工程ＳＴ１１で生成されるフルオロカーボンの活性種は、第２領域Ｒ２上に堆積して当該第２領域Ｒ２を保護するが、第１領域Ｒ１がエッチングされて第２領域Ｒ２が露出したときには、第２領域Ｒ２をエッチングし得る。そこで、方法ＭＴでは、第２領域Ｒ２が露出する期間において一回以上のシーケンスＳＱ１が実行される。これにより、エッチング量が抑えられつつ堆積物ＤＰがウエハＷ上に形成され、当該堆積物ＤＰによって第２領域Ｒ２が保護される。しかる後に、エッチング量の多い一回以上のシーケンスＳＱ２が実行される。したがって、方法ＭＴによれば、第２領域Ｒ２の削れを抑制しつつ、第１領域Ｒ１をエッチングすることが可能となる。
また、シーケンスＳＱ１において第２領域Ｒ２上に堆積物ＤＰが既に形成されているので、各回のシーケンスＳＱ２におけるエッチング量を増加させても、第２領域Ｒ２の削れを抑制することができる。このように、各回のシーケンスＳＱ２のエッチング量を各回のシーケンスＳＱ１のエッチング量よりも増加させることにより、方法ＭＴにおける第１領域Ｒ１のエッチングレートを向上させることができる。
一実施形態の方法ＭＴでは、シーケンスＳＱ２の実行の後、必要に応じて、シーケンスＳＱ３を更に実行することができる。シーケンスＳＱ３の工程ＳＴ１１では、図１４に示すように、ウエハＷ上に堆積物ＤＰが形成される。そして、シーケンスＳＱ３の工程ＳＴ１１では、図１５に示すように、同じ工程ＳＴ１１で形成された堆積物ＤＰの量が減少される。そして、シーケンスＳＱ３の工程ＳＴ１２では、堆積物ＤＰに含まれるフルオロカーボンのラジカルによって第１領域Ｒ１がエッチングされる。このシーケンスＳＱ３により、第２領域Ｒ２が堆積物ＤＰによって保護されつつ、第２領域Ｒ２によって提供される凹部内の第１領域Ｒ１が更にエッチングされる。これにより、図１６に示すように、下部開口ＬＯの深さが更に深くなり、最終的には、凹部の底にある第２領域Ｒ２が露出するまで第１領域Ｒ１がエッチングされる。
シーケンスＳＱ３は、一回以上繰り返される。したがって、図１に示すように、工程ＳＴ１２の実行の後、工程ＳＴｃにおいて、停止条件が満たされるか否かが判定される。停止条件はシーケンスＳＱ３が所定回数実行されている場合に満たされるものと判定される。工程ＳＴｃにおいて、停止条件が満たされないと判定される場合には、工程ＳＴ１１からシーケンスＳＱ３が実行される。一方、工程ＳＴｃにおいて、停止条件が満たされると判定される場合には、方法ＭＴの実施が終了する。
シーケンスＳＱ３の工程ＳＴ１２では、高周波バイアス電力が、シーケンスＳＱ１及びシーケンスＳＱ２の工程ＳＴ１２において利用される高周波バイアス電力よりも、大きい電力に設定される。例えば、シーケンスＳＱ１及びシーケンスＳＱ２の工程ＳＴ１２では、高周波バイアス電力が２０Ｗ〜１００Ｗの電力に設定され、シーケンスＳＱ３の工程ＳＴ１２では、高周波バイアス電力が１００Ｗ〜３００Ｗの電力に設定される。なお、一例のシーケンスＳＱ３では、工程ＳＴ１１の実行時間長は２秒〜１０秒の範囲の時間長から選択され、工程ＳＴ１２の実行時間長は５秒〜１５秒の範囲の時間長から選択される。
図１４に示すように、シーケンスＳＱ１及びシーケンスＳＱ２の実行後には、ウエハＷ上の堆積物ＤＰの量が相当に多くなる。堆積物ＤＰの量が多くなると、開口ＭＯの幅、上部開口ＵＯ、及び下部開口ＬＯの幅が堆積物ＤＰによって狭められる。これにより、下部開口ＬＯの深部に到達するイオンの流束が不足する事態が生じ得る。しかしながら、シーケンスＳＱ３の工程ＳＴ１２では比較的大きい高周波バイアス電力が利用されるので、ウエハＷに引きつけられるイオンのエネルギーが高められる。その結果、下部開口ＬＯが深くても、当該下部開口ＬＯの深部までイオンを供給することが可能となる。
図１７は、一実施形態に係る被処理体の第１領域及び第２領域を例示する断面図であり、図１７は、第１領域を第２領域に対して選択的にエッチングする技術を説明する図である。図１７の（ａ）は、基板ＳＢ上に第１領域Ｒ１及び第２領域Ｒ２を形成したウエハＷ１を示している。図１７の（ｂ）は、工程ＳＴ１１を実行した後のウエハＷ１の断面図を示し、図１７の（ｃ）は、工程ＳＴ１２を実行した後のウエハＷ１の断面図を示している。一例では、第１領域Ｒ１は、酸化シリコン（ＳｉＯ２）から構成され、第２領域Ｒ２は、窒化シリコン（Ｓｉ３Ｎ４）から構成されている。工程ＳＴ１１及び工程ＳＴ１２の処理容器内圧力といった各種条件は、上述の条件と同様であることができる。
図１７の（ｂ）に示されるように、ウエハＷ１に対して工程ＳＴ１１を実行すると、フルオロカーボンガス及び酸素ガスを含む処理ガスのプラズマにより、堆積物ＤＰが、第１領域Ｒ１上及び第２領域Ｒ２上に形成される。一例では、フルオロカーボンガスとして、Ｃ４Ｆ６ガスが利用される。工程ＳＴ１１の処理ガスには、Ａｒガスといった希ガスが含まれていてもよい。工程ＳＴ１１では、処理ガスに更に含まれる酸素の活性種により、ウエハＷ上の堆積物ＤＰの量が、当該酸素の活性種によって適度に減少している。
図１７の（ｃ）に示されるように、ウエハＷ１に対して工程ＳＴ１２を実行すると、工程ＳＴ１１の処理後のウエハＷが、希ガスのプラズマに晒される、希ガスは、例えば、Ａｒガスを含む。工程ＳＴ１２の処理後は、堆積物ＤＰに含まれるフルオロカーボンのラジカルにより、第１領域Ｒ１がエッチングされる。
工程ＳＴ１２では、希ガス原子の活性種、例えば、Ａｒガス原子のイオンが、堆積物ＤＰに衝突する。これにより、図１７の（ｃ）に示されるように、堆積物ＤＰ中のフルオロカーボンラジカルが、第１領域Ｒ１のエッチングを進行させ、第１領域Ｒ１の厚さを減少させる。また、第１領域Ｒ１では、堆積物ＤＰの膜厚が減少する。一方、第２領域Ｒ２では、堆積物ＤＰの膜厚が減少するものの、第２領域Ｒ２のエッチングが抑制されるので、第２領域Ｒ２の厚さの減少量は、第１領域Ｒ１の厚さの減少量に比べて大幅に小さい。
１０…プラズマ処理装置、１２…処理容器、３０…上部電極、ＰＤ…載置台、ＬＥ…下部電極、ＥＳＣ…静電チャック、４０…ガスソース群、４２…バルブ群、４４…流量制御器群、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、Ｃｎｔ…制御部、Ｗ…ウエハ、Ｗ１…ウエハ、Ｒ１…第１領域、Ｒ２…第２領域、ＯＬ…有機膜、ＡＬ…シリコン含有反射防止膜、ＭＫ…マスク、ＤＰ…堆積物。

Claims (2)

  1. 被処理体に対するプラズマ処理によって、酸化シリコンから構成された第１領域を窒化シリコンから構成された第２領域に対して選択的にエッチングする方法であって、
    前記被処理体は、凹部を画成する前記第２領域、該凹部を埋め、且つ前記第２領域を覆うように設けられた前記第１領域、及び、前記第１領域上に設けられたマスクを有し、該マスクは、前記凹部の上に該凹部の幅よりも広い幅を有する開口を提供し、
    該方法は、
    前記被処理体を収容した処理容器内においてフルオロカーボンガス、酸素含有ガス及び不活性ガスを含む処理ガスのプラズマを生成する第１工程であり、前記被処理体上にフルオロカーボンを含む堆積物を形成する、該第１工程と、
    前記堆積物に含まれるフルオロカーボンのラジカルによって前記第１領域をエッチングする第２工程と、を含み、
    前記第１工程及び前記第２工程を含むシーケンスが繰り返して実行されるエッチング方法。
  2. 前記第２工程のエッチングは、実質的に酸素を含まない処理ガスによって行われる請求項１に記載のエッチング方法。
JP2016100603A 2016-05-19 2016-05-19 エッチング方法 Active JP6592400B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016100603A JP6592400B2 (ja) 2016-05-19 2016-05-19 エッチング方法
TW106115532A TWI722187B (zh) 2016-05-19 2017-05-11 蝕刻方法
CN201780030915.9A CN109196624B (zh) 2016-05-19 2017-05-16 蚀刻方法
KR1020187032890A KR102505154B1 (ko) 2016-05-19 2017-05-16 에칭 방법
PCT/JP2017/018340 WO2017199946A1 (ja) 2016-05-19 2017-05-16 エッチング方法
US16/069,995 US20190027372A1 (en) 2016-05-19 2017-05-16 Etching method
US17/677,752 US20220181162A1 (en) 2016-05-19 2022-02-22 Etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016100603A JP6592400B2 (ja) 2016-05-19 2016-05-19 エッチング方法

Publications (2)

Publication Number Publication Date
JP2017208482A true JP2017208482A (ja) 2017-11-24
JP6592400B2 JP6592400B2 (ja) 2019-10-16

Family

ID=60325137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016100603A Active JP6592400B2 (ja) 2016-05-19 2016-05-19 エッチング方法

Country Status (6)

Country Link
US (2) US20190027372A1 (ja)
JP (1) JP6592400B2 (ja)
KR (1) KR102505154B1 (ja)
CN (1) CN109196624B (ja)
TW (1) TWI722187B (ja)
WO (1) WO2017199946A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
KR102487054B1 (ko) * 2017-11-28 2023-01-13 삼성전자주식회사 식각 방법 및 반도체 장치의 제조 방법
CN110993499B (zh) * 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
KR20230124754A (ko) * 2020-09-18 2023-08-25 도쿄엘렉트론가부시키가이샤 에칭 방법, 플라즈마 처리 장치, 기판 처리 시스템및 프로그램
TWI828187B (zh) * 2021-06-22 2024-01-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048771A (ja) * 2014-08-28 2016-04-07 東京エレクトロン株式会社 エッチング方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307001A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
US7199328B2 (en) * 2001-08-29 2007-04-03 Tokyo Electron Limited Apparatus and method for plasma processing
US6716766B2 (en) * 2002-08-22 2004-04-06 Micron Technology, Inc. Process variation resistant self aligned contact etch
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
JP6396699B2 (ja) * 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048771A (ja) * 2014-08-28 2016-04-07 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
CN109196624A (zh) 2019-01-11
US20220181162A1 (en) 2022-06-09
US20190027372A1 (en) 2019-01-24
KR20190008226A (ko) 2019-01-23
CN109196624B (zh) 2023-10-24
TWI722187B (zh) 2021-03-21
WO2017199946A1 (ja) 2017-11-23
KR102505154B1 (ko) 2023-02-28
JP6592400B2 (ja) 2019-10-16
TW201742143A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
WO2017208807A1 (ja) エッチング方法
US20220051904A1 (en) Etching method
KR102513051B1 (ko) 에칭 방법
US20220181162A1 (en) Etching apparatus
JP6521848B2 (ja) エッチング方法
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
JP6550278B2 (ja) エッチング方法
JP6578145B2 (ja) エッチング方法
WO2017199958A1 (ja) エッチング方法
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
US9633864B2 (en) Etching method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190920

R150 Certificate of patent or registration of utility model

Ref document number: 6592400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250