TWI828187B - 蝕刻方法及電漿處理裝置 - Google Patents

蝕刻方法及電漿處理裝置 Download PDF

Info

Publication number
TWI828187B
TWI828187B TW111121626A TW111121626A TWI828187B TW I828187 B TWI828187 B TW I828187B TW 111121626 A TW111121626 A TW 111121626A TW 111121626 A TW111121626 A TW 111121626A TW I828187 B TWI828187 B TW I828187B
Authority
TW
Taiwan
Prior art keywords
region
gas
tungsten
power
mentioned
Prior art date
Application number
TW111121626A
Other languages
English (en)
Other versions
TW202303752A (zh
Inventor
高田郁弥
吉村正太
森北信也
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021204527A external-priority patent/JP7250895B2/ja
Priority claimed from JP2022083897A external-priority patent/JP2023002460A/ja
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202303752A publication Critical patent/TW202303752A/zh
Application granted granted Critical
Publication of TWI828187B publication Critical patent/TWI828187B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種可提高蝕刻選擇比之蝕刻方法及電漿處理裝置。 蝕刻方法包括如下步驟：準備基板，其中基板包含含矽及氮之第1區域、及含矽及氧之第2區域；以及藉由將第1區域及第2區域暴露於由含碳、氟及鎢之處理氣體生成之電漿中，而於第1區域上形成含鎢保護層，並對第2區域進行蝕刻。

Description

蝕刻方法及電漿處理裝置
本發明之例示性實施方式係關於一種蝕刻方法及電漿處理裝置。
專利文獻1揭示一種方法，其係藉由對基板之電漿處理，而相對於包含氮化矽之第2區域選擇性地蝕刻包含氧化矽之第1區域。第2區域具有凹部。第1區域以填埋凹部並覆蓋第2區域之方式設置。第1區域係被由包含氟碳之處理氣體生成之電漿蝕刻。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-157793號公報
[發明所欲解決之問題]
本發明提供一種可提高蝕刻選擇比之蝕刻方法及電漿處理裝置。 [解決問題之技術手段]
於一例示性實施方式中，蝕刻方法包括如下步驟：準備基板，其中上述基板包含含矽及氮之第1區域、及含矽及氧之第2區域；以及藉由將上述第1區域及上述第2區域暴露於由含碳、氟及鎢之處理氣體生成之電漿中，而於上述第1區域上形成含鎢保護層，並對上述第2區域進行蝕刻。 [發明之效果]
根據一例示性實施方式，提供一種可提高蝕刻選擇比之蝕刻方法及電漿處理裝置。
以下，對各種例示性實施方式進行說明。
於一例示性實施方式中，蝕刻方法包括如下步驟：準備基板，其中上述基板包含含矽及氮之第1區域、及含矽及氧之第2區域；以及藉由將上述第1區域及上述第2區域暴露於由含碳、氟及鎢之處理氣體生成之電漿中，而於上述第1區域上形成含鎢保護層，並對上述第2區域進行蝕刻。
根據上述蝕刻方法，可提高第2區域相對於第1區域之蝕刻選擇比。又，根據上述蝕刻方法，會於第1區域上形成含鎢保護層，因此尤其可保護第1區域之肩部部分。其結果為，該肩部部分變得不易傾斜，因此可確保第1區域之上表面中之平坦部分之面積較大。
於上述蝕刻之步驟中，於去除上述第2區域後，上述含鎢保護層可殘存於上述第1區域上。
上述處理氣體可包含含碳及氟之氣體、及含鎢氣體。
上述含鎢氣體可包含六氟化鎢氣體。
上述含碳及氟之氣體可包含氟碳氣體。
上述處理氣體可包含氧。於此情形時，含碳膜會不易形成於第1區域上。
上述第1區域可具有凹部，上述第2區域可被埋入至上述凹部內。於此情形時，藉由對第2區域進行蝕刻，可形成凹部。
上述蝕刻之步驟可於自對準接觸步驟中進行。
於上述蝕刻之步驟中，為了生成上述電漿，而向電漿處理裝置供給高頻電力及偏壓電力，上述蝕刻之步驟可包括：(a)藉由將上述高頻電力設為第1電力且將上述偏壓電力設為第2電力，使含鎢沈積物優先沈積於上述第1區域上之步驟；(b)將上述高頻電力設為低於上述第1電力之第3電力且將上述偏壓電力設為上述第2電力之過渡步驟；以及(c)藉由將上述高頻電力設為上述第3電力且將上述偏壓電力設為高於上述第2電力之第4電力，而對上述第2區域進行蝕刻之步驟。
包含上述(a)～(c)之循環可重複實施2次以上。
於一例示性實施方式中，蝕刻方法包括如下步驟：準備基板，該基板包含具有露出之上表面之矽氮化物、及具有露出之上表面之矽氧化物；藉由將上述矽氧化物及上述矽氮化物暴露於由包含六氟化鎢氣體之處理氣體生成之電漿中，而於上述矽氮化物上形成含鎢氮化物之保護層；以及藉由將上述矽氧化物及上述矽氮化物暴露於由包含六氟化鎢氣體之處理氣體生成之電漿中，而將上述矽氧化物相對於上述矽氮化物優先蝕刻。
上述處理氣體可包含氟碳氣體。
於一例示性實施方式中，電漿處理裝置具備：腔室；基板支持器，其係用以於上述腔室內支持基板，且上述基板包含含矽及氮之第1區域、及含矽及氧之第2區域；氣體供給部，其構成為將包含碳、氟及鎢之處理氣體供給至上述腔室內；電漿生成部，其構成為於上述腔室內由上述處理氣體生成電漿；以及控制部；且上述控制部構成為，控制上述氣體供給部及上述電漿生成部，以藉由將上述第1區域及上述第2區域暴露於上述電漿中，而於上述第1區域上形成含鎢保護層，並對上述第2區域進行蝕刻。
以下，參照圖式，對各種例示性實施方式進行詳細說明。再者，對各圖式中相同或相當之部分標註相同之符號。
圖1及圖2係概略性地表示一例示性實施方式之電漿處理裝置之圖。
於一實施方式中，電漿處理系統包含電漿處理裝置1及控制部2。電漿處理裝置1包含電漿處理腔室10、基板支持部11及電漿生成部12。電漿處理腔室10具有電漿處理空間。又，電漿處理腔室10具有用以將至少1種處理氣體供給至電漿處理空間之至少1個氣體供給口、及用以從電漿處理空間排出氣體之至少1個氣體排出口。氣體供給口連接於下述氣體供給部20，氣體排出口連接於下述排氣系統40。基板支持部11配置於電漿處理空間內，具有用以支持基板之基板支持面。
電漿生成部12構成為由供給至電漿處理空間內之至少1種處理氣體生成電漿。於電漿處理空間中形成之電漿可為電容耦合電漿(CCP；Capacitively Coupled Plasma)、電感耦合電漿(ICP；Inductively Coupled Plasma)、ECR電漿(Electron-Cyclotron-resonance plasma，電子迴旋共振電漿)、螺旋波激發電漿(HWP：Helicon Wave Plasma)、或表面波電漿(SWP：Surface Wave Plasma)等。又，可使用包括AC(Alternating Current，交流)電漿生成部及DC(Direct Current，直流)電漿生成部之各種類型之電漿生成部。於一實施方式中，於AC電漿生成部中使用之AC信號(AC電力)具有100 kHz～10 GHz之範圍內之頻率。因此，AC信號包含RF(Radio Frequency)信號及微波信號。於一實施方式中，RF信號具有200 kHz～150 MHz之範圍內之頻率。
控制部2處理使電漿處理裝置1執行本發明中所述之各種步驟之可電腦執行之命令。控制部2可構成為，以執行此處所述之各種步驟之方式控制電漿處理裝置1之各要素。於一實施方式中，控制部2之一部分或全部可包含於電漿處理裝置1中。控制部2例如可包含電腦2a。電腦2a例如可包含處理部(CPU：Central Processing Unit)2a1、記憶部2a2、及通訊介面2a3。處理部2a1可構成為，基於儲存於記憶部2a2之程式而進行各種控制動作。記憶部2a2可包含RAM(Random Access Memory，隨機存取記憶體)、ROM(Read Only Memory，唯讀記憶體)、HDD(Hard Disk Drive，硬式磁碟機)、SSD(Solid State Drive，固態硬碟)、或該等之組合。通訊介面2a3可經由LAN(Local Area Network，區域網路)等通訊線路而於與電漿處理裝置1之間通訊。
以下，對電漿處理系統之構成例進行說明。 電漿處理系統包含電容耦合電漿處理裝置1及控制部2。電容耦合電漿處理裝置1包含電漿處理腔室10、氣體供給部20、電源30及排氣系統40。又，電漿處理裝置1包含基板支持部11及氣體導入部。氣體導入部構成為，將至少1種處理氣體導入至電漿處理腔室10內。氣體導入部包含簇射頭13。基板支持部11配置於電漿處理腔室10內。簇射頭13配置於基板支持部11之上方。於一實施方式中，簇射頭13構成電漿處理腔室10之頂部(ceiling)之至少一部分。電漿處理腔室10具有由簇射頭13、電漿處理腔室10之側壁10a及基板支持部11所界定之電漿處理空間10s。電漿處理腔室10具有用以將至少1種處理氣體供給至電漿處理空間10s之至少1個氣體供給口、及用以從電漿處理空間排出氣體之至少1個氣體排出口。側壁10a接地。簇射頭13及基板支持部11與電漿處理腔室10殼體電性絕緣。
基板支持部11包含本體部111及環總成(ring assembly)112。本體部111具有用以支持基板(晶圓)W之中央區域(基板支持面)111a、及用以支持環總成112之環狀區域(環支持面)111b。本體部111之環狀區域111b於俯視下包圍本體部111之中央區域111a。基板W配置於本體部111之中央區域111a上，環總成112以包圍本體部111之中央區域111a上之基板W之方式配置於本體部111之環狀區域111b上。於一實施方式中，本體部111包含基台及靜電吸盤。本體部111包含導電性構件。本體部111之導電性構件作為電極發揮作用。靜電吸盤配置於基台之上。靜電吸盤之上表面具有基板支持面111a。環總成112包含1個或複數個環狀構件。1個或複數個環狀構件中之至少1個為邊緣環。又，雖省略圖示，基板支持部11可包含調溫模組，該調溫模組構成為將靜電吸盤、環總成112及基板中之至少1個調節至目標溫度。調溫模組可包含加熱器、傳熱介質、流路、或該等之組合。流路中流動諸如鹽水或氣體之傳熱流體。又，基板支持部11可包含傳熱氣體供給部，該傳熱氣體供給部構成為向基板W之背面與基板支持面111a之間供給傳熱氣體。
簇射頭13構成為，將來自氣體供給部20之至少1種處理氣體導入至電漿處理空間10s內。簇射頭13具有至少1個氣體供給口13a、至少1個氣體擴散室13b、及複數個氣體導入口13c。供給至氣體供給口13a之處理氣體通過氣體擴散室13b而從複數個氣體導入口13c導入至電漿處理空間10s內。又，簇射頭13包含導電性構件。簇射頭13之導電性構件與基板支持部11對向，作為電極(以下，有時稱為對向電極)發揮作用。再者，氣體導入部除了包含簇射頭13以外，亦可包含1個或複數個側向氣體注入部(SGI：Side Gas Injector)，其或其等安裝在形成於側壁10a之1個或複數個開口部。
氣體供給部20可包含至少1個氣體源21及至少1個流量控制器22。於一實施方式中，氣體供給部20構成為，將至少1種處理氣體從與各自對應之氣體源21經由與各自對應之流量控制器22而供給至簇射頭13。各流量控制器22可包含例如質量流量控制器或壓力控制式流量控制器。進而，氣體供給部20可包含將至少1種處理氣體之流量進行調變或脈衝化之1個或1個以上之流量調變裝置。
電源30包含經由至少1個阻抗匹配電路而與電漿處理腔室10耦合之RF電源31。RF電源31構成為，將諸如源RF信號及偏壓RF信號之至少1個RF信號(RF電力)供給至基板支持部11之導電性構件及/或簇射頭13之導電性構件。藉此，由供給至電漿處理空間10s之至少1種處理氣體形成電漿。因此，RF電源31可作為電漿生成部之至少一部分發揮作用，該電漿生成部構成為於電漿處理腔室10中由1種或1種以上之處理氣體生成電漿。又，藉由將偏壓RF信號供給至基板支持部11之導電性構件，而於基板W發生偏壓電位，可將所形成之電漿中之離子成分饋入至基板W。
於一實施方式中，RF電源31包含第1 RF生成部31a及第2 RF生成部31b。第1 RF生成部31a構成為，經由至少1個阻抗匹配電路而與基板支持部11之導電性構件及/或簇射頭13之導電性構件耦合，生成電漿生成用源RF信號(源RF電力)。於一實施方式中，源RF信號具有13 MHz～150 MHz之範圍內之頻率。於一實施方式中，第1 RF生成部31a可構成為，生成具有不同頻率之複數個源RF信號。所生成之1個或複數個源RF信號供給至基板支持部11之導電性構件及/或簇射頭13之導電性構件。第2 RF生成部31b構成為，經由至少1個阻抗匹配電路而與基板支持部11之導電性構件耦合，生成偏壓RF信號(偏壓RF電力)。於一實施方式中，偏壓RF信號具有低於源RF信號之頻率。於一實施方式中，偏壓RF信號具有400 kHz～13.56 MHz之範圍內之頻率。於一實施方式中，第2 RF生成部31b可構成為，生成具有不同頻率之複數個偏壓RF信號。所生成之1個或複數個偏壓RF信號供給至基板支持部11之導電性構件。又，於各種實施方式中，源RF信號及偏壓RF信號中之至少1個可脈衝化。
又，電源30可包含與電漿處理腔室10耦合之DC電源32。DC電源32包含第1 DC生成部32a及第2 DC生成部32b。於一實施方式中，第1 DC生成部32a構成為，與基板支持部11之導電性構件連接，生成第1 DC信號。所生成之第1偏壓DC信號施加至基板支持部11之導電性構件。於一實施方式中，第1 DC信號可施加至如靜電吸盤內之電極之其他電極。於一實施方式中，第2 DC生成部32b構成為，與簇射頭13之導電性構件連接，生成第2 DC信號。所生成之第2 DC信號施加至簇射頭13之導電性構件。於各種實施方式中，第1及第2 DC信號中之至少1個可脈衝化。再者，第1及第2 DC生成部32a、32b亦可追加設置於RF電源31，第1 DC生成部32a亦可代替第2 RF生成部31b而設置。
排氣系統40例如可與電漿處理腔室10之底部所設置之氣體排出口10e連接。排氣系統40可包含壓力調整閥及真空泵。藉由壓力調整閥調整電漿處理空間10s內之壓力。真空泵可包含渦輪分子泵、乾式真空泵或該等之組合。
圖3係一例示性實施方式之蝕刻方法之流程圖。圖3所示之蝕刻方法MT(以下，稱為「方法MT」)可藉由上述實施方式之電漿處理裝置1而執行。方法MT可應用於基板W。
圖4係可應用圖3之方法之一例之基板之局部放大剖視圖。如圖4所示，於一實施方式中，基板W包含第1區域R1及第2區域R2。第1區域R1可具有至少1個凹部R1a。第1區域R1可具有複數個凹部R1a。各凹部R1a可為用以形成接觸孔之凹部。第2區域R2可埋入至凹部R1a內。第2區域R2亦可以覆蓋第1區域R1之方式設置。
第1區域R1包含矽。第1區域R1可包含氮及碳中之至少1種。第1區域R1可包含矽氮化物(SiN x)。第1區域R1可包含碳化矽(SiC)。第1區域R1可包含矽碳氮化物(SiCN)。第1區域R1可包含矽。第1區域R1例如可為藉由CVD(Chemical Vapor Deposition，化學氣相沈積)等而成膜之區域，亦可為藉由將矽氮化或碳化而獲得之區域。第1區域R1可包含含矽氮化物(SiN x)之第1部分、及包含碳化矽(SiC)之第2部分。於此情形時，第1部分具有凹部R1a。
第2區域R2包含矽及氧。第2區域R2可包含矽氧化物(SiO x)。第2區域R2例如可為藉由CVD等而成膜之區域，亦可為藉由將矽氧化而獲得之區域。第2區域R2可具有凹部R2a。凹部R2a具有較凹部R1a之寬度大之寬度。
基板W可包含基底區域UR、及設置於基底區域UR上之至少1個隆起區域RA。基底區域UR及至少1個隆起區域RA由第1區域R1覆蓋。基底區域UR可包含矽。複數個隆起區域RA位於基底區域UR上。第1區域R1之凹部R1a位於複數個隆起區域RA間。各隆起區域RA可形成電晶體之閘極區域。
基板W可包含遮罩MK。遮罩MK設置於第2區域R2上。遮罩MK可包含金屬或矽。遮罩MK可具有開口OP。開口OP與第2區域R2之凹部R2a對應。
以下，參照圖3～圖6，以使用上述實施方式之電漿處理裝置1而將方法MT應用於基板W之情形為例，對方法MT進行說明。圖5係表示一例示性實施方式之蝕刻方法之一步驟之剖視圖。圖6係藉由執行一例示性實施方式之蝕刻方法而獲得之一例之基板的局部放大剖視圖。於使用電漿處理裝置1之情形時，藉由利用控制部2控制電漿處理裝置1之各部，可於電漿處理裝置1中執行方法MT。於方法MT中，如圖2所示，對配置於電漿處理腔室10內之基板支持部11(基板支持器)上之基板W進行處理。
如圖3所示，方法MT包括步驟ST1及步驟ST2。步驟ST1及步驟ST2可依序執行。
於步驟ST1中，準備圖4所示之基板W。基板W於電漿處理腔室10內可由基板支持部11支持。基板W可作為電漿蝕刻之結果而為圖4所示之形狀，亦可從提供至電漿處理腔室10之當初便為圖4所示之形狀。於步驟ST1中，第1區域R1之上表面及第2區域R2之上表面可露出。即，於步驟ST1中，矽氮化物之上表面及矽氧化物之上表面可露出。
於步驟ST2中，如圖5所示，藉由將第1區域R1及第2區域R2暴露於由含碳、氟及鎢之處理氣體生成之電漿中，而對第2區域R2進行蝕刻。於蝕刻中，使用遮罩MK。蝕刻可如下所述地進行。首先，藉由氣體供給部20，將包含碳、氟及鎢之處理氣體供給至電漿處理腔室10內。其次，藉由電漿生成部12，於電漿處理腔室10內由處理氣體生成電漿。控制部2控制氣體供給部20及電漿生成部12，以藉由將第1區域R1及第2區域R2暴露於電漿中，而於第1區域R1上形成含鎢保護層，並對第2區域R2進行蝕刻。
處理氣體可包含含碳及氟之氣體、以及含鎢氣體。含碳及氟之氣體可包含氟碳氣體及氫氟碳氣體中之至少1種。氟碳(C xF y)氣體可包含CF 4氣體、C 3F 8氣體、C 4F 8氣體及C 4F 6氣體中之至少1種。可使用包含相對較多F之C xF y氣體、例如C 4F 8氣體來代替作為控制碳沈積之氣體之含氧氣體(例如O 2氣體)。可使用例如C 4F 6氣體及C 4F 8氣體之混合氣體來代替C 4F 6氣體及含氧氣體之混合氣體。氫氟碳(C xH yF z)氣體可包含CH 2F 2氣體、CHF 3氣體及CH 3F氣體中之至少1種。
含鎢氣體可包含鹵化鎢氣體。鹵化鎢氣體可包含六氟化鎢(WF 6)氣體、六溴化鎢(WBr 6)氣體、六氯化鎢(WCl 6)氣體及WF 5Cl氣體中之至少1種。含鎢氣體亦可包含六羰基鎢(W(CO) 6)氣體。
處理氣體可包含氧，亦可不包含氧。處理氣體亦可包含含氧氣體。含氧氣體可包含O 2氣體、CO氣體、及CO 2氣體中之至少1種。處理氣體亦可包含例如氬等稀有氣體(noble gas)。
於步驟ST2中，基板支持部11之溫度可為100℃以上，可為120℃以上，可為130℃以上，可超過130℃，可為140℃以上，亦可為150℃以上。又，基板支持部11之溫度可為250℃以下，亦可為200℃以下。
於步驟ST2中，電漿處理腔室10內之壓力可為1 mTorr(0.13 Pa)以上，亦可為10 mTorr(1.3 Pa)以上。又，電漿處理腔室10內之壓力可為50 mTorr(6.7 Pa)以下，亦可為30 mTorr(4.0 Pa)以下。
於步驟ST2中，如圖5所示，含鎢膜DP(含鎢保護層)可形成於第1區域R1上。含鎢膜DP尤其可保護第1區域R1之凹部R1a中之肩部部分SH。其結果為，肩部部分SH變得不易傾斜，因此可確保第1區域R1之上表面中之平坦部分之面積較廣。含鎢膜DP可包含氮。含鎢膜DP亦可包含鎢氮化物(WN x)。於含鎢膜DP上，可形成含碳膜。含碳膜可包含氟。藉由含鎢膜DP及含碳膜，而抑制第1區域R1之蝕刻。第2區域R2不被含鎢膜DP覆蓋，因此會被蝕刻。藉由對第2區域R2進行蝕刻，而如圖6所示地形成接觸孔HL。接觸孔HL與第1區域R1之凹部R1a對應。如此，步驟ST2亦可於自對準接觸(SAC)步驟中進行。於去除凹部R1a內之第2區域R2後，含鎢膜DP殘存於第1區域R1上。含鎢膜DP可於步驟ST2之後藉由清洗而去除。
根據上述方法MT，可提高第2區域R2相對於第1區域R1之蝕刻選擇比。例如，可將包含矽氧化物(SiO x)之第2區域R2相對於包含矽氮化物(SiN x)之第1區域R1之選擇比設為5以上。不拘於理論，認為其理由如下。藉由電漿中之包含氟之活性種，包含矽氧化物之第2區域R2被蝕刻。例如當WF x與SiO x反應時，會生成WO x或WO xF y。藉此，SiO x被蝕刻。另一方面，電漿中之包含鎢之活性種與第1區域R1之矽氮化物反應，而於第1區域R1之上表面沈積鎢氮化物。或者，電漿中之包含鎢之活性種與第1區域R1之矽氮化物反應，而對第1區域R1之上表面之至少一部分進行改質，該改質部分包含鎢氮化物。例如當WF x與SiN x反應時，會生成WN x及SiF x。WN x可包含於第1區域R1之上表面之沈積層，亦可包含於對第1區域R1之上表面進行了改質之層。藉此，於第1區域R1上，形成包含鎢氮化物之含鎢膜DP。於電漿中之包含鎢之活性種以相對較高之能量而入射之部分、即第1區域R1之上表面，優先沈積含鎢膜DP，或者對第1區域R1之上表面之矽氮化物進行改質。藉由含鎢膜DP，而抑制第1區域R1之蝕刻。其結果為，第2區域R2相對於第1區域R1之蝕刻選擇比提高。
進而，根據上述方法MT，含鎢膜DP作為蝕刻遮罩發揮作用，因此無需於含鎢膜DP上形成較厚之含碳膜。較厚之含碳膜有可能引起接觸孔之堵塞(clogging)。因此，於上述方法MT中，會抑制含碳膜所引起之接觸孔HL之堵塞。
於處理氣體包含氧之情形時，含碳膜會不易形成於第1區域R1上。因此，會抑制含碳膜所引起之接觸孔HL之堵塞。另一方面，當處理氣體包含氧時，藉由第1區域R1之表面之氧化，而於第1區域R1之表面形成矽氧化物。其結果為，第1區域R1之表面被蝕刻。於處理氣體不包含氧之情形時，此種第1區域R1之蝕刻被抑制。其結果為，第2區域R2相對於第1區域R1之蝕刻選擇比進一步提高。
圖7係表示賦予至基板支持部11之本體部111中之電極的偏壓電力及賦予至對向電極的RF電力之時間變化之時序圖之一例。該時序圖與方法MT中之步驟ST2有關。於步驟ST2中，可對本體部111中之電極賦予偏壓電力。偏壓電力例如可為RF電力LF。以下之記載係用於直徑300毫米之基板之電力之例。RF電力LF可為10 W以上300 W以下，可為30 W以上200 W以下，亦可為50 W以上100 W以下。RF電力LF之頻率可為100 kHz以上40.68 MHz以下。當RF電力LF較小時，會抑制電漿中之離子所致之第1區域R1之蝕刻。於步驟ST2中，可對對向電極賦予RF電力HF。RF電力HF可為50 W以上1000 W以下，可為80 W以上800 W以下，亦可為100 W以上500 W以下。RF電力HF之頻率可為27 MHz以上100 MHz以下。RF電力LF及RF電力HF可以週期CY週期性地施加。再者，偏壓電力亦可供給至基板支持部11之導電性構件。又，RF電力HF亦可供給至包含1個或複數個線圈之天線。
電漿之離子能量可為50 eV以上700 eV以下，可為100 eV以上600 eV以下，亦可為120 eV以上500 eV以下。當離子能量變大時，可使含鎢膜DP之厚度變大。再者，本發明之離子能量可為入射至基板上表面之平均離子能量，亦可表示為入射至基板上表面之離子能量之分佈。
週期CY可包含第1時段PA、第2時段PB及第3時段PC。於第1時段PA中，RF電力LF維持在低電力L1(第2電力；例如未達100 W)，RF電力HF維持在高電力H2(第1電力；例如超過100 W)。於第1時段PA中，促進含鎢膜DP及含碳膜之沈積。於第2時段PB中，RF電力LF維持在低電力L1，RF電力HF維持在低電力L2(第3電力；例如未達200 W)。低電力L2小於高電力H2，大於低電力L1。於第3時段PC中，RF電力LF維持在高電力H1(第4電力；例如超過50 W)，RF電力HF維持在低電力L2。高電力H1大於低電力L1，小於高電力H2。於第3時段PC中，促進第2區域R2之蝕刻。第2時段PB係從第1時段PA過渡至第3時段PC之時段。於步驟ST2中，與包含第1時段PA、第2時段PB及第3時段PC之週期CY對應之1個循環可重複實施2次以上。
週期CY中第1時段PA所占之比率小於週期CY中第3時段PC所占之比率。週期CY中第1時段PA所占之比率可為10%以上，亦可未達50%。當第1時段PA所占之比率較大時，第2區域R2相對於第1區域R1之蝕刻選擇比變大。當第1時段PA所占之比率較小時，會抑制接觸孔HL之堵塞。週期CY中第3時段PC所占之比率可為50%以上。當第3時段PC所占之比率較大時，第2區域R2相對於第1區域R1之蝕刻選擇比變大。規定週期CY之頻率可為1 kHz以上1 MHz以下。週期CY之時間長度為規定週期CY之頻率之倒數。
圖8係可應用圖3之方法之一例之基板之局部放大剖視圖。如圖8所示，於一實施方式中，基板W包含第1區域R1及第2區域R2。基板W亦可包含基底區域UR。第1區域R1可設置於第2區域R2上。第2區域R2可設置於基底區域UR上。第1區域R1、第2區域R2及基底區域UR可分別為膜。第1區域R1可作為遮罩發揮作用。第1區域R1可具有至少1個開口OP1。第1區域R1可具有複數個開口OP1。各開口OP1可為用以形成接觸孔之開口。開口OP1之尺寸可為200 nm以下。開口OP1之尺寸亦可為15 nm以上。第1區域R1包含矽及氮。第1區域R1亦可不包含氮。第2區域R2包含矽及氧。基底區域UR可包含矽及氮。基底區域UR亦可包含矽氮化物(SiN x)。
圖9係藉由執行一例示性實施方式之蝕刻方法而獲得之一例之基板的局部放大剖視圖。當將方法MT應用於圖8之基板W時，如圖9所示，與開口OP1對應之凹部RS形成於第2區域R2。凹部RS可為接觸孔。凹部RS之底部可到達至基底區域UR。於步驟ST2中，如圖9所示，含鎢膜DP可形成於第1區域R1上。
根據上述方法MT，可提高第2區域R2相對於第1區域R1之蝕刻選擇比。又，於步驟ST2中，因可使含碳及氟之氣體之流量變少，故可抑制含碳膜沈積於凹部RS之側壁。因此，可使凹部RS之側壁接近於垂直。進而，因可使步驟ST2中之蝕刻速率變大，故可將蝕刻時間縮短至例如一半左右。
圖10係表示蝕刻之步驟之一例之圖。於方法MT中，蝕刻之步驟ST2可包括第1步驟ST21及第2步驟ST22。第1步驟ST21及第2步驟ST22可依序執行。蝕刻之步驟ST2可進而包括第1步驟ST21與第2步驟ST22之間之第3步驟ST23。
於一例示性實施方式中，於第1步驟ST21中，可藉由向電漿處理裝置1供給偏壓電力(第5電力)，而於第1區域R1上形成含鎢膜DP(第1含鎢沈積物)(參照圖5)。含鎢膜DP之厚度可為2 nm以上5 nm以下。偏壓電力可為賦予至基板支持部11之本體部111中之電極的RF電力LF。以下之記載係用於直徑300毫米之基板之電力之例。RF電力LF可為50 W以上或300 W以上。當使RF電力LF變大時，電漿之離子能量變大，因此可使含鎢膜DP之厚度變大。RF電力LF可為500 W以下，亦可為800 W以下。當使RF電力LF變小時，可使第1區域R1之減少量(蝕刻量)變小。於第1步驟ST21中，可不向電漿處理裝置1供給賦予至對向電極之RF電力HF。第1步驟ST21中之其他製程條件(處理氣體之種類、各氣體之流量比、處理時間、溫度及壓力等)可與上述步驟ST2中之製程條件相同。第1步驟ST21中之處理氣體可包含氧、碳、氟及鎢。於第1步驟ST21中，第2區域R2可被蝕刻。
於第3步驟ST23中，可將含鎢膜DP暴露於由包含含氫氣體之處理氣體生成之電漿中(氫電漿處理)。包含含氫氣體之處理氣體可與第1步驟ST21之處理氣體不同。含氫氣體可包含H 2氣體、SiH 4氣體及CH 4氣體中之至少1種。第3步驟ST23之處理氣體可進而包含氬等稀有氣體。第3步驟ST23之時間可為5秒以上15秒以下。當第3步驟ST23之時間較長時，氫自由基所致之第1區域R1之減少量會變大。
於第2步驟ST22中，可藉由向電漿處理裝置1供給高頻電力及偏壓電力，而於含鎢膜DP上形成進一步之含鎢膜DP(第2含鎢沈積物)，並對第2區域R2進行蝕刻。高頻電力可為賦予至對向電極之RF電力HF。第2步驟ST22中之偏壓電力(第6電力)可低於第1步驟ST21中之偏壓電力(第5電力)。於各步驟中偏壓電力變化之情形時，各步驟中之偏壓電力可為偏壓電力之平均值。第2步驟ST22中之製程條件可與上述步驟ST2中之製程條件相同。第2步驟ST22中之處理氣體可包含氧、碳、氟及鎢。
於另一例示性實施方式中，於第1步驟ST21中，可藉由處理氣體包含含氫氣體，而於第1區域R1上形成含鎢膜DP(第1含鎢沈積物)。含氫氣體之例可與第3步驟ST23之含氫氣體之例相同。處理氣體所包含之氣體之例可與上述步驟ST2之處理氣體所包含之氣體之例相同。第1步驟ST21中之其他製程條件(各氣體之流量比、處理時間、溫度、壓力及施加電力等)可與上述步驟ST2中之製程條件相同。第1步驟ST21中之處理氣體可包含氫、碳、氟及鎢。於第1步驟ST21中，第2區域R2可被蝕刻。
於第2步驟ST22中，可藉由處理氣體包含含氧氣體，而形成進一步之含鎢膜DP(第2含鎢沈積物)，並對第2區域R2進行蝕刻。第2步驟ST22中之製程條件(處理氣體之種類、各氣體之流量比、處理時間、溫度、壓力及施加電力等)可與上述步驟ST2中之製程條件相同。第2步驟ST22中之處理氣體可包含氧、碳、氟及鎢。
通常，對於具有相對較小之尺寸之開口，因包含鎢之活性種會難以輸送至開口內，故含鎢膜之厚度有可能變小。與此相對，根據包括第1步驟ST21之方法MT，無論遮罩MK之開口OP之尺寸(凹部R2a之寬度)為何，皆可形成具有較高之膜厚均勻性之含鎢膜DP。因此，對於具有相對較大之尺寸之開口OP及具有相對較小之尺寸之開口OP之兩者，皆可提高第2區域R2相對於第1區域R1之蝕刻選擇比。進而，根據包括第1步驟ST21之方法MT，可使含鎢膜DP之厚度變大。於第1步驟ST21中處理氣體包含含氫氣體之情形時，即便不使第1步驟ST21中之RF電力LF變大，亦可使含鎢膜DP之厚度變大。推測其原因在於被含氫氣體還原之鎢藉由CVD而沈積。
於進行第3步驟ST23之情形時，或於第1步驟ST21中處理氣體包含含氫氣體之情形時，可使含鎢膜DP中之鎢之組成比變大。推測其原因在於氧化鎢被氫還原而生成金屬鎢。
於第1步驟ST21之後，亦可不進行第2步驟ST22而使用不包含含鎢氣體之處理氣體對第2區域R2進行蝕刻。
以上，對各種例示性實施方式進行了說明，但並不限定於上述例示性實施方式，可進行各種追加、省略、置換及變更。又，可將不同實施方式中之要素進行組合而形成其他實施方式。
例如，應用方法MT之步驟ST2之對象並不限定於自對準接觸(SAC)步驟。步驟ST2亦可應用於期望較高之蝕刻選擇比之其他步驟。
又，例如，亦可使用含鉬氣體來代替含鎢氣體，或者除了使用含鎢氣體以外亦使用含鉬氣體。含鉬氣體可包含鹵化鉬氣體。鹵化鉬氣體可包含六氟化鉬(MoF 6)氣體及六氯化鉬(MoCl 6)氣體中之至少1種。
以下，對為了評估方法MT而進行之各種實驗進行說明。以下所說明之實驗並不限定本發明。
(第1實驗) 於第1實驗中，準備基板W，該基板W包含含矽氮化物(SiN x)之第1區域R1、及含矽氧化物(SiO x)之第2區域R2。其後，使用電漿處理裝置1，對基板W實施步驟ST2。於步驟ST2中，處理氣體係氟碳氣體、氧氣及六氟化鎢氣體(WF 6)之混合氣體。又，六氟化鎢氣體(WF 6)之流量比高於氟碳氣體之流量比，高於氧氣之流量比。
(第2實驗) 於第2實驗中，於步驟ST2中，除了從處理氣體中去除六氟化鎢氣體(WF 6)以外，執行與第1實驗之方法相同之方法。
(實驗結果) 觀察於第1實驗及第2實驗中執行了方法所得之基板W之剖面之TEM圖像。圖11之(a)係表示於第1實驗中藉由執行蝕刻方法而獲得之基板之剖面之TEM圖像的圖。圖11之(b)係表示於第2實驗中藉由執行蝕刻方法而獲得之基板之剖面之TEM圖像的圖。於圖11之(a)中，確認到形成於第1區域R1上之膜DP(圖中之黑色部分)。根據TEM-EDX(Transmission Electron Microscopy-Energy Dispersive X-ray Analysis，穿透式電子顯微鏡-能量色散X射線分析)之結果，確認到圖11之(a)中之與膜DP對應之部分含有鎢。另一方面，於圖11之(b)中，於第1區域R1上未確認到含鎢膜。進而，於圖11之(a)中，藉由蝕刻而形成之凹部之底部(第2區域R2之上表面)為平坦。另一方面，於圖11之(b)中，藉由蝕刻而形成之凹部之底部(第2區域R2之上表面)傾斜。因此可知，於第1實驗中，藉由蝕刻可將凹部之底部加工為所需之形狀。
(第3實驗) 於第3實驗中，準備圖8之基板W，該基板W包含含矽氧化物(SiO x)之第2區域R2、含矽氮化物(SiN x)之第1區域R1及含矽氮化物(SiN x)之基底區域UR。其後，使用電漿處理裝置1，對基板W實施步驟ST2。藉此，凹部RS形成於第2區域R2。於步驟ST2中，處理氣體係氟碳氣體、氧氣、六氟化鎢氣體(WF 6)及氬氣之混合氣體。又，六氟化鎢氣體(WF 6)之流量比高於氟碳氣體之流量比，高於氧氣之流量比。於步驟ST2中，賦予了圖7所示之RF電力HF及RF電力LF。
(第4實驗) 於第4實驗中，於步驟ST2中，除了從處理氣體中去除六氟化鎢氣體(WF 6)，將步驟ST2之RF電力HF及RF電力LF設為固定以外，執行與第3實驗之方法相同之方法。即，於步驟ST2中，處理氣體係氟碳氣體、氧氣及氬氣之混合氣體。
(剖面) 觀察於第3實驗及第4實驗中執行了方法所得之基板W之剖面之TEM圖像。圖12之(a)及(b)係表示於第3實驗中藉由執行蝕刻方法而獲得之基板之剖面之例的圖。圖12之(a)表示形成有密集之圖案之區域之剖面。圖12之(b)表示形成有孤立之圖案之區域之剖面。於圖12之(a)及(b)中，確認到形成於第1區域R1上之含鎢膜DP及含碳膜CDP。含碳膜CDP以覆蓋含鎢膜DP之方式形成。於形成於第2區域R2之凹部RS之側壁，僅可確認到極薄之含碳膜CDP。
圖12之(c)及(d)係表示於第4實驗中藉由執行蝕刻方法而獲得之基板之剖面之例的圖。圖12之(c)表示形成有密集之圖案之區域之剖面。圖12之(d)表示形成有孤立之圖案之區域之剖面。於圖12之(c)及(d)中，於第1區域R1上未確認到含鎢膜DP，而確認到含碳膜CDP。又，於形成於第2區域R2之凹部RS之側壁確認到含碳膜CDP。
於圖12之(a)中，第2區域R2之底面之尺寸減第2區域R2之頂面之尺寸所得之值為4.0 nm。於圖12之(c)中，第2區域R2之底面之尺寸減第2區域R2之頂面之尺寸所得之值為5.1 nm。於圖12之(b)中，第2區域R2之底面之尺寸減第2區域R2之頂面之尺寸所得之值為8.5 nm。於圖12之(d)中，第2區域R2之底面之尺寸減第2區域R2之頂面之尺寸所得之值為12.4 nm。因此，於第3實驗中，與第4實驗相比，凹部RS之側壁接近於垂直。認為其原因在於，於第4實驗中，蝕刻因形成於凹部RS之側壁之含碳膜CDP而難以直線性推進。
(蝕刻選擇比) 藉由測定第1區域R1之蝕刻量及第2區域R2之蝕刻量，而算出第2區域R2相對於第1區域R1之蝕刻選擇比。於第3實驗中，圖12之(a)之區域中之蝕刻選擇比為3.7。於第4實驗中，圖12之(c)之區域中之蝕刻選擇比為2.7。於第3實驗中，圖12之(b)之區域中之蝕刻選擇比為4.5。於第4實驗中，圖12之(d)之區域中之蝕刻選擇比為4.2。因此可知，於第3實驗中，與第4實驗相比，可提高蝕刻選擇比。認為其原因在於，於第3實驗中，第1區域R1因含鎢膜DP而不易被蝕刻。
(第5實驗) 於第5實驗中，準備具有圖4之構造之基板W。基板W包含含矽氮化物(SiN x)之第1區域R1、及含矽氧化物(SiO x)之第2區域R2。基板W有具有相對較大之尺寸之開口OP(以下稱為長圖案)及具有相對較小之尺寸之開口OP(以下稱為短圖案)。其後，使用電漿處理裝置1，對基板W實施第1步驟ST21及第2步驟ST22(參照圖10)。
於第1步驟ST21中，於第1區域R1上形成含鎢膜DP，並對第2區域R2進行蝕刻，而於凹部R1a內形成具有約20 nm之深度之狹縫(參照圖5)。於第1步驟ST21中，處理氣體係氟碳氣體、氧(O 2)氣、氬氣及六氟化鎢氣體(WF 6)之混合氣體。又，六氟化鎢氣體(WF 6)之流量比高於氟碳氣體之流量比，高於氧氣之流量比。供給至電漿處理裝置1之RF電力HF為0 W。供給至電漿處理裝置1之RF電力LF為400 W。因此，電漿之離子能量相對較大。
於第2步驟ST22中，於第1區域R1上形成含鎢膜DP，並對第2區域R2進行蝕刻，而於凹部R1a內形成具有約70 nm之深度之狹縫。於第2步驟ST22中，處理氣體係氟碳氣體、氧氣、氬氣及六氟化鎢氣體(WF 6)之混合氣體。又，六氟化鎢氣體(WF 6)之流量比高於氟碳氣體之流量比，高於氧氣之流量比。RF電力HF及RF電力LF按照圖7之時序圖而供給至電漿處理裝置1。於第1時段PA中，高電力H2為800 W，低電力L1為50 W。於第3時段PC中，低電力L2為0 W，高電力H1為100 W。因此，第2步驟ST22中之RF電力LF之平均值低於第1步驟ST21中之RF電力LF。
(第6實驗) 於第6實驗中，準備與第5實驗相同之基板W。其後，使用電漿處理裝置1，對基板W實施步驟ST2。步驟ST2包括蝕刻步驟及沈積步驟。蝕刻步驟及沈積步驟依序進行。
於蝕刻步驟中，於第1區域R1上形成含鎢膜DP，並對第2區域R2進行蝕刻，而於凹部R1a內形成具有約20 nm之深度之狹縫(參照圖5)。蝕刻步驟之製程條件與第5實驗之第2步驟ST22之製程條件(BSL(biosafety level，生物安全水平)條件)相同。
於沈積步驟中，於含鎢膜DP上形成沈積膜，並對第2區域R2進行蝕刻，而於凹部R1a內形成具有約70 nm之深度之狹縫。沈積步驟包括第6實驗之蝕刻步驟及含碳膜沈積步驟。於含碳膜沈積步驟中，處理氣體係一氧化碳(CO)氣體及氬氣之混合氣體。供給至電漿處理裝置1之RF電力HF為800 W。供給至電漿處理裝置1之RF電力LF為0 W。
(實驗結果) 觀察於第5實驗及第6實驗中執行了蝕刻之基板W之剖面之TEM圖像。於第5實驗中，於長圖案中，第1步驟ST21後之第1區域R1之減少量(蝕刻量)為4.9 nm，第2步驟ST22後之第1區域R1之減少量為7.3 nm。因此，藉由第2步驟ST22，第1區域R1之減少量增加了2.4 nm。
另一方面，於第6實驗中，於長圖案中，蝕刻步驟後之第1區域R1之減少量為2.8 nm，沈積步驟後之第1區域R1之減少量為3.8 nm。因此，藉由沈積步驟，第1區域R1之減少量增加了1.0 nm。
於第5實驗中，於短圖案中，第1步驟ST21後之第1區域R1之減少量為6.7 nm，第2步驟ST22後之第1區域R1之減少量為10.2 nm。因此，藉由第2步驟ST22，第1區域R1之減少量增加了3.5 nm。
另一方面，於第6實驗中，於短圖案中，蝕刻步驟後之第1區域R1之減少量為4.3 nm，沈積步驟後之第1區域R1之減少量為10.4 nm。因此，藉由沈積步驟，第1區域R1之減少量增加了6.1 nm。因此，於第5實驗中，與第6實驗相比，於短圖案中，可使第2步驟ST22所致之第1區域R1之減少量之增加量變小。推測原因在於，於第5實驗中，第1步驟ST21中之電漿之離子能量變高，因而於短圖案中可形成較厚之含鎢膜DP。
於第5實驗中，第2步驟ST22後，短圖案中之狹縫之寬度(凹部R1a之寬度)為12.8 nm，長圖案中之狹縫之寬度為9.4 nm。因此，短圖案中之狹縫之寬度與長圖案中之狹縫之寬度之差LtS為3.4 nm。
另一方面，於第6實驗中，第2步驟ST22後，短圖案中之狹縫之寬度為13.8 nm，長圖案中之狹縫之寬度為8.7 nm。因此，短圖案中之狹縫之寬度與長圖案中之狹縫之寬度之差LtS為5.1 nm。因此，於第5實驗中，與第6實驗相比，可使差LtS變小。
(第7實驗) 於第7實驗中，準備與第5實驗相同之基板W。其後，使用電漿處理裝置1，對基板W實施第1步驟ST21(參照圖10)。在第5實驗中，第1步驟ST21之處理氣體包含氧氣，與此相對，在第7實驗中，第1步驟ST21之處理氣體包含氫(H 2)氣。
於第1步驟ST21中，於第1區域R1上形成含鎢膜DP，並對第2區域R2進行蝕刻，而於凹部R1a內形成具有約20 nm之深度之狹縫(參照圖5)。於第1步驟ST21中，處理氣體係氟碳氣體、氫氣、氬氣及六氟化鎢氣體(WF 6)之混合氣體。又，六氟化鎢氣體(WF 6)之流量比高於氟碳氣體之流量比，低於氫氣之流量比。供給至電漿處理裝置1之RF電力HF為200 W。供給至電漿處理裝置1之RF電力LF為100 W。
(實驗結果) 觀察於第7實驗中執行了蝕刻之基板W之剖面之TEM圖像。於第7實驗中，於長圖案中，第1步驟ST21後之第1區域R1之減少量為2.7 nm，小於第5實驗中之第1步驟ST21後之第1區域R1之減少量(4.9 nm)。
於第5實驗中，第1步驟ST21後形成於第1區域R1上之含鎢膜DP之厚度為4.3 nm。於第7實驗中，第1步驟ST21後形成於第1區域R1上之含鎢膜DP之厚度為4.9 nm。因此，於第7實驗中，與第5實驗相比，含鎢膜DP之厚度變大。
針對第5實驗及第7實驗中實施了第1步驟ST21之基板W，藉由X射線光電子光譜法(XPS)，進行形成於第1區域R1上之含鎢膜DP之分析。於第5實驗中，鎢之組成比為2.4 atom%。於第7實驗中，鎢之組成比為5.0 atom%。因此，於第7實驗中，與第5實驗相比，含鎢膜DP中之鎢之組成比變大。推測其原因在於，WO 3被氫還原而生成金屬鎢。
(第8實驗) 於第8實驗中，準備與第5實驗相同之基板W。其後，使用電漿處理裝置1，對基板W實施第1步驟ST21及第2步驟ST22(參照圖10)。第8實驗之第1步驟ST21之製程條件與第7實驗之第1步驟ST21之製程條件相同。第8實驗之第2步驟ST22之製程條件與第5實驗之第2步驟ST22之製程條件(BSL條件)相同。
(實驗結果) 觀察於第8實驗中執行了蝕刻之基板W之剖面之TEM圖像。於長圖案中，第8實驗中之第2步驟ST22後之第1區域R1之減少量為3.9 nm，與第6實驗中之沈積步驟後之第1區域R1之減少量(3.8 nm)等同。於短圖案中，第8實驗中之第2步驟ST22後之第1區域R1之減少量為9.5 nm，與第6實驗中之沈積步驟後之第1區域R1之減少量(10.4 nm)等同。
於第8實驗中，第2步驟ST22後，短圖案中之狹縫之寬度(凹部R1a之寬度)為12.6 nm，長圖案中之狹縫之寬度為8.3 nm。因此，短圖案中之狹縫之寬度與長圖案中之狹縫之寬度之差LtS為4.3 nm。因此，於第8實驗中，與第6實驗相比，可使差LtS變小。
於第8實驗中，不如第6實驗般進行沈積步驟，因此第8實驗之製程時間比第6實驗之製程時間短。
(第9實驗) 於第9實驗中，準備與第5實驗相同之基板W。其後，除了實施第3步驟ST23以外，以與第5實驗相同之方式，使用電漿處理裝置1，對基板W實施第1步驟ST21、第3步驟ST23及第2步驟ST22(參照圖10)。
於第3步驟ST23中，進行將含鎢膜DP暴露於由氫氣生成之電漿中之處理(氫電漿處理)。供給至電漿處理裝置1之RF電力HF為300 W。供給至電漿處理裝置1之RF電力LF為0 W。第3步驟ST23之處理時間為5秒。
(實驗結果) 觀察於第9實驗中執行了蝕刻之基板W之剖面之TEM圖像。於第9實驗中，於長圖案中，第1步驟ST21後之第1區域R1之減少量為4.9 nm，第2步驟ST22後之第1區域R1之減少量為6.3 nm。因此，藉由第2步驟ST22，第1區域R1之減少量增加了1.4 nm。
於第9實驗中，於短圖案中，第1步驟ST21後之第1區域R1之減少量為6.7 nm，第2步驟ST22後之第1區域R1之減少量為9.4 nm。因此，藉由第2步驟ST22，第1區域R1之減少量增加了2.7 nm。於第9實驗中，與第5實驗相比，於短圖案中，可使第2步驟ST22所致之第1區域R1之減少量之增加量變小。
於第9實驗中，第2步驟ST22後，短圖案中之狹縫之寬度(凹部R1a之寬度)為12.7 nm，長圖案中之狹縫之寬度為9.8 nm。因此，短圖案中之狹縫之寬度與長圖案中之狹縫之寬度之差LtS為2.9 nm。
於第9實驗中，第3步驟ST23之後，形成於第1區域R1上之含鎢膜DP之厚度約為5.6 nm。因此，於第9實驗中，與第5實驗相比，含鎢膜DP之厚度變大。
針對第9實驗中實施了第1步驟ST21及第3步驟ST23之基板W，藉由X射線光電子光譜法(XPS)，進行形成於第1區域R1上之含鎢膜DP之分析。於第9實驗中，鎢之組成比為12.5 atom%。因此，於第9實驗中，與第5實驗相比，含鎢膜DP中之鎢之組成比變大。推測其原因在於，WO 3被氫還原而生成金屬鎢。
(附記1) 一種蝕刻方法，其包括如下步驟： 準備基板，其中上述基板包含含矽及氮之第1區域、及含矽及氧之第2區域；以及 藉由將上述第1區域及上述第2區域暴露於由含碳、氟及鎢之處理氣體生成之電漿中，而於上述第1區域上形成含鎢保護層，並對上述第2區域進行蝕刻。 (附記2) 如附記1中記載之蝕刻方法，其中於上述蝕刻之步驟中，於去除上述第2區域後，上述含鎢保護層殘存於上述第1區域上。 (附記3) 如附記1或2中記載之蝕刻方法，其中上述處理氣體包含含碳及氟之氣體、以及含鎢氣體。 (附記4) 如附記3中記載之蝕刻方法，其中上述含鎢氣體包含六氟化鎢氣體。 (附記5) 如附記3或4中記載之蝕刻方法，其中上述含碳及氟之氣體包含氟碳氣體。 (附記6) 如附記1至5中任一項所記載之蝕刻方法，其中上述處理氣體包含氧。 (附記7) 如附記1至6中任一項所記載之蝕刻方法，其中上述第1區域具有凹部，上述第2區域被埋入至上述凹部內。 (附記8) 如附記7中記載之蝕刻方法，其中上述蝕刻之步驟係於自對準接觸步驟中進行。 (附記9) 如附記1至8中任一項所記載之蝕刻方法，其中 於上述蝕刻之步驟中，為了生成上述電漿，而向電漿處理裝置供給高頻電力及偏壓電力， 上述蝕刻之步驟包括： (a)藉由將上述高頻電力設為第1電力且將上述偏壓電力設為第2電力，使含鎢沈積物優先沈積於上述第1區域上之步驟； (b)將上述高頻電力設為低於上述第1電力之第3電力且將上述偏壓電力設為上述第2電力之過渡步驟；以及 (c)藉由將上述高頻電力設為上述第3電力且將上述偏壓電力設為高於上述第2電力之第4電力，而對上述第2區域進行蝕刻之步驟。 (附記10) 如附記9中記載之蝕刻方法，其中包含上述(a)～(c)之循環重複實施2次以上。 (附記11) 一種蝕刻方法，其包括如下步驟： 準備基板，該基板包含具有露出之上表面之矽氮化物、及具有露出之上表面之矽氧化物； 將上述矽氧化物及上述矽氮化物暴露於由包含六氟化鎢氣體之處理氣體生成之電漿中，藉此於上述矽氮化物上形成含鎢氮化物之保護層；以及 藉由將上述矽氧化物及上述矽氮化物暴露於由包含六氟化鎢氣體之處理氣體生成之電漿中，將上述矽氧化物相對於上述矽氮化物優先蝕刻。 (附記12) 如附記11中記載之蝕刻方法，其中上述處理氣體包含氟碳氣體。 (附記13) 一種電漿處理裝置，其具備： 腔室； 基板支持器，其係用以於上述腔室內支持基板，且上述基板包含含矽及氮之第1區域、及含矽及氧之第2區域； 氣體供給部，其構成為將包含碳、氟及鎢之處理氣體供給至上述腔室內； 電漿生成部，其構成為於上述腔室內由上述處理氣體生成電漿；以及 控制部；且 上述控制部構成為，控制上述氣體供給部及上述電漿生成部，以藉由將上述第1區域及上述第2區域暴露於上述電漿中，而於上述第1區域上形成含鎢保護層，並對上述第2區域進行蝕刻。 (附記14) 一種蝕刻方法，其包括如下步驟： 準備基板，其中上述基板包含含矽之第1區域、及含矽及氧之第2區域；以及 藉由將上述第1區域及上述第2區域暴露於由含碳、氟及鎢之處理氣體生成之電漿中，而於上述第1區域上形成含鎢保護層，並對上述第2區域進行蝕刻； 上述蝕刻之步驟包括第1步驟及第2步驟， 於上述第1步驟中，藉由向電漿處理裝置供給偏壓電力，而於上述第1區域上形成第1含鎢沈積物，上述偏壓電力為第5電力， 於上述第2步驟中，藉由向上述電漿處理裝置供給高頻電力及偏壓電力，而於上述第1含鎢沈積物上形成第2含鎢沈積物，並對上述第2區域進行蝕刻，上述第2步驟中之上述偏壓電力為低於上述第5電力之第6電力。 (附記15) 如附記14中記載之蝕刻方法，其中上述蝕刻之步驟包括上述第1步驟與上述第2步驟之間之第3步驟， 於上述第3步驟中，將上述第1含鎢沈積物暴露於由包含含氫氣體之處理氣體生成之電漿中。 (附記16) 一種蝕刻方法，其包括如下步驟： 準備基板，其中上述基板包含含矽之第1區域、及含矽及氧之第2區域；以及 藉由將上述第1區域及上述第2區域暴露於由含碳、氟及鎢之處理氣體生成之電漿中，而於上述第1區域上形成含鎢保護層，並對上述第2區域進行蝕刻； 上述蝕刻之步驟包括第1步驟及第2步驟， 於上述第1步驟中，藉由上述處理氣體包含含氫氣體，而於上述第1區域上形成第1含鎢沈積物， 於上述第2步驟中，藉由上述處理氣體包含含氧氣體，而於上述第1含鎢沈積物上形成第2含鎢沈積物，並對上述第2區域進行蝕刻。
根據以上說明應可理解，本發明之各種實施方式係出於說明之目的而於本說明書中進行說明，於不脫離本發明之範圍及主旨之情況下可進行各種變更。因此，本說明書中揭示之各種實施方式並不意圖進行限定，真正之範圍及主旨由隨附之發明申請專利範圍來表示。
1:電漿處理裝置 2:控制部 2a:電腦 2a1:處理部 2a2:記憶部 2a3:通訊介面 10:電漿處理腔室 10a:側壁 10e:氣體排出口 10s:電漿處理空間 11:基板支持部 12:電漿生成部 13:簇射頭 13a:氣體供給口 13b:氣體擴散室 13c:氣體導入口 20:氣體供給部 21:氣體源 22:流量控制器 30:電源 31:RF電源 31a:第1 RF生成部 31b:第2 RF生成部 32:DC電源 32a:第1 DC生成部 32b:第2 DC生成部 40:排氣系統 111:本體部 111a:中央區域 111b:環狀區域 112:環總成 CDP:含碳膜 CY:週期 DP:含鎢膜(含鎢保護層) H1:高電力 H2:高電力 HF:RF電力 HL:接觸孔 L1:低電力 L2:低電力 LF:RF電力 MK:遮罩 MT:方法 OP:開口 OP1:開口 PA:第1時段 PB:第2時段 PC:第3時段 R1:第1區域 R1a:凹部 R2:第2區域 R2a:凹部 RA:隆起區域 RS:凹部 ST1:步驟 ST2:步驟 ST21:第1步驟 ST22:第2步驟 ST23:第3步驟 SH:肩部部分 UR:基底區域 W:基板
圖1係概略性地表示一例示性實施方式之電漿處理裝置之圖。 圖2係概略性地表示一例示性實施方式之電漿處理裝置之圖。 圖3係一例示性實施方式之蝕刻方法之流程圖。 圖4係可應用圖3之方法之一例之基板之局部放大剖視圖。 圖5係表示一例示性實施方式之蝕刻方法之一步驟之剖視圖。 圖6係藉由執行一例示性實施方式之蝕刻方法而獲得之一例之基板的局部放大剖視圖。 圖7係表示賦予至本體部中之電極之RF(Radio Frequency，射頻)電力及賦予至對向電極之RF電力之時間變化的時序圖之一例。 圖8係可應用圖3之方法之一例之基板之局部放大剖視圖。 圖9係藉由執行一例示性實施方式之蝕刻方法而獲得之一例之基板的局部放大剖視圖。 圖10係表示蝕刻之步驟之一例之圖。 圖11(a)、(b)係表示於第1實驗及第2實驗中藉由執行蝕刻方法而獲得之基板之剖面之TEM(Transmission Electron Microscopy，穿透式電子顯微鏡)圖像的圖。 圖12(a)～(d)係表示於第3實驗及第4實驗中藉由執行蝕刻方法而獲得之基板之剖面之例的圖。
MT:方法
ST1:步驟
ST2:步驟

Claims (18)

  1. 一種蝕刻方法，其包括如下步驟：準備基板，其中上述基板包含含矽及氮之第1區域、及含SiOx之第2區域；以及藉由將上述第1區域及上述第2區域暴露於由含碳、氟及鎢之處理氣體生成之電漿中，而於上述第1區域上形成含鎢保護層，並對上述第2區域進行蝕刻。
  2. 一種蝕刻方法，其包括如下步驟：準備基板，其中上述基板包含含矽及氮之第1區域、及含矽及氧之第2區域，上述第1區域具有凹部，上述第2區域被埋入至上述凹部內；以及藉由將上述第1區域及上述第2區域暴露於由含碳、氟及鎢之處理氣體生成之電漿中，而於上述第1區域上形成含鎢保護層，並對上述第2區域進行蝕刻。
  3. 如請求項2之蝕刻方法，其中上述蝕刻之步驟係於自對準接觸步驟中進行。
  4. 一種蝕刻方法，其包括如下步驟：準備基板，其中上述基板包含含矽及氮之第1區域、及含矽及氧之第2區域；以及藉由將上述第1區域及上述第2區域暴露於由含碳、氟及鎢之處理氣 體生成之電漿中，而於上述第1區域上形成含鎢保護層，並對上述第2區域進行蝕刻，於上述蝕刻之步驟中，為了生成上述電漿，而向電漿處理裝置供給高頻電力及偏壓電力，上述蝕刻之步驟包括：(a)藉由將上述高頻電力設為第1電力且將上述偏壓電力設為第2電力，而使含鎢沈積物優先沈積於上述第1區域上之步驟；(b)將上述高頻電力設為低於上述第1電力之第3電力且將上述偏壓電力設為上述第2電力之過渡步驟；以及(c)藉由將上述高頻電力設為上述第3電力且將上述偏壓電力設為高於上述第2電力之第4電力，對上述第2區域進行蝕刻之步驟。
  5. 如請求項4之蝕刻方法，其中包含上述(a)~(c)之循環重複實施2次以上。
  6. 如請求項1至5中任一項之蝕刻方法，其中上述處理氣體包含含碳及氟之氣體、以及含鎢氣體。
  7. 如請求項6之蝕刻方法，其中上述含鎢氣體包含六氟化鎢氣體。
  8. 如請求項6之蝕刻方法，其中上述含碳及氟之氣體包含氟碳氣體。
  9. 如請求項1至5中任一項之蝕刻方法，其中於上述蝕刻之步驟中，於 去除上述第2區域後，上述含鎢保護層殘存於上述第1區域上。
  10. 一種蝕刻方法，其包括如下步驟：準備基板，該基板包含具有露出之上表面之矽氮化物、及具有露出之上表面之SiOx；藉由將上述SiOx及上述矽氮化物暴露於由包含六氟化鎢氣體之處理氣體生成之電漿中，而於上述矽氮化物上形成含鎢氮化物之保護層；以及藉由將上述SiOx及上述矽氮化物暴露於由包含六氟化鎢氣體之處理氣體生成之電漿中，將上述SiOx相對於上述矽氮化物優先蝕刻。
  11. 如請求項10之蝕刻方法，其中上述處理氣體包含氟碳氣體。
  12. 如請求項1至5、10、11中任一項之蝕刻方法，其中上述處理氣體包含氧。
  13. 一種電漿處理裝置，其具備：腔室；基板支持器，其係用以於上述腔室內支持基板，且上述基板包含含矽及氮之第1區域、及含SiOx之第2區域；氣體供給部，其構成為將包含碳、氟及鎢之處理氣體供給至上述腔室內；電漿生成部，其構成為於上述腔室內由上述處理氣體生成電漿；以及 控制部；且上述控制部構成為，控制上述氣體供給部及上述電漿生成部，以藉由將上述第1區域及上述第2區域暴露於上述電漿中，而於上述第1區域上形成含鎢保護層，並對上述第2區域進行蝕刻。
  14. 如請求項13之電漿處理裝置，其中上述處理氣體包含含碳及氟之氣體、以及含鎢氣體。
  15. 如請求項14之電漿處理裝置，其中上述含鎢氣體包含六氟化鎢氣體。
  16. 如請求項14或15之電漿處理裝置，其中上述含碳及氟之氣體包含氟碳氣體。
  17. 如請求項13至15中任一項之電漿處理裝置，其中上述電漿生成部向上述電漿處理裝置供給高頻電力及偏壓電力，上述控制部構成為控制上述氣體供給部及上述電漿生成部以執行下述(a)~(c)：(a)藉由將上述高頻電力設為第1電力且將上述偏壓電力設為第2電力，而使含鎢沈積物優先沈積於上述第1區域上之步驟；(b)將上述高頻電力設為低於上述第1電力之第3電力且將上述偏壓電力設為上述第2電力之過渡步驟；以及(c)藉由將上述高頻電力設為上述第3電力且將上述偏壓電力設為高於 上述第2電力之第4電力，對上述第2區域進行蝕刻之步驟。
  18. 如請求項17之電漿處理裝置，其中包含上述(a)~(c)之循環重複實施2次以上。
TW111121626A 2021-06-22 2022-06-10 蝕刻方法及電漿處理裝置 TWI828187B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2021102876 2021-06-22
JP2021-102876 2021-06-22
JP2021-171587 2021-10-20
JP2021171587 2021-10-20
JP2021-204527 2021-12-16
JP2021204527A JP7250895B2 (ja) 2021-06-22 2021-12-16 エッチング方法及びプラズマ処理装置
JP2022-083897 2022-05-23
JP2022083897A JP2023002460A (ja) 2021-06-22 2022-05-23 エッチング方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
TW202303752A TW202303752A (zh) 2023-01-16
TWI828187B true TWI828187B (zh) 2024-01-01

Family

ID=84490666

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112146125A TW202414581A (zh) 2021-06-22 2022-06-10 蝕刻方法及電漿處理裝置
TW111121626A TWI828187B (zh) 2021-06-22 2022-06-10 蝕刻方法及電漿處理裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112146125A TW202414581A (zh) 2021-06-22 2022-06-10 蝕刻方法及電漿處理裝置

Country Status (4)

Country Link
US (1) US20240162045A9 (zh)
KR (2) KR102618920B1 (zh)
CN (1) CN115513049A (zh)
TW (2) TW202414581A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020028119A1 (en) * 2018-07-31 2020-02-06 Lam Research Corporation Non-selective and selective etching through alternating layers of materials
TW202022944A (zh) * 2018-08-21 2020-06-16 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
TW202027161A (zh) * 2018-08-24 2020-07-16 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
CN112185812A (zh) * 2019-07-05 2021-01-05 东京毅力科创株式会社 蚀刻处理方法及基板处理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157793A (ja) 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
JP6592400B2 (ja) * 2016-05-19 2019-10-16 東京エレクトロン株式会社 エッチング方法
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
KR20210072826A (ko) * 2018-11-05 2021-06-17 램 리써치 코포레이션 에칭 챔버의 방향성 증착

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020028119A1 (en) * 2018-07-31 2020-02-06 Lam Research Corporation Non-selective and selective etching through alternating layers of materials
TW202022944A (zh) * 2018-08-21 2020-06-16 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
TW202027161A (zh) * 2018-08-24 2020-07-16 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
CN112185812A (zh) * 2019-07-05 2021-01-05 东京毅力科创株式会社 蚀刻处理方法及基板处理装置

Also Published As

Publication number Publication date
US20240162045A9 (en) 2024-05-16
KR102618920B1 (ko) 2023-12-27
US20220406613A1 (en) 2022-12-22
TW202414581A (zh) 2024-04-01
TW202303752A (zh) 2023-01-16
KR20220170358A (ko) 2022-12-29
KR20230154780A (ko) 2023-11-09
CN115513049A (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
JP2015124397A (ja) コンタクト層の形成方法
JP6063181B2 (ja) プラズマ処理方法、及びプラズマ処理装置
TWI828187B (zh) 蝕刻方法及電漿處理裝置
US20230005753A1 (en) Etching method and plasma processing apparatus
JP2023002460A (ja) エッチング方法及びプラズマ処理装置
US20230420263A1 (en) Etching method and plasma processing apparatus
JP7250895B2 (ja) エッチング方法及びプラズマ処理装置
US20240071727A1 (en) Substrate processing method and plasma processing apparatus
US20240213031A1 (en) Etching method and plasma processing apparatus
WO2023008025A1 (ja) エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
WO2023214521A1 (ja) プラズマ処理方法及びプラズマ処理装置
WO2024075539A1 (ja) 基板処理方法及び基板処理装置
CN118263113A (zh) 蚀刻方法及等离子体处理装置
JP2023008824A (ja) エッチング方法及びプラズマ処理装置
TW202333226A (zh) 蝕刻方法及電漿處理裝置
TW202333224A (zh) 蝕刻方法及電漿處理裝置
JP2024094240A (ja) エッチング方法及びプラズマ処理装置
JP2024035043A (ja) 基板処理方法及びプラズマ処理装置
JP2024064179A (ja) エッチング方法及びプラズマ処理装置
JP2024033846A (ja) 基板処理方法及びプラズマ処理装置
TW202437380A (zh) 基板處理方法及基板處理裝置
TW202430686A (zh) 基板處理方法及基板處理裝置
TW202320165A (zh) 蝕刻方法、半導體裝置之製造方法、蝕刻程序及電漿處理裝置
CN118335601A (zh) 蚀刻方法和等离子体处理装置
TW202425121A (zh) 蝕刻方法及電漿處理裝置