CN112185812A - 蚀刻处理方法及基板处理装置 - Google Patents

蚀刻处理方法及基板处理装置 Download PDF

Info

Publication number
CN112185812A
CN112185812A CN202010635618.0A CN202010635618A CN112185812A CN 112185812 A CN112185812 A CN 112185812A CN 202010635618 A CN202010635618 A CN 202010635618A CN 112185812 A CN112185812 A CN 112185812A
Authority
CN
China
Prior art keywords
gas
layer
silicon
etching
rare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010635618.0A
Other languages
English (en)
Inventor
下田学
泽田石真之
江藤隆纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020079687A external-priority patent/JP7493378B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN112185812A publication Critical patent/CN112185812A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种蚀刻处理方法，其能够提高基底层相对于蚀刻对象膜的选择比。该蚀刻处理方法包括：在处理容器内准备形成有层叠膜的基板的工序，该层叠膜至少具有含硅绝缘层、布置在所述含硅绝缘层的下层的基底层、以及布置在所述含硅绝缘层的上层的掩模层；供给至少包含氟碳化合物气体和稀有气体的处理气体的工序；以及在供给有所述处理气体的处理容器内产生等离子体以对所述层叠膜进行蚀刻的工序，其中，所述稀有气体包含第一气体，该第一气体的电离能高于Ar气体，并且电离的单个颗粒具有的动量低于电离的Ar气体的单个颗粒的动量。

Description

蚀刻处理方法及基板处理装置
技术领域
本公开涉及一种蚀刻处理方法及基板处理装置。
背景技术
在3D-NAND快闪存储器等三维层叠半导体存储器的制造中，存在使用等离子体在层叠膜上形成多个孔的蚀刻工序。作为用于形成3D-NAND的器件结构的蚀刻工序的一个示例，存在当在氧化硅层上蚀刻加工出孔时，针对基板的硅层以及位于中间的金属层同时且高选择性地进行蚀刻加工的工序。在该蚀刻工序中，形成使位于氧化硅层的中间的金属层暴露的较浅的孔，并且形成使位于金属层的下方的硅层暴露的较深的孔。此时，需要进行基底金属膜相对于氧化硅层的选择比较高的工艺。另外，除了3D-NAND的器件结构以外，也期待一种基底层相对于蚀刻对象膜的选择比较高且基底层的损失较小的工艺。
为了确保高选择比，方法之一是使用沉积性较高的工艺条件在钨层上形成保护膜。例如，专利文献1提出了一种等离子体处理方法，其在对氧化层进行蚀刻时，能够在蚀刻停止层的表面上形成保护膜，并且能够对孔开口的堵塞进行抑制。
专利文献2提出了一种方法，其为了兼顾实现金属层选择比和掩模选择比，供给至少包含氟碳化合物气体或氢氟碳化合物气体、氧、氮、以及CO的处理气体，并在供给有处理气体的处理容器内产生等离子体以对层叠膜进行蚀刻。
<现有技术文献>
<专利文献>
专利文献1：(日本)特开2014-090022号公报
专利文献2：(日本)特开2019-036612号公报
发明内容
<本发明要解决的问题>
本公开提供一种蚀刻处理方法，其能够提高基底层相对于蚀刻对象膜的选择比。
<用于解决问题的手段>
根据本公开的一个实施方式，提供一种蚀刻处理方法，包括：在处理容器内准备形成有层叠膜的基板的工序，该层叠膜至少具有含硅绝缘层、布置在所述含硅绝缘层的下层的基底层、以及布置在所述含硅绝缘层的上层的掩模层；供给至少包含氟碳化合物气体和稀有气体的处理气体的工序；以及在供给有所述处理气体的处理容器内产生等离子体以对所述层叠膜进行蚀刻的工序，其中，所述稀有气体包含第一气体，该第一气体的电离能高于Ar气体，并且电离的单个颗粒具有的动量低于电离的Ar气体的单个颗粒的动量。
<发明的效果>
根据一个方面，能够提高基底层相对于蚀刻对象膜的选择比。
附图说明
图1是示出3D NAND快闪存储器的层叠膜的图。
图2是示出根据一个实施方式的基板处理装置的结构的一个示例的图。
图3是示出根据一个实施方式的蚀刻处理方法中的气体种类的选择和效果的图。
图4是示出各种稀有气体与等离子体电子密度及等离子体电子温度之间的关系的图。
图5是示出等离子体电子温度与气体的离解度之间的关系的图。
图6是示出离解度与孔的各个表面上的沉积速率之间的关系的图。
图7是示出等离子体电子温度与气体的离解之间的关系的图。
图8是示出根据一个实施方式的吸附系数和沉积的聚合物的一个示例的图。
图9是示出根据一个实施方式的在蚀刻处理方法中使用的稀有气体的种类与钨层的损失之间的关系的图。
图10是示出根据一个实施方式的Ar/He的比例与CF2的发光强度之间的关系的图。
图11是示出每种气体的压力与溅射产额(sputtering yield)之间的关系的图。
图12是用于对离子具有的动量进行说明的图。
图13是示出根据一个实施方式的蚀刻处理方法的流程图。
图14是用于对根据一个实施方式的蚀刻处理方法进行说明的图。
具体实施方式
以下，参照附图对本公开的实施方式中进行说明。在各附图中，针对相同的构成部分赋予相同的符号，并且有时会省略重复的说明。
例如在作为3D NAND的一个工序的MLC多级接触(Multi-Level Contact)(以下也称为“MLC”)中，如图1所示，将用作电极的钨层(W)130阶梯状地形成在不同的深度，并对位于钨层(W)130上的氧化硅层(SiO2)140进行蚀刻。在该示例中，钨层130和氧化硅层140为层叠结构，并形成层叠膜。钨层130例如可以是60层至200层的多层的结构。
此时，对氧化层140一次性地进行蚀刻直至在硅层(Si)110及氮化硅层(SiN)120上方位于不同深度的钨层130的各自的深度。随着器件结构的换代更新所带来的层叠数量的进一步增加，长宽比(Aspect Ratio(AR))也变得非常高，因此深度负荷(Depth Loading)也变得更加突出，预测蚀刻时间会大幅地增加。
因此，在长时间的蚀刻时间内需要提高钨层130相对于氧化硅层140的选择比。特别是对于在多个钨层130之中位于较浅位置的钨层130，钨暴露之后的过蚀刻时间变长。因此，寻求钨层130相对于氧化硅层140的高选择比。另外，在MLC以外的结构中，也期待一种基底层相对于蚀刻对象膜具有高选择比且基底层的损失较少的工艺。
因此，在根据本实施方式的蚀刻处理方法中，供给至少包含氟碳化合物气体和稀有气体的处理气体。此时，稀有气体包含第一气体，该第一气体的电离能高于Ar气体，并且电离的单个颗粒具有的动量低于电离的Ar气体的单个颗粒的动量。并且，在供给有第一气体的处理容器内产生等离子体以对层叠膜进行蚀刻。
在从对氧化硅层140进行蚀刻而刚使钨层130暴露后至在钨层130上形成保护膜的期间，钨层130被稀有气体的离子溅射。然而，在本蚀刻处理方法中所使用的稀有气体中所包含的第一气体是电离能高于Ar气体、并且电离的单个颗粒具有的动量低于电离的Ar气体的单个颗粒的动量的气体。因此，溅射产额(sputtering yield)较低，并且能够相应地减小钨层130的损失。另外，由于生成高离解且吸附系数较低的前提，并且在暴露的钨层130上形成保护膜，因此能够进一步减小钨层130的损失。
以下，对根据本实施方式的蚀刻处理方法及基板处理装置进行说明，该蚀刻处理方法及基板处理装置在维持作为蚀刻对象膜的氧化硅层140的蚀刻速率(蚀刻速度)的同时，使氧化硅层140与基底层的钨层130的选择比提高。
需要说明的是，在以下的一个实施方式的说明中，作为在蚀刻处理方法中所使用的稀有气体中所包含的第一气体，虽然以He气体为例进行说明，但是不限于此。第一气体只要是电离能高于Ar气体、并且电离的单个颗粒具有的动量低于电离的Ar气体的单个颗粒的动量的气体即可。
另外，作为蚀刻对象膜虽然举出氧化硅层140作为示例，但是蚀刻对象膜不限于此，只要是含硅绝缘层即可。作为含硅绝缘层的其他示例，可以举出碳化硅层、氧化硅层和氮化硅层的层叠结构、含有有机物的氧化硅等低介电常数(Low-K)膜层。
另外，作为相对于蚀刻对象膜的基底层，虽然举出钨层130作为示例，但是基底层不限于此，只要是导电层即可。作为导电层的其他示例，可以是金属层或硅层。作为金属层，除了钨以外，还可以举出钛(Ti)、铝(Al)、铜(Cu)。需要说明的是，作为硅层的一个示例，可以举出多晶硅(Poly-Si)或非晶硅等具有导电性的含硅层。
另外，在针对MLC以外的结构的工艺中，有时期待基底层相对于蚀刻对象膜具有高选择比，并且基底层的损失较少。在此情况下的结构中，相对于蚀刻对象膜的基底层不限于金属层或硅层等导电层。例如，在如自对准接触(Self-Aligned Contact：SAC)结构那样蚀刻对象膜为氧化硅膜，并且基底层为氮化硅膜的情况下，或者在如Via结构那样蚀刻对象膜为氧化硅层和低介电常数膜层中的至少一者，并且基底层为碳化硅层和碳氮化硅层中的至少一者的情况下，也同样地期待基底层的损失较少。
[基板处理装置的结构]
首先，参照图2对根据本实施方式的用于执行蚀刻处理方法的基板处理装置的结构的一个示例进行说明。图2是示出根据一个实施方式的基板处理装置的结构的一个示例的图。在此，作为基板处理装置1的一个示例，举出电容耦合型等离子体蚀刻装置。
基板处理装置1具有例如由铝等导电性材料构成的处理容器2、以及用于向处理容器2的内部供给气体的气体供给源11。处理容器2被电接地。在处理容器2的内部具有下部电极21、以及与下部电极21相对并平行地布置的上部电极22。下部电极21还用作放置基板W的载置台。
在下部电极21上经由第一匹配器33连接有第一高频电源32，并经由第二匹配器35连接有第二高频电源34。第一高频电源32向下部电极21施加例如27MHz～100MHz的频率的第一高频功率(等离子体生成用的高频功率HF)。第二高频电源34向下部电极21施加比第一高频电源32的频率低的、例如400kHz～13MHz的第二高频功率(离子吸引用的高频功率LF)。
需要说明的是，第一高频电源32可以经由第一匹配器33而连接至上部电极22。另外，第一高频电源32和第二高频电源34可以一边使第一高频功率的输出值和第二高频功率的输出值以同步或非同步的方式间歇地(脉冲地)在未输出(0W)至最大值之间变化一边施加第一高频功率和第二高频功率。
第一匹配器33使负载阻抗与第一高频电源32的内部(或输出)阻抗匹配。第二匹配器35使负载阻抗与第二高频电源34的内部(或输出)阻抗匹配。由此，当在处理容器2的内部生成等离子体时，起到使第一高频电源32和第二高频电源34各自的内部阻抗与负载阻抗明显地一致的作用。
上部电极22经由对上部电极22的周缘部进行覆盖的屏蔽环41被安装到处理容器2的顶部。在上部电极22上设置有用于对从气体供给源11所导入的气体进行导入的气体导入口45、以及用于对导入的气体进行扩散的扩散室50。从气体供给源11输出的气体经由气体导入口45被供给到扩散室50，并经过气体流路55从孔28被供给到处理空间U。这样一来，上部电极22还起到气体喷头的作用。
需要说明的是，可以在上部电极22上连接未图示的直流(DC)电源。直流(DC)电源可以向上部电极22施加直流(DC)电压。另外，直流电源可以与第一高频电源32同步或非同步地一边使直流电压的输出值间歇地(脉冲地)在未输出(0W)至最大值之间变化一边施加直流电压。
在处理容器2的底面上形成有排气口60，通过与排气口60连接的排气装置65对处理容器2的内部进行排气。由此，能够将处理容器2的内部维持在预定的真空度。在处理容器2的侧壁上设置有闸阀G。当从处理容器2进行基板W的搬入和搬出时，闸阀G对搬出入口进行开闭。
在基板处理装置1上设置有用于对整个装置的动作进行控制的控制部70。控制部70具有CPU71、ROM72以及RAM73。在ROM72中存储有由控制部70所执行的基本程序等。在RAM73中保存有制程。在制程中设定有针对工艺条件(蚀刻条件)的基板处理装置1的控制信息。控制信息中包括处理时间、压力(气体的排气)、高频功率或电压、各种气体流量、腔室内温度(例如基板的设定温度)等。需要说明的是，制程可以存储在硬盘或半导体存储器中。另外，制程可以以被保存在CD-ROM、DVD等便携式的计算机可读的存储介质中的状态设置在存储区域的预定位置。
CPU71基于存储在ROM72中的基本程序来对整个基板处理装置1进行控制。CPU71按照存储在RAM73中的制程的步骤，以供给预定种类的气体的方式进行控制，并以针对基板W进行蚀刻处理方法等的所需的处理的方式进行控制。
[处理气体的合理化]
接着，对在使用基板处理装置1所进行的蚀刻处理方法中能够兼顾实现氧化硅层140的蚀刻速率的维持和氧化硅层140与基底层的钨层130的选择比的提高两者的处理气体的合理化进行说明。在本实施方式中，对形成有层叠膜的基板W进行处理，在该层叠膜中依次层叠有硅层110、钨层130、氧化硅层140、以及掩模层100(参见图8)。
在根据本实施方式的蚀刻处理方法中，在处理气体中至少包含氟碳化合物气体和稀有气体。并且，具有供给该处理气体的工序、以及在供给有处理气体的处理空间U中产生等离子体以对层叠膜进行蚀刻的工序。
所使用的氟碳化合物气体可以是C4F6气体、C4F8气体、C3F8气体、C6F6气体、C5F8气体中的至少一者。
He气体的电离能为“2372.3(kJ/mol)”，比Ar气体的电离能“1520.6(kJ/mol)”大。因此，在所使用的稀有气体中，作为电离能高于Ar气体、并且电离的单个颗粒具有的动量低于电离的Ar气体的单个颗粒的动量的第一气体的一个示例，以He气体为例进行说明。然而，第一气体不限于此，例如也可以使用电离能为“2080.7(kJ/mol)”的Ne气体、或者He气体与Ne气体的混合气体。第一气体也可以是Ar气体与He气体和Ne气体之中的至少一者的混合气体。需要说明的是，关于第一气体的“电离的单个颗粒具有的动量低于电离的Ar气体的单个颗粒的动量”的特征点，稍后将进行说明。
除了上述氟碳化合物气体和稀有气体以外，处理气体还可以包含O2气体、CO气体、N2气体、以及H2气体。另外，也可以包含Cl2、HBr、CF4、CHF3、NF3等含卤素气体。
[蚀刻处理方法中的气体种类的选择和效果]
接着，参照图3对根据本实施方式的蚀刻处理方法中的气体种类的选择和效果进行说明。图3是示出根据一个实施方式的蚀刻处理方法中的气体种类的选择和效果的图。
在根据本实施方式的蚀刻处理方法中，所使用的氟碳化合物气体为C4F6气体，所使用的稀有气体为He气体。在比较例中，所使用的氟碳化合物气体为C4F6气体，所使用的稀有气体为Ar气体。即，在根据本实施方式的蚀刻处理方法中，将稀有气体从比较例中所使用的Ar气体变为比Ar气体轻的He气体。Ar气体是重稀有气体(Heavy Noble Gas)的一个示例，He气体由于比Ar气体轻，因此是轻稀有气体(Light Noble Gas)的一个示例。
图4是示出各种稀有气体与等离子体电子密度及等离子体电子温度之间的关系的图。图4的横轴表示距导入2.45GHz的微波功率的微波辐射窗的距离，纵轴(右)表示等离子体电子密度(Ne)，纵轴(左)表示等离子体电子温度(Te)。图4的曲线表示当气体种类从Ar气体变为He气体时，等离子体电子密度下降，等离子体电子温度(Te)上升。对其理由进行说明。
He气体的电离能为“2372.3kJ/mol”，比Ar气体的电离能“1520.6kJ/mol”大。由于电离能是将电子从原子或分子中分离出来以进行电离所需的能量，因此He气体的将电子从电子轨道的最外层壳吸引出来的能量高于Ar气体。由此，He气体比Ar气体更难电离，He气体的情况下的等离子体电子密度低于Ar气体。如果等离子体电子密度较低，则对于等离子体中每一颗粒所施加的温度较高。因此，如图4所示，当将稀有气体的气体种类从作为重稀有气体的一个示例的Ar气体变为作为轻稀有气体的一个示例的He气体时，等离子体电子密度下降，等离子体电子温度上升。
由于如果等离子体电子温度上升则一个电子所具有的能量升高，因此当电子与气体碰撞时气体容易离解，并且容易生成高离解的自由基或进一步电离的离子的前体。所生成的前体有助于聚合物的沉积。自由基性的前体从等离子体相对于基板W各向同性地作用，离子性的前体各向异性地作用。另外，沉积在蚀刻对象膜上的前体因与通过高频功率LF被吸引至基板W的稀有气体的离子之间的相互作用而作为蚀刻剂有助于促进蚀刻对象膜的蚀刻。图5的横轴表示等离子体电子温度，并示出与C4F6气体的离解度之间的关系。如果等离子体电子温度较低则难以促进C4F6气体的离解，低离解的前体(C3F4自由基、C3F4 +离子等)较多，高离解的前体(CF2自由基、CF2 +离子等)较少。如果等离子体电子温度升高则C4F6气体的离解增进，高离解的CF自由基增多，低离解的前体减少。由此，如果从重稀有气体变为轻稀有气体，则在等离子体中低离解的前体减少，高离解的前体增多。即，如果从重稀有气体变为轻稀有气体，则C3F4等吸附系数(吸附力)较高的前体减少，CF2等吸附系数较低的前体增多。但是，如图6及图7所示，在处理空间U中所生成的等离子体生成区域P中存在高离解的前体和低离解的前体两者，高离解的前体和低离解的前体的比率改变。通过将在蚀刻中所使用的稀有气体从Ar气体变为He气体，从而能够使高离解且吸附系数较低的前体相对地多于低离解且吸附系数较高的前体。在等离子体生成区域P中所生成的前体通过鞘区域S被供给至基板W。
需要说明的是，作为从低离解到高离解的中途阶段的C2F2自由基和C2F+离子等前体具有低离解的前体与高离解的前体之间的特性。另外，虽然在图5中示出了C4F6气体的离解模式，但是在被用作除了C4F6气体以外的氟碳化合物气体的C4F8气体、C3F8气体、C6F6气体、C5F8气体中离解也会因等离子体电子温度被促进。根据所使用的气体种类，会生成CF3自由基、CF3 +离子等前体。
这样一来，低离解的前体的吸附系数较高，如在图7的鞘区域S中作为C3F4的行动的从左向右的箭头“←”所示，易于附着在掩模层100的上表面或孔开口的上部(侧面)。因此，低离解的前体在掩模层100的上表面或侧面上被消耗，形成聚合物105，难以到达在氧化硅层140中所形成的孔H的底面或侧面。需要说明的是，如图8所示，掩模层100位于氧化硅层140上，可以是有机膜，也可以是其他材质。
相比之下，高离解的前体的吸附系数较低，如在图7的鞘区域S中作为CF2的行动的从右向左的箭头“→”所示，难以附着在掩模层100的上表面或侧面。由此，高离解的前体未在掩模层100的上表面或侧面上被消耗，而是如孔H内的向下的箭头“→”所示，易于到达在氧化硅层140中所形成的孔H的侧面或底面。因此，与低离解的前体相比，高离解的前体更容易在形成于氧化硅层140中的孔的侧面或底面上形成聚合物105。
综上所述，高离解且吸附系数较低的前体难以附着在掩模层100的上表面或侧面上，易于附着在孔H的侧面或底面上。由此，如图3所示，通过减少低离解且吸附系数较高的前体，并增加高离解且吸附系数较低的前体，从而使孔难以堵塞，并且能够向暴露于孔底的钨层130更多地供给前体。为此，重要的是以促进C4F6气体的离解，减少C2F4或C2F3等低离解的自由基，并增加CF2或CF等高离解的自由基的方式来优化工艺条件。
基于该理由，在根据本实施方式的蚀刻处理方法中，在稀有气体中使用质量小于Ar气体的He气体。由此，能够减少吸附系数较高的前体，并增加吸附系数较低的前体。
使用图8的层叠膜进一步进行说明，如果例如C2F4或C3F4等低离解的前体增多，则如图8(a)所示在掩模层100的上表面或开口(侧面)上沉积聚合物105，容易堵塞(参见A)。另外，由于前体在掩模层100的上表面或侧面上被消耗，因此到达孔H底的钨层130上或孔H的深处的侧面的前体较少，聚合物105难以沉积在钨层130上(参见B)。
等离子体电子温度越高则C4F6气体的离解越增进，吸附系数较高的前体越减少，吸附系数较低的前体越增多。因此，如图8(b)所示，聚合物105难以沉积在掩模层100的上表面或开口上，难以堵塞(参见A')。另外，在掩模层100的上表面或侧面上被消耗的前体变少，到达孔H底的钨层130上或孔H的深处的侧面的前体变多，从而在钨层130上沉积更多的聚合物105(参见B')。
因此，与使用Ar气体作为稀有气体的比较例相比，在使用He气体作为稀有气体的根据本实施方式的蚀刻处理方法中，抑制了被蚀刻的孔H的开口上部被堵塞的情况，CF系自由基容易进入至孔H的底部。因此，能够通过充分地供给蚀刻剂来维持氧化硅层140的蚀刻速率。此外，通过在作为氧化硅层140的基底层的钨层130上形成聚合物105作为保护膜，从而能够实现钨层130相对于氧化硅层140的选择比的提高。
因此，能够实现对于基底层的损失的抑制(对于基底层的损坏的降低)。此外，通过对孔H的开口上部的堵塞进行抑制，从而能够使氧化硅层140的蚀刻形状更加垂直，而不变为弯曲形状。另外，通过对堵塞进行抑制并确保孔H的范围的开口尺寸，从而使进入孔H的范围的前体量或稀有气体的离子量增加，因而使到达孔H底部的前体或稀有气体的离子增加。因此，通过促进蚀刻对象膜的蚀刻从而提高生产率，并且更有效地形成作为保护膜的聚合物105。
[实验结果]
图9是示出根据一个实施方式和比较例的在蚀刻处理方法中使用的稀有气体的种类与钨层130的损失之间的关系的实验结果。在根据一个实施方式和比较例的蚀刻处理方法中，以高频功率、处理容器内的压力、稀有气体以外的处理气体相同的工艺条件进行了实验。线E表示在根据比较例的蚀刻处理方法中使用Ar气体作为稀有气体时的钨层130的损失，线F表示在根据本实施方式的蚀刻处理方法中使用He气体作为稀有气体时的钨层130的损失。图9的横轴表示过蚀刻目标(Over Etch Target(％))，纵轴表示归一化的钨层130的损失量。过蚀刻目标是在以从氧化硅层140的蚀刻开始至钨层130暴露的蚀刻时间为100％时由百分比来表示钨层130暴露后的蚀刻时间。例如，横轴的100％表示钨层130暴露之后进行的蚀刻时间与对氧化硅层140进行蚀刻直到使钨层130暴露的蚀刻时间相同。
需要说明的是，从对氧化硅层140进行蚀刻并刚使钨层130暴露之后到在钨层130上形成保护膜的期间，钨层130被稀有气体的离子溅射。然而，由于至形成保护膜期间是瞬间，并且过度地增加，因此不容易对该期间的钨层130的溅射速率进行准确地测量。因此，以图9中的线E和线F的y轴截距作为因溅射引起的钨层130的损失量，并且认为其与溅射速率成比例。
将使用Ar气体作为稀有气体时钨层130暴露时的损失量设为1。如果使用Ar气体作为稀有气体，则过蚀刻目标的百分比越升高，损失量越大。例如，当过蚀刻目标为100％时，钨层130的损失量增加约40％。
相比之下，使用He气体作为稀有气体时的钨层130的因溅射引起的损失量与比较例的使用Ar气体时相比较少，因溅射引起的损失量改善了26％。另外，当过蚀刻目标为100％时，钨层130的损失量大致稍微增加，并且与比较例的使用Ar气体时相比损失率改善了82％。此时，损失率表示图9中的线E和线F的斜率。
另外，根据实验结果，当在过蚀刻目标为100％的情况下进行比较时，在根据本实施方式的蚀刻处理方法中，通过将处理气体中的稀有气体从Ar气体改变为He气体，从而与比较例相比能够将钨层130上的聚合物的厚度多沉积57％。
另外，在进行了过蚀刻目标为100％的处理之后，能够将钨层130的损失量与比较例相比降低34％。另一方面，氧化硅层140的蚀刻速率与比较例相比只降低了7％。因此，钨层130相对于氧化硅层140的选择比与比较例相比改善了50％。需要说明的是，有机膜的掩模层100的蚀刻速率与比较例相比增加了16％。
根据以上的实验结果可以看出，在使用He气体作为稀有气体的根据本实施方式的蚀刻处理方法中，能够在维持氧化硅层140的蚀刻速度的同时，提高钨层130相对于氧化硅层140的选择比。
接着，参照图10对根据一个实施方式的在等离子体中存在的CF2自由基的发光强度相对于Ar/He气体的比例的实验结果进行说明。图10是示出根据一个实施方式的Ar/He气体的比例与表示CF2自由基的波长的发光强度之间的关系的图。
图10的横轴按照从左至右的顺序示出了作为在蚀刻处理方法中所使用的稀有气体仅使用Ar气体的情况、使Ar气体与He气体的比例为约2：1的情况、使Ar气体与He气体的比例为约1：2的情况、以及仅使用He气体的情况。无论任何情况均将稀有气体的总流量控制为相同。以此条件对表示等离子体中的CF2自由基的波长的发光强度进行了测定。
测量的结果为：He气体相对于Ar气体的比例越增加，则图10的纵轴所示的表示CF2自由基的波长的发光强度越大。由以上可以看出，为了促进反应气体的高离解化，在根据本实施方式的蚀刻处理方法中所使用的稀有气体优选使用He。另外可以看出，即使并非He气体的单一气体，只要并非Ar气体的单一气体即可，通过对He气体相对于Ar气体的比例进行控制，从而能够对C4F6气体的离解度进行控制，并对吸附系数较高的前体与吸附系数较低的前体的比例进行控制。由此，能够对在孔的上表面或侧面(开口)沉积的前体的量与在孔底或侧面沉积的前体的量或其比例进行控制。
例如，在对图1所示的层叠膜进行蚀刻的情况下，可以按以下方式对Ar气体与He气体的比例进行控制。但是，该蚀刻处理方法是对Ar气体与He气体进行控制的一个示例，并不限定于此。如图1所示，在钨层130相差悬殊地位于不同的深度的情况下，在使位于较浅的区域的钨层130暴露的蚀刻的期间，可以仅使用Ar气体或使用以He气体相对于Ar气体之比为第一比例进行混合的混合气体作为稀有气体并以较高的蚀刻速率进行蚀刻。然后，在使位于较深的区域的钨层130暴露的蚀刻的期间，可以使用以He气体相对于Ar气体之比为高于第一比例的第二比例进行混合的混合气体或仅使用He气体作为稀有气体。由此，通过仅使用Ar气体或使用Ar气体相对于He气体的比例较高的混合气体来进行较浅区域的蚀刻，从而与使用He气体相对于Ar气体的比例较高的混合气体或仅使用He气体的情况相比能够促进氧化硅层140的蚀刻。另外，通过仅使用Ar气体或使用Ar气体相对于He气体的比例较高的混合气体，从而与使用He气体相对于Ar气体的比例较高的混合气体或仅使用He气体的情况相比，能够生成低离解且高吸附系数的前体，使在掩模层100表面较厚地沉积的聚合物105起到保护膜的作用，并且能够提高掩模层100相对于氧化硅层140的选择比。另外，如果钨层130位于较浅区域，则即使是低离解且高吸附系数的前体也能够充分地沉积在钨层130的表面上，并形成聚合物105作为保护膜。另一方面，通过使用He气体相对于Ar气体的比例较高的混合气体或仅使用He气体来进行较深区域的蚀刻，从而与仅使用Ar气体或使用Ar气体相对于He气体的比例较高的混合气体的情况相比能够降低钨层130的损失，而不会堵塞孔的开口。即，通过根据蚀刻的深度对作为稀有气体的Ar气体与He气体的比例进行控制，从而能够兼顾氧化硅层140的蚀刻速度、钨层130的选择比、以及掩模层100的选择比。
另外，可以一边将仅使用Ar气体或使用以He气体相对于Ar气体之比为第一比例进行混合的混合气体作为稀有气体的步骤、以及使用以He气体相对于Ar气体之比为高于第一比例的第二比例进行混合的混合气体或仅使用He气体作为稀有气体的步骤重复至少1次以上一边进行蚀刻。在仅使用Ar气体或使用Ar气体相对于He气体的比例较高的混合气体的步骤中，生成低离解且高吸附系数的前体，并在掩模层100的表面上较厚地沉积聚合物105。然后，在使用He气体相对于Ar气体的比例较高的混合气体或仅使用He气体的步骤中，能够使所沉积的聚合物105起到保护膜的作用，并且提高掩模层100相对于氧化硅层140的选择比并进行蚀刻。即，通过对作为稀有气体的Ar气体与He气体的比例不同的步骤进行重复控制，从而能够兼顾氧化硅层140的蚀刻速度、钨层130的选择比、以及掩模层100的选择比。此时，在仅使用Ar气体或使用Ar气体相对于He气体的比例较高的混合气体的步骤中，由于聚合物105不仅沉积在掩模层100的上表面上而且沉积在其侧面上，因此优选将处理时间等调整为不会使孔的开口堵塞的程度。
此外，将根据蚀刻的深度对作为稀有气体的Ar气体与He气体的比例进行调整的处理、与对作为稀有气体的Ar气体与He气体的比例不同的步骤进行重复控制的处理进行组合。由此，能够进一步兼顾氧化硅层140的蚀刻速度、钨层130的选择比、以及掩模层100的选择比。
需要说明的是，Kr气体的电离能为“1350.8(kJ/mol)”，Xe气体的电离能为“1170.4(kJ/mol)”，小于作为Ar气体的电离能的“1520.6(kJ/mol)”。另外，Kr气体的亚稳态能级为“9.92(eV)”，Xe气体的亚稳态能级为“8.32(eV)”，小于作为Ar气体的亚稳态能级的“11.55(eV)”。当使用Kr气体或Xe气体来代替Ar气体作为稀有气体的气体种类时，能够期待与使用Ar气体时同样地，生成低离解且高吸附系数的前体，使在掩模层100的表面上较厚地沉积的聚合物105起到保护膜的作用，并提高掩模层100相对于氧化硅层140的选择比。
[电离的颗粒具有的动量]
以上，对在根据本实施方式的蚀刻处理方法中使用电离能高于Ar气体的He作为在处理气体中包含的稀有气体中所含的第一气体的情况下的作用、效果及实验结果进行了说明。
接着，对于第一气体除了需要满足“电离能高于Ar气体”的条件，还需要满足“是电离的单个颗粒具有的动量低于电离的Ar气体的单个颗粒的动量的气体”的条件的理由进行说明。
如果钨层130在孔的底面上暴露，则会被入射的离子溅射。在使用Ar气体作为稀有气体的情况下，钨层130的表面被Ar离子溅射。在使用He气体作为稀有气体的情况下，钨层130的表面被He离子溅射。
溅射是一种当被加速的颗粒与固体表面碰撞时因动量的交换而使构成固体的原子释放到空间中的现象，其是一种物理的反应。溅射产额是当离子与固体表面碰撞时被释放到空间中的原子的个数。即，当被加速的离子与固体表面碰撞时的固体表面的溅射产额与被加速的离子所具有的动量成比例。
图11是示出每种气体的压力与溅射产额之间的关系的图。图11的横轴表示处理容器内的压力，纵轴表示溅射产额。图11的来源是高频稀有气体等离子体的溅射现象的研究/名古屋工业大学增井宽二[名古屋工业大学纪要50卷(1998)]。
在图11中，溅射产额由当使各种气体与直径为60mm的靶碰撞时靶的重量的减少(Weight Loss)表示。由此，在大约13×10-3(mmHg)的压力下，He的溅射产额低于Ar的溅射产额。因此，在使用He气体的情况下，因离子碰撞引起的解吸较少。因此，当使用He气体作为稀有气体时，与使用Ar气体相比，溅射速率趋于下降。
图12是用于对离子具有的动量进行说明的图。首先，当将电荷量设为q，将对等离子体生成区域P与基板W之间的鞘区域S所施加的电位设为E时，等离子体中的离子的动能K由公式(1)表示。M是离子的质量，v是离子的速度。
[数1]
Figure BDA0002568311370000141
对公式(1)进行变形而得到公式(2)。
[数2]
Figure BDA0002568311370000151
根据离子的动量P＝mv和公式(2)导出公式(3)。
[数3]
Figure BDA0002568311370000152
He离子的每个颗粒的质量为“4”，小于Ar离子的每个颗粒的质量“18”。因此，根据公式(3)，He离子的每个颗粒的动量小于Ar离子的每个颗粒的动量。如上所述，当使用He气体时，与使用Ar气体相比，钨层130的表面难以被溅射，会在使钨层130的溅射速率下降的方向上起作用。另外，即使当钨层130暴露在孔的底部时钨层130的表面被溅射，并且钨层130的溅射速率提高，之后CF系气体的前体也会沉积在钨层130的表面上，并起到保护膜的作用。因此，发现能够对钨层130的损失量进行抑制。
相比之下，蚀刻速率是自由基的表面吸附与因离子碰撞引起的解吸之间相互作用所确定的值。另外，虽然因热能引起的解吸也会与因离子碰撞引起的解吸和自由基的表面吸附相互作用，但是在存在因高频功率LF而被吸引至基板W程度的离子的环境下，由于其与因离子碰撞引起的解吸相比贡献率较低，因此在此不予考虑。
蚀刻速率如公式(4)所示。
[数4]
Figure BDA0002568311370000153
公式(4)中的k是离子性解吸的反应概率，Ei是电离能，Γion是离子入射量，“kEi·Γion”是表示“因离子碰撞引起的解吸”的项目。公式(4)中s是相对于表面的吸附概率，Γradical是自由基的供给量，“s·Γradical”是表示“自由基的表面吸附”的项目。需要说明的是，nc表示蚀刻对象膜的材质。
公式(4)中的k(离子解吸的反应概率)与溅射产额成比例，当溅射产额较高时蚀刻速率趋于上升，当溅射产额低时蚀刻速率趋于下降。因此，当使用He气体作为稀有气体时，由于与使用Ar气体相比溅射产额下降，因此蚀刻速率趋于下降。
然而，由于使用He气体作为稀有气体，从而使氟碳化合物气体高度离解并且生成低吸附系数的前体。由此，由于将成为蚀刻剂的自由基被供给至孔H的底部，使得Γion(离子入射量)增加。由此，认为即便使用He气体作为稀有气体也能够维持蚀刻速率。
如上所述可以看出，为了抑制钨层130的损失并提高钨层130与氧化硅层140的选择比，重要的是使前体到达孔底的钨层130上，并减小离子的动量。因此，在根据本实施方式的蚀刻处理方法中，将处理气体中包含的稀有气体从Ar气体改变为He气体。由此，能够在保持氧化硅层140的蚀刻速率的同时，实现钨层130相对于氧化硅层140的选择比的提高。
[蚀刻处理方法]
接着，参照图13及图14对根据一个实施方式的蚀刻处理方法进行说明。图13是示出根据一个实施方式的蚀刻处理方法的流程图。图14是用于对根据一个实施方式的蚀刻处理方法进行说明的图。本蚀刻处理方法由图2的基板处理装置1执行，并由图2的控制部70控制。
当本处理开始时，首先，将形成有层叠膜的基板W搬入处理容器2内，并将其放置在下部电极(载置台)21上(步骤S1)，在该层叠膜中依次层叠有硅层110、钨层130、氧化硅层140、以及掩模层100。
接着，将包含C4F6气体等氟碳化合物气体(CxFy气体)和He气体的处理气体供给至处理容器2内(步骤S2)。接着，从第一高频电源32和第二高频电源34施加高频功率HF、LF，并生成等离子体(步骤S3)。接着，对层叠膜进行蚀刻(步骤S4)，并结束本处理。
根据本实施方式的蚀刻处理方法，在对层叠膜进行蚀刻的期间，如图14(a)所示，处理气体中的C4F6气体等氟碳化合物气体高度离解。并且，氧化硅层140被CF2、CF3自由基或CF2 +、CF3 +离子等前体(图中表示为CFx、CFx +)和He离子蚀刻。
此时，虽然前体沉积在氧化硅层140的凹部的底部，但是其同时因与He离子的相互作用而在氧化硅层140的蚀刻中作为蚀刻剂被消耗，并变化成SiF4、CO等挥发性气体，因此未形成作为沉积物的聚合物。
如图14(b)所示，当氧化硅层140的蚀刻完成并且使钨层130暴露时，由于前体不作为蚀刻剂被消耗，因此开始作为聚合物而沉积。然而，在氧化硅层140的蚀刻刚完成后，聚合物尚未在暴露的钨层130表面上沉积，钨层130的表面主要被He离子溅射，从而导致钨层130的损失(参见符号G)。
然后，如图14(c)所示，当继续进行处理时，由于前体作为聚合物在钨层130的表面上沉积，并起到保护膜的作用(参见符号I)，因此钨层130的蚀刻速率下降。
如上所述，根据本实施方式的蚀刻处理方法，能够提高基底层相对于蚀刻对象膜的选择比。
[稀有气体的亚稳态能级]
在根据本实施方式的蚀刻处理方法中所使用的第一气体的亚稳态的电位优选高于Ar气体的亚稳态的电位。例如，He气体的亚稳态能级为“19.82(eV)”，高于Ar气体的亚稳态能级“11.55(eV)”。亚稳态能级为“16.62(eV)”的Ne气体、或He气体和Ne气体的混合气体的亚稳态能级也大于Ar气体的亚稳态能级。在蚀刻处理时，稀有气体因与等离子体的相互作用被激发到亚稳态。在通常的原子或分子被激发的情况下，辐射光等能量并再次自发地跃迁至基态的平均时间(自发发射寿命)为微秒级或更短。由于亚稳态的自发发射寿命为1秒的级别，因此在等离子体生成空间中可能存在大量的能量较高的亚稳态的稀有气体。亚稳态的稀有气体因碰撞而释放能量并跃迁至基态。
因此，在亚稳态能级大于Ar气体的亚稳态能级的He气体及Ne气体中，会存在大量的能量较高的亚稳态的稀有气体。由此，由于该些气体在作为至等离子体生成空间或基板W的输送空间的鞘区域S中与C4F6气体等氟碳化合物气体碰撞，从而能够将氟碳化合物气体的离解度控制为高离解。
由此，在根据一个实施方式的蚀刻处理方法中，通过使用He气体，从而与使用Ar气体的情况相比，使吸附系数较高的聚合物减少，并使吸附系数较低的聚合物增加。因此，能够在对被蚀刻的孔的开口的堵塞进行抑制的同时，向基底层供给更多的聚合物，从而提高基底层相对于蚀刻对象膜的选择比。
应当认为，根据本次公开的一个实施方式的蚀刻处理方法及基板处理装置在所有方面均是示例性的，而非限制性的。在不脱离所附的权利要求书及其主旨的情况下，可以对上述实施方式以各种方式进行变形及改进。对于上述多个实施方式所记载的内容，在不产生矛盾的情况下也可以采用其他结构，并且在不产生矛盾的情况下可以进行组合。
本公开的基板处理装置可以应用于电容耦合等离子体(CCP：CapacitivelyCoupled Plasma)、电感耦合等离子体(ICP：Inductively Coupled Plasma)、径向线缝隙天线(RLSA：Radial Line Slot Antenna)、电子回旋共振等离子体(ECR：Electron CyclotronResonance Plasma)、以及螺旋波等离子体(HWP：Helicon Wave Plasma)中的任意类型的装置。

Claims (16)

1.一种蚀刻处理方法，包括：
在处理容器内准备形成有层叠膜的基板的工序，该层叠膜至少具有含硅绝缘层、布置在所述含硅绝缘层的下层的基底层、以及布置在所述含硅绝缘层的上层的掩模层；
供给至少包含氟碳化合物气体和稀有气体的处理气体的工序；以及
在供给有所述处理气体的处理容器内产生等离子体以对所述层叠膜进行蚀刻的工序，
其中，所述稀有气体包含第一气体，该第一气体的电离能高于Ar气体，并且电离的单个颗粒具有的动量低于电离的Ar气体的单个颗粒的动量。
2.根据权利要求1所述的蚀刻处理方法，其中，
所述稀有气体包含第二气体，
所述蚀刻处理方法包括：对所述稀有气体中包含的所述第一气体与所述第二气体的比例进行控制的工序，
所述第二气体包含Ar气体、或者电离能低于Ar气体的气体中的至少一者。
3.一种蚀刻处理方法，包括：
在处理容器内准备形成有层叠膜的基板的工序，该层叠膜至少具有含硅绝缘层、布置在所述含硅绝缘层的下层的基底层、以及布置在所述含硅绝缘层的上层的掩模层；
供给至少包含氟碳化合物气体和稀有气体的处理气体的工序；
在供给有所述处理气体的处理容器内产生等离子体以对所述层叠膜进行蚀刻的工序；以及
对所述稀有气体中包含的第一气体与第二气体的比例进行控制的工序，所述稀有气体包含所述第一气体或所述第二气体中的至少一者，
其中，所述第一气体的电离能高于Ar气体，并且电离的单个颗粒具有的动量低于电离的Ar气体的单个颗粒的动量，
所述第二气体是Ar气体、或者电离能低于Ar气体的气体。
4.根据权利要求1至3中任一项所述的蚀刻处理方法，其中，
所述第一气体的亚稳态的电位高于Ar气体的亚稳态的电位。
5.根据权利要求1至4中任一项所述的蚀刻处理方法，其中，
所述第一气体包含He气体或Ne气体中的至少一者。
6.根据权利要求2或3所述的蚀刻处理方法，其中，
电离能低于Ar气体的所述气体是Kr气体或Xe气体。
7.根据权利要求2或3所述的蚀刻处理方法，其中，
在对所述稀有气体中包含的所述第一气体与所述第二气体的比例进行控制的工序中，根据被蚀刻的所述层叠膜的深度，对所述稀有气体中包含的所述第一气体相对于所述第二气体的比例进行调整。
8.根据权利要求2或3所述的蚀刻处理方法，其中，
在对所述稀有气体中包含的所述第一气体与所述第二气体的比例进行控制的工序中，将以下步骤重复至少1次以上：
仅使用所述第二气体作为所述稀有气体，或者使用以所述第一气体相对于所述第二气体之比为第一比例的方式进行混合的混合气体作为所述稀有气体的步骤；以及
使用以所述第一气体相对于所述第二气体之比为高于第一比例的第二比例的方式进行混合的混合气体作为所述稀有气体，或者仅使用所述第一气体作为所述稀有气体的步骤。
9.根据权利要求1至8中任一项所述的蚀刻处理方法，其中，
所述氟碳化合物气体是C4F6气体、C4F8气体、C3F8气体、C6F6气体、C5F8气体中的至少一者。
10.根据权利要求1至9中任一项所述的蚀刻处理方法，其中，
所述含硅绝缘层由氧化硅层形成。
11.根据权利要求1至10中任一项所述的蚀刻处理方法，其中，
所述基底层是导电层。
12.根据权利要求11所述的蚀刻处理方法，其中，
所述导电层由金属层或硅层形成。
13.根据权利要求12所述的蚀刻处理方法，其中，
所述金属层由钨形成。
14.根据权利要求1至9中任一项所述的蚀刻处理方法，其中，
所述含硅绝缘层由氧化硅层形成，
所述基底层由氮化硅层形成。
15.根据权利要求1至9中任一项所述的蚀刻处理方法，其中，
所述含硅绝缘层由氧化硅层和低介电常数膜层中的至少一者形成，
所述基底层由碳化硅层和碳氮化硅层中的至少一者形成。
16.一种基板处理装置，包括：
处理容器；
载置台，用于放置形成有层叠膜的基板，该层叠膜至少具有含硅绝缘层、布置在所述含硅绝缘层的下层的基底层、以及布置在所述含硅绝缘层的上层的掩模层；以及
控制部，
其中，所述控制部对以下工序进行控制：
在处理容器内准备所述基板的工序；
供给至少包含氟碳化合物气体和稀有气体的处理气体的工序；以及
在供给有所述处理气体的处理容器内产生等离子体以对所述层叠膜进行蚀刻的工序，
所述稀有气体包含第一气体，该第一气体的电离能高于Ar气体，并且电离的单个颗粒具有的动量低于电离的Ar气体的单个颗粒的动量。
CN202010635618.0A 2019-07-05 2020-07-03 蚀刻处理方法及基板处理装置 Pending CN112185812A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-126424 2019-07-05
JP2019126424 2019-07-05
JP2020079687A JP7493378B2 (ja) 2019-07-05 2020-04-28 エッチング処理方法及び基板処理装置
JP2020-079687 2020-04-28

Publications (1)

Publication Number Publication Date
CN112185812A true CN112185812A (zh) 2021-01-05

Family

ID=73919042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010635618.0A Pending CN112185812A (zh) 2019-07-05 2020-07-03 蚀刻处理方法及基板处理装置

Country Status (3)

Country Link
US (1) US11688650B2 (zh)
KR (1) KR20210004866A (zh)
CN (1) CN112185812A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828187B (zh) * 2021-06-22 2024-01-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230094212A1 (en) * 2021-09-30 2023-03-30 Tokyo Electron Limited Plasma etch process for fabricating high aspect ratio (har) features

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100462475C (zh) * 2001-08-29 2009-02-18 东京电子株式会社 用于等离子处理的装置和方法
JP6096470B2 (ja) 2012-10-29 2017-03-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
WO2014070838A1 (en) * 2012-10-30 2014-05-08 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Fluorocarbon molecules for high aspect ratio oxide etch
CN108091611B (zh) * 2016-11-23 2020-11-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
JP6945385B2 (ja) 2017-08-14 2021-10-06 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2019068012A (ja) * 2017-10-05 2019-04-25 東京エレクトロン株式会社 被加工物の処理方法。
US10453684B1 (en) * 2018-05-09 2019-10-22 Applied Materials, Inc. Method for patterning a material layer with desired dimensions
US11043381B2 (en) * 2019-01-27 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Directional patterning method
US11024533B2 (en) * 2019-05-16 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming interconnect structures using via holes filled with dielectric film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828187B (zh) * 2021-06-22 2024-01-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置

Also Published As

Publication number Publication date
KR20210004866A (ko) 2021-01-13
US20210005519A1 (en) 2021-01-07
US11688650B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
KR102436237B1 (ko) 에칭 방법 및 에칭 장치
TWI657499B (zh) 蝕刻方法
TWI492297B (zh) 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置
US7781340B2 (en) Method and system for etching high-k dielectric materials
US8968588B2 (en) Low electron temperature microwave surface-wave plasma (SWP) processing method and apparatus
US10128082B2 (en) Apparatus and techniques to treat substrates using directional plasma and point of use chemistry
US11417568B2 (en) Methods for selective deposition of tungsten atop a dielectric layer for bottom up gapfill
KR102429615B1 (ko) 에칭 방법
KR20160088816A (ko) 에칭 방법
JP6516603B2 (ja) エッチング方法及びエッチング装置
US11658043B2 (en) Selective anisotropic metal etch
US20210202233A1 (en) Substrate processing method and substrate processing apparatus
CN112185812A (zh) 蚀刻处理方法及基板处理装置
CN105810582B (zh) 蚀刻方法
Tokashiki et al. Synchronous pulse plasma operation upon source and bias radio frequencys for inductively coupled plasma for highly reliable gate etching technology
JP2021028968A (ja) 基板および基板処理方法
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
US20220051899A1 (en) Etching method and etching apparatus
JP7493378B2 (ja) エッチング処理方法及び基板処理装置
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
KR20200069236A (ko) 에칭 처리 방법 및 기판 처리 장치
CN105810579B (zh) 蚀刻方法
JP7524003B2 (ja) エッチング方法及びプラズマ処理装置
CN111293041B (zh) 蚀刻处理方法和基板处理装置
US20230005753A1 (en) Etching method and plasma processing apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination