JP2016157793A - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP2016157793A
JP2016157793A JP2015034144A JP2015034144A JP2016157793A JP 2016157793 A JP2016157793 A JP 2016157793A JP 2015034144 A JP2015034144 A JP 2015034144A JP 2015034144 A JP2015034144 A JP 2015034144A JP 2016157793 A JP2016157793 A JP 2016157793A
Authority
JP
Japan
Prior art keywords
gas
region
processing
plasma
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015034144A
Other languages
English (en)
Inventor
光 渡邉
Hikaru Watanabe
光 渡邉
晃弘 辻
Akihiro Tsuji
晃弘 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015034144A priority Critical patent/JP2016157793A/ja
Priority to US15/046,871 priority patent/US20160247691A1/en
Priority to EP16156660.9A priority patent/EP3062338A1/en
Priority to TW105105064A priority patent/TWI716378B/zh
Priority to KR1020160021034A priority patent/KR102363778B1/ko
Priority to CN201610098824.6A priority patent/CN105914144B/zh
Publication of JP2016157793A publication Critical patent/JP2016157793A/ja
Priority to US15/905,213 priority patent/US11205577B2/en
Priority to US17/516,586 priority patent/US20220051904A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

【課題】酸化シリコンから構成された第１領域をエッチング技術において、窒化シリコンから構成された第２領域の削れを抑制し、且つ処理時間を短くする。
【解決手段】
一実施形態の方法では、第１領域をエッチングするために、一回以上のシーケンスが実行される。一回以上のシーケンスの各々は、被処理体上にフルオロカーボンを含む堆積物を形成する第１工程と、堆積物に含まれるフルオロカーボンのラジカルによって第１領域をエッチングする第２工程と、を含む。一回以上のシーケンスの実行後、フルオロカーボンガスを含む第２の処理ガスのプラズマが生成され、第１領域が更にエッチングされる。
【選択図】図１

Description

本発明の実施形態は、エッチング方法に関するものであり、特に、被処理体に対するプラズマ処理によって、酸化シリコンから構成された第１領域を、窒化シリコンから構成された第２領域に対して選択的にエッチングする方法に関するものである。
電子デバイスの製造においては、酸化シリコン（ＳｉＯ２）から構成された領域に対してホール又はトレンチといった開口を形成する処理が行われることがある。このような処理では、米国特許第７７０８８５９号明細書に記載されているように、一般的には、フルオロカーボンガスのプラズマに被処理体が晒されて、当該領域がエッチングされる。
また、酸化シリコンから構成された第１領域を、窒化シリコンから構成された第２領域に対して選択的にエッチングする技術が知られている。このような技術の一例としては、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｄ Ｃｏｎｔａｃｔ）技術が知られている。ＳＡＣ技術については、特開２０００−３０７００１号公報に記載されている。
ＳＡＣ技術の処理対象である被処理体は、酸化シリコン製の第１領域、窒化シリコン製の第２領域、及びマスクを有している。第２領域は、凹部を画成するように設けられており、第１領域は、当該凹部を埋め、且つ、第２領域を覆うように設けられており、マスクは、第１領域上に設けられており、凹部の上に開口を提供している。従来のＳＡＣ技術では、特開２０００−３０７００１号公報に記載されているように、第１領域のエッチングのために、フルオロカーボンガス、酸素ガス、及び希ガスを含む処理ガスのプラズマが用いられる。この処理ガスのプラズマに被処理体を晒すことにより、マスクの開口から露出した部分において第１領域がエッチングされて上部開口が形成される。さらに、処理ガスのプラズマに被処理体が晒されることにより、第２領域によって囲まれた部分、即ち凹部内の第１領域が自己整合的にエッチングされる。これにより、上部開口に連続する下部開口が自己整合的に形成される。
米国特許第７７０８８５９号明細書 特開２０００−３０７００１号公報
上述した従来の技術では、第１領域のエッチングが進行して第２領域が露出した時点において、第２領域の表面上に当該第２領域を保護する膜が形成されていない状態が生じる。この状態において第１領域のエッチングが行われると、第２領域に削れが生じる。したがって、第２領域の露出時の当該第２領域の削れを抑制する必要がある。また、このような技術においては、処理の開始から終了までの間に要求される時間を短くする必要がある。
即ち、酸化シリコンから構成された第１領域を選択的にエッチングする技術においては、窒化シリコンから構成された第２領域の削れを抑制し、且つ処理時間を短くすることが求められている。
一態様においては、被処理体に対するプラズマ処理によって、酸化シリコンから構成された第１領域を窒化シリコンから構成された第２領域に対して選択的にエッチングする方法が提供される。被処理体は、凹部を画成する第２領域、該凹部を埋め、且つ第２領域を覆うように設けられた第１領域、及び、第１領域上に設けられたマスクを有し、マスクは、凹部の上に該凹部の幅よりも広い幅を有する開口を提供する。この方法では、第２領域が露出するときを含む期間において、第１領域をエッチングするために一回以上のシーケンスが実行される。一回以上のシーケンスの各々は、（ａ）被処理体上にフルオロカーボンを含む堆積物を形成するために、該被処理体を収容した処理容器内においてフルオロカーボンガスを含む第１の処理ガスのプラズマを生成する工程と、（ｂ）堆積物に含まれるフルオロカーボンのラジカルによって第１領域をエッチングする工程と、を含む。また、この方法は、一回以上のシーケンスの実行後に、処理容器内において生成したフルオロカーボンガスを含む第２の処理ガスのプラズマにより第１領域をエッチングする工程を含む。一実施形態では、第２の処理ガスのプラズマを生成する工程では、凹部の底まで第１領域を連続的にエッチングし得る。
上記一態様に係る方法のシーケンスでは、第２領域の露出時にフルオロカーボンの堆積物が被処理体上に形成され、しかる後に当該堆積物中のラジカルにより第１領域がエッチングされる。当該シーケンスによれば、エッチングレートは低いものの、第１領域がエッチングされ、且つ、露出時の第２領域の削れが抑制される。本方法では、かかるシーケンスの実行によって形成された堆積物によって第２領域が保護された状態で、フルオロカーボンガスのプラズマにより第１領域が更にエッチングされる。シーケンスの実行後に行われるフルオロカーボンのプラズマによる第１領域のエッチングのレートは、シーケンスにおける第１領域のエッチングのレートよりも高い。したがって、本方法では、第２領域の削れの抑制と第１領域のエッチングに要する処理時間の短縮が両立される。
一実施形態において、一回以上のシーケンスの各々は、被処理体を収容した処理容器内において、酸素含有ガス及び不活性ガスを含む第３の処理ガスのプラズマを生成する工程を更に含んでいてもよい。この実施形態によれば、酸素の活性種によって、被処理体に形成されている堆積物の量を適度に減少させることができる。したがって、マスクの開口、及びエッチングによって形成される開口の閉塞を防止することが可能となる。また、この実施形態では、処理ガスにおいて酸素含有ガスが不活性ガスによって希釈されているので、堆積物が過剰に除去されることを抑制することができる。
一実施形態の一回以上のシーケンスの各々では、第１の処理ガスのプラズマを生成する前記工程とフルオロカーボンのラジカルによって第１領域をエッチングする前記工程との間に、第３の処理ガスのプラズマを生成する前記工程が実行され、該一回以上のシーケンスの各々は、フルオロカーボンのラジカルによって第１領域をエッチングする前記工程の実行の後に、被処理体を収容した処理容器内において、第３の処理ガスのプラズマを生成する工程を更に含んでいてもよい。フルオロカーボンのラジカルによって第１領域をエッチングする前記工程の実行時には、被処理体上に付着していた堆積物を構成する物質が放出され、当該物質が被処理体に再度付着して、マスクの開口、及びエッチングによって形成される開口の幅を狭めるように堆積物を形成し、場合によっては、当該堆積物がこれら開口を閉塞させることもある。この実施形態によれば、フルオロカーボンのラジカルによって第１領域をエッチングする前記工程の実行後に、被処理体が酸素の活性種に晒されるので、開口の幅を狭める堆積物を減少させることができ、開口の閉塞をより確実に防止することが可能となる。
以上説明したように、酸化シリコンから構成された第１領域を選択的にエッチングする技術において、窒化シリコンから構成された第２領域の削れを抑制し、且つ処理時間を短くすることが可能になる。
一実施形態に係るエッチング方法を示す流れ図である。 一実施形態に係るエッチング方法の適用対象である被処理体を例示する断面図である。 図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を概略的に示す図である。 図１に示す方法の各工程の実施後の被処理体を示す断面図である。 図１に示す方法の各工程の実施後の被処理体を示す断面図である。 図１に示す方法の各工程の実施後の被処理体を示す断面図である。 図１に示す方法の各工程の実施後の被処理体を示す断面図である。 図１に示す方法の各工程の実施後の被処理体を示す断面図である。 図１に示す方法の各工程の実施後の被処理体を示す断面図である。 図１に示す方法の各工程の実施後の被処理体を示す断面図である。 図１に示す方法の各工程の実施後の被処理体を示す断面図である。 別の実施形態に係るエッチング方法を示す流れ図である。 図１２に示す方法の工程ＳＴ１４の実行後の被処理体を示す断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るエッチング方法を示す流れ図である。図１に示す方法ＭＴは、被処理体に対するプラズマ処理によって、酸化シリコンから構成された第１領域を窒化シリコンから構成された第２領域に対して選択的にエッチングする方法である。
図２は、一実施形態に係るエッチング方法の適用対象である被処理体を例示する断面図である。図２に示すように、被処理体、即ちウエハＷは、基板ＳＢ、第１領域Ｒ１、第２領域Ｒ２、及び、後にマスクを構成する有機膜ＯＬを有している。一例では、ウエハＷは、フィン型電界効果トランジスタの製造途中に得られるものであり、更に、隆起領域ＲＡ、シリコン含有の反射防止膜ＡＬ、及び、レジストマスクＲＭを有している。
隆起領域ＲＡは、基板ＳＢから隆起するように設けられている。この隆起領域ＲＡは、例えば、ゲート領域を構成し得る。第２領域Ｒ２は、窒化シリコン（Ｓｉ３Ｎ４）から構成されており、隆起領域ＲＡの表面、及び、基板ＳＢの表面上に設けられている。この第２領域Ｒ２は、図２に示すように、凹部を画成するように延在している。一例では、凹部の深さは、約１５０ｎｍであり、凹部の幅は、約２０ｎｍである。
第１領域Ｒ１は、酸化シリコン（ＳｉＯ２）から構成されており、第２領域Ｒ２上に設けられている。具体的に、第１領域Ｒ１は、第２領域Ｒ２によって画成される凹部を埋め、当該第２領域Ｒ２を覆うように設けられている。
有機膜ＯＬは、第１領域Ｒ１上に設けられている。有機膜ＯＬは、有機材料、例えば、アモルファスカーボンから構成され得る。反射防止膜ＡＬは、有機膜ＯＬ上に設けられている。レジストマスクＲＭは、反射防止膜ＡＬ上に設けられている。レジストマスクＲＭは、第２領域Ｒ２によって画成される凹部上に当該凹部の幅よりも広い幅を有する開口を提供している。レジストマスクＲＭの開口の幅は、例えば、６０ｎｍである。このようなレジストマスクＲＭのパターンは、フォトリソグラフィ技術により形成される。
方法ＭＴでは、図２に示すウエハＷのような被処理体がプラズマ処理装置内において処理される。図３は、図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を概略的に示す図である。図３に示すプラズマ処理装置１０は、容量結合型プラズマエッチング装置であり、略円筒状の処理容器１２を備えている。処理容器１２の内壁面は、例えば、陽極酸化処理されたアルミニウムから構成されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、略円筒状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から構成されている。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。また、処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、その上面においてウエハＷを保持する。載置台ＰＤは、下部電極ＬＥ及び静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａ及び第２プレート１８ｂを含んでいる。第１プレート１８ａ及び第２プレート１８ｂは、例えばアルミニウムといった金属から構成されており、略円盤形状をなしている。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。この静電チャックＥＳＣは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジ及び静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給された冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４とチラーユニットとの間では、冷媒が循環される。この冷媒の温度を制御することにより、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。下部電極ＬＥと上部電極３０とは、互いに略平行に設けられている。上部電極３０と下部電極ＬＥとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。一実施形態では、上部電極３０は、載置台ＰＤの上面、即ち、ウエハ載置面からの鉛直方向における距離が可変であるように構成され得る。上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は処理空間Ｓに面しており、当該電極板３４には複数のガス吐出孔３４ａが設けられている。この電極板３４は、一実施形態では、シリコンから構成されている。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを含んでいる。一例では、ガスソース群４０は、一以上のフルオロカーボンガスのソース、希ガスのソース、窒素ガス（Ｎ２ガス）のソース、水素ガス（Ｈ２ガス）のソース、及び、酸素含有ガスのソースを含んでいる。一以上のフルオロカーボンガスのソースは、一例では、Ｃ４Ｆ８ガスのソース、ＣＦ４ガスのソース、及び、Ｃ４Ｆ６ガスのソースを含み得る。希ガスのソースは、Ｈｅガス、Ｎｅガス、Ａｒガス、Ｋｒガス、Ｘｅガスといった任意の希ガスのソースであることができ、一例では、Ａｒガスのソースである。また、酸素含有ガスのソースは、一例では、酸素ガス（Ｏ２ガス）のソースであり得る。なお、酸素含有ガスは、酸素を含有する任意のガスであってもよく、例えば、ＣＯガス又はＣＯ２ガスといった酸化炭素ガスであってもよい。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースはそれぞれ、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の高周波電力を発生する電源であり、例えば、２７〜１００ＭＨｚの周波数の高周波電力を発生する。第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。なお、第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための高周波バイアス電力を発生する電源であり、例えば、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数の高周波バイアス電力を発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。
また、プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、処理空間Ｓ内に存在する正イオンを電極板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負の直流電圧を発生する直流電源である。別の一例において、電源７０は、比較的低周波の交流電圧を発生する交流電源であってもよい。電源７０から上部電極に印加される電圧は、−１５０Ｖ以下の電圧であり得る。即ち、電源７０によって上部電極３０に印加される電圧は、絶対値が１５０以上の負の電圧であり得る。このような電圧が電源７０から上部電極３０に印加されると、処理空間Ｓに存在する正イオンが、電極板３４に衝突する。これにより、電極板３４から二次電子及び／又はシリコンが放出される。放出されたシリコンは、処理空間Ｓ内に存在するフッ素の活性種と結合し、フッ素の活性種の量を低減させる。
また、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
以下、再び図１を参照して、方法ＭＴについて詳細に説明する。以下の説明では、図２、図４〜図１１を適宜参照する。図４〜図１１は、方法ＭＴの各工程の実施後の被処理体を示す断面図である。なお、以下の説明では、方法ＭＴにおいて図２に示すウエハＷが図３に示す一つのプラズマ処理装置１０を用いて処理される例について説明する。
まず、方法ＭＴでは、プラズマ処理装置１０内に図２に示すウエハＷが搬入され、当該ウエハＷが載置台ＰＤ上に載置されて、当該載置台ＰＤによって保持される。
方法ＭＴでは、次いで、工程ＳＴ１が実行される。工程ＳＴ１では、反射防止膜ＡＬがエッチングされる。このため、工程ＳＴ１では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、フルオロカーボンガスを含む。フルオロカーボンガスは、例えば、Ｃ４Ｆ８ガス及びＣＦ４ガスのうち一種以上を含み得る。また、この処理ガスは、希ガス、例えば、Ａｒガスを更に含み得る。また、工程ＳＴ１では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに供給され、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに対して供給される。
以下に、工程ＳＴ１における各種条件を例示する。
・処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜５０ｍＴｏｒｒ（６．６５Ｐａ）
・処理ガス
Ｃ４Ｆ８ガス：１０ｓｃｃｍ〜３０ｓｃｃｍ
ＣＦ４ガス：１５０ｓｃｃｍ〜３００ｓｃｃｍ
Ａｒガス：２００ｓｃｃｍ〜５００ｓｃｃｍ
・プラズマ生成用の高周波電力：３００Ｗ〜１０００Ｗ
・高周波バイアス電力：２００Ｗ〜５００Ｗ
・電源７０の電圧：０Ｖ〜−５００Ｖ
・ウエハＷの温度：２０℃〜８０℃
工程ＳＴ１では、処理ガスのプラズマが生成され、フルオロカーボンの活性種によって、レジストマスクＲＭの開口から露出されている部分において反射防止膜ＡＬがエッチングされる。その結果、図４に示すように、反射防止膜ＡＬの全領域のうち、レジストマスクＲＭの開口から露出されている部分が除去される。即ち、反射防止膜ＡＬにレジストマスクＲＭのパターンが転写され、反射防止膜ＡＬに開口を提供するパターンが形成される。なお、工程ＳＴ１における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
続く工程ＳＴ２では、有機膜ＯＬがエッチングされる。このため、工程ＳＴ２では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、水素ガス及び窒素ガスを含み得る。なお、工程ＳＴ２において用いられる処理ガスは、有機膜をエッチングし得るものであれば、他のガス、例えば、酸素ガスを含む処理ガスであってもよい。また、工程ＳＴ２では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ２では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに供給され、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに対して供給される。
以下に、工程ＳＴ２における各種条件を例示する。
・処理容器内圧力：５０ｍＴｏｒｒ（６．６５Ｐａ）〜２００ｍＴｏｒｒ（２６．６Ｐａ）
・処理ガス
Ｎ２ガス：２００ｓｃｃｍ〜４００ｓｃｃｍ
Ｈ２ガス：２００ｓｃｃｍ〜４００ｓｃｃｍ
・プラズマ生成用の高周波電力：５００Ｗ〜２０００Ｗ
・高周波バイアス電力：２００Ｗ〜５００Ｗ
・電源７０の電圧：０Ｖ
・ウエハＷの温度：２０℃〜８０℃
工程ＳＴ２では、処理ガスのプラズマが生成され、反射防止膜ＡＬの開口から露出されている部分において有機膜ＯＬがエッチングされる。また、レジストマスクＲＭもエッチングされる。その結果、図５に示すように、レジストマスクＲＭが除去され、有機膜ＯＬの全領域のうち、反射防止膜ＡＬの開口から露出されている部分が除去される。即ち、有機膜ＯＬに反射防止膜ＡＬのパターンが転写され、有機膜ＯＬに開口ＭＯを提供するパターンが形成され、当該有機膜ＯＬからマスクＭＫが生成される。なお、工程ＳＴ２における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
一実施形態においては、工程ＳＴ２の実行後に工程ＳＴ３が実行される。工程ＳＴ３では、第１領域Ｒ１が、第２領域Ｒ２が露出する直前までエッチングされる。即ち、第２領域Ｒ２上に第１領域Ｒ１が僅かに残されるまで、当該第１領域Ｒ１がエッチングされる。このため、工程ＳＴ３では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、フルオロカーボンガスを含む。また、この処理ガスは、希ガス、例えば、Ａｒガスを更に含み得る。また、この処理ガスは、酸素ガスを更に含み得る。また、工程ＳＴ３では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ３では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに供給され、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに対して供給される。
工程ＳＴ３では、処理ガスのプラズマが生成され、マスクＭＫの開口から露出されている部分において第１領域Ｒ１が、フルオロカーボンの活性種によってエッチングされる。この工程ＳＴ３の処理時間は、当該工程ＳＴ３の終了時に、第２領域Ｒ２上に第１領域Ｒ１が所定の膜厚で残されるように、設定される。この工程ＳＴ３の実行の結果、図６に示すように、上部開口ＵＯが部分的に形成される。なお、工程ＳＴ３における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
ここで、後述する工程ＳＴ１１では、第１領域Ｒ１のエッチングよりも、第１領域Ｒ１を含むウエハＷの表面上へのフルオロカーボンを含む堆積物の形成が優位となるモード、即ち、堆積モードとなる条件が選択される。一方、工程ＳＴ３では、堆積物の形成よりも第１領域Ｒ１のエッチングが優位となるモード、即ち、エッチングモードとなる条件が選択される。このため、一例では、工程ＳＴ３において利用されるフルオロカーボンガスは、Ｃ４Ｆ８ガス及びＣＦ４ガスのうち一種以上を含み得る。この例のフルオロカーボンガスは、工程ＳＴ１１において利用されるフルオロカーボンガスの炭素原子数に対するフッ素原子数の比（即ち、フッ素原子数／炭素原子数）よりも、炭素原子数に対するフッ素原子数の比（即ち、フッ素原子数／炭素原子数）が高いフルオロカーボンガスである。また、一例では、フルオロカーボンガスの解離度を高めるために、工程ＳＴ３において利用されるプラズマ生成用の高周波電力は、工程ＳＴ１１において利用されるプラズマ生成用の高周波電力よりも大きい電力に設定され得る。これら例によれば、エッチングモードを実現することが可能となる。また、一例では、工程ＳＴ３において利用される高周波バイアス電力も、工程ＳＴ１１の高周波バイアス電力よりも大きい電力に設定され得る。この例によれば、ウエハＷに対して引き込まれるイオンのエネルギーが高められ、第１領域Ｒ１を高速にエッチングすることが可能となる。
以下に、工程ＳＴ３における各種条件を例示する。
・処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜５０ｍＴｏｒｒ（６．６５Ｐａ）
・処理ガス
Ｃ４Ｆ8ガス：１０ｓｃｃｍ〜３０ｓｃｃｍ
ＣＦ４ガス：５０ｓｃｃｍ〜１５０ｓｃｃｍ
Ａｒガス：５００ｓｃｃｍ〜１０００ｓｃｃｍ
Ｏ２ガス：１０ｓｃｃｍ〜３０ｓｃｃｍ
・プラズマ生成用の高周波電力：５００Ｗ〜２０００Ｗ
・高周波バイアス電力：５００Ｗ〜２０００Ｗ
・電源７０の電圧：０Ｖ〜６００Ｖ
・ウエハＷの温度：２０℃〜８０℃
一実施形態では、次いで、工程ＳＴ４が実行される。工程ＳＴ４では、処理容器１２内において酸素含有ガスを含む処理ガスのプラズマが生成される。このため、工程ＳＴ４では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、一例では、酸素含有ガスとして、酸素ガスを含み得る。また、処理ガスは、希ガス（例えば、Ａｒガス）又は窒素ガスといった不活性ガスを更に含み得る。また、工程ＳＴ４では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ４では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに供給される。なお、工程ＳＴ４では、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに供給されなくてもよい。
工程ＳＴ４では、酸素の活性種が生成され、当該酸素の活性種によってマスクＭＫの開口ＭＯがその上端部分において広げられる。具体的には、図７に示すように、開口ＭＯの上端部分を画成するマスクＭＫの上側肩部がテーパ形状を呈するように、エッチングされる。これにより、以後の工程で生成される堆積物がマスクＭＫの開口ＭＯを画成する面に付着しても、当該開口ＭＯの幅の縮小量を低減させることができる。なお、工程ＳＴ４における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
ここで、後述する工程ＳＴ１２は、シーケンスＳＱにおいて形成される微量の堆積物を減少させるものであり、堆積物の過剰な減少を抑制する必要がある。一方、工程ＳＴ４は、マスクＭＫの開口ＭＯの上端部分の幅を広げるために実行されるものであり、その処理時間の短さが要求される。
以下に、工程ＳＴ４における各種条件を例示する。
・処理容器内圧力：３０ｍＴｏｒｒ（３．９９Ｐａ）〜２００ｍＴｏｒｒ（２６．６Ｐａ）
・処理ガス
Ｏ２ガス：５０ｓｃｃｍ〜５００ｓｃｃｍ
Ａｒガス：２００ｓｃｃｍ〜１５００ｓｃｃｍ
・プラズマ生成用の高周波電力：１００Ｗ〜５００Ｗ
・高周波バイアス電力：０Ｗ〜２００Ｗ
・電源７０の電圧：０Ｖ
・ウエハＷの温度：２０℃〜２００℃
次いで、方法ＭＴでは、第２領域Ｒ２が露出する時を含む期間において第１領域Ｒ１をエッチングするために、一回以上のシーケンスＳＱが実行される。シーケンスＳＱでは、まず、工程ＳＴ１１が実行される。工程ＳＴ１１では、ウエハＷが収容された処理容器１２内で、処理ガス（第１の処理ガス）のプラズマが生成される。このため、工程ＳＴ１１では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、フルオロカーボンガスを含む。また、この処理ガスは、希ガス、例えば、Ａｒガスを更に含み得る。また、工程ＳＴ１１では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１１では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに供給される。
工程ＳＴ１１では、フルオロカーボンガスを含む処理ガスのプラズマが生成され、解離したフルオロカーボンが、ウエハＷの表面上に堆積して、堆積物ＤＰを形成する（図８参照）。かかる工程ＳＴ１１における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
上述したように、工程ＳＴ１１では、堆積モードとなる条件が選択される。このため、一例では、フルオロカーボンガスとして、Ｃ４Ｆ６ガスが利用される。
以下に、工程ＳＴ１１における各種条件を例示する。
・処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜５０ｍＴｏｒｒ（６．６５Ｐａ）
・処理ガス
Ｃ４Ｆ６ガス：２ｓｃｃｍ〜１０ｓｃｃｍ
Ａｒガス：５００ｓｃｃｍ〜１５００ｓｃｃｍ
・プラズマ生成用の高周波電力：１００Ｗ〜５００Ｗ
・高周波バイアス電力：０Ｗ
・電源７０の電圧：０Ｖ〜６００Ｖ
・ウエハＷの温度：２０℃〜２００℃
一実施形態のシーケンスＳＱでは、次いで、工程ＳＴ１２が実行される。工程ＳＴ１２では、処理容器１２内において酸素含有ガス及び不活性ガスを含む処理ガス（第３の処理ガス）のプラズマが生成される。このため、工程ＳＴ１２では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。一例では、この処理ガスは、酸素含有ガスとして、酸素ガスを含む。また、一例では、この処理ガスは、不活性ガスとして、Ａｒガスといった希ガスを含む。不活性ガスは、窒素ガスであってもよい。また、工程ＳＴ１２では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１２では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに供給される。工程ＳＴ１２では、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに供給されなくてもよい。
工程ＳＴ１２では、酸素の活性種が生成され、ウエハＷ上の堆積物ＤＰの量が、当該酸素の活性種によって適度に減少される（図９参照）。その結果、過剰な堆積物ＤＰによって開口ＭＯ及び上部開口ＵＯが閉塞されることが防止される。また、工程ＳＴ１２で利用される処理ガスでは、酸素ガスが不活性ガスによって希釈されているので、堆積物ＤＰが過剰に除去されることを抑制することができる。かかる工程ＳＴ１２における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
以下に、工程ＳＴ１２における各種条件を例示する。
・処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜５０ｍＴｏｒｒ（６．６５Ｐａ）
・処理ガス
Ｏ２ガス：２ｓｃｃｍ〜２０ｓｃｃｍ
Ａｒガス：５００ｓｃｃｍ〜１５００ｓｃｃｍ
・プラズマ生成用の高周波電力：１００Ｗ〜５００Ｗ
・高周波バイアス電力：０Ｗ
・電源７０の電圧：０Ｖ
・ウエハＷの温度：２０℃〜２００℃
一実施形態では、各回のシーケンスＳＱの工程ＳＴ１２は２秒以上実行され、且つ、工程ＳＴ１２において堆積物ＤＰが１ｎｍ／秒以下のレートでエッチングされ得る。プラズマ処理装置１０のようなプラズマ処理装置を用いてシーケンスＳＱを実行するには、工程ＳＴ１１、工程ＳＴ１２、及び工程ＳＴ１３の各工程間の遷移のためのガスの切り換えに時間を要する。したがって、放電の安定に要する時間を考慮すると、工程ＳＴ１２は２秒以上実行される必要がある。しかしながら、このような時間長の期間における堆積物ＤＰのエッチングのレートが高すぎると、第２領域Ｒ２を保護するための堆積物が過剰に除去され得る。このため、工程ＳＴ１２では、１ｎｍ／秒以下のレートで堆積物ＤＰがエッチングされる。これにより、ウエハＷ上に形成されている堆積物ＤＰの量を適度に調整することが可能となる。なお、工程ＳＴ１２における堆積物ＤＰのエッチングの１ｎｍ／秒以下のレートは、処理容器内の圧力、処理ガス中の酸素の希ガスによる希釈の度合い、即ち、酸素濃度、及び、プラズマ生成用の高周波電力を、上述した条件から選択することによって達成され得る。
シーケンスＳＱでは、次いで、工程ＳＴ１３が実行される。工程ＳＴ１３では、第１領域Ｒ１がエッチングされる。このため、工程ＳＴ１３では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、不活性ガスを含む。不活性ガスは、一例では、Ａｒガスといった希ガスであり得る。或いは、不活性ガスは、窒素ガスであってもよい。また、工程ＳＴ１３では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１３では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに供給される。また、工程ＳＴ１３では、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに供給される。
以下に、工程ＳＴ１３における各種条件を例示する。
・処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜５０ｍＴｏｒｒ（６．６５Ｐａ）
・処理ガス
Ａｒガス：５００ｓｃｃｍ〜１５００ｓｃｃｍ
・プラズマ生成用の高周波電力：１００Ｗ〜５００Ｗ
・高周波バイアス電力：２０Ｗ〜３００Ｗ
工程ＳＴ１３では、不活性ガスのプラズマが生成され、イオンがウエハＷに対して引き込まれる。そして、堆積物ＤＰに含まれるフルオロカーボンのラジカルによって第１領域Ｒ１がエッチングされる（図１０参照）。かかる工程ＳＴ１３における上述したプラズマ処理装置１０の各部の動作は制御部Ｃｎｔによって制御され得る。
方法ＭＴでは、シーケンスＳＱは、第２領域Ｒ２が露出するときを含む期間において実行される。シーケンスＳＱの工程ＳＴ１１では、図８に示すように、ウエハＷ上に堆積物ＤＰが形成される。なお、図８には、第１領域Ｒ１のエッチングが進行して、第２領域Ｒ２が露出し、当該第２領域Ｒ２上に堆積物ＤＰが形成されている状態が示されている。この堆積物ＤＰは、第２領域Ｒ２を保護する。そして、シーケンスＳＱの工程ＳＴ１２では、図９に示すように、工程ＳＴ１１で形成された堆積物ＤＰの量が減少される。そして、シーケンスＳＱの工程ＳＴ１３では、堆積物ＤＰに含まれるフルオロカーボンのラジカルによって第１領域Ｒ１がエッチングされる。このシーケンスＳＱにより、第２領域Ｒ２が露出され、第２領域Ｒ２が堆積物ＤＰによって保護されつつ、第２領域Ｒ２によって提供される凹部内の第１領域Ｒ１が僅かにエッチングされる。これにより、図１０に示すように、下部開口ＬＯが徐々に形成される。
シーケンスＳＱは、一回以上繰り返される。したがって、図１に示すように、工程ＳＴ１３の実行の後、工程ＳＴＪにおいて、停止条件が満たされるか否かが判定される。停止条件はシーケンスＳＱが所定回数実行されている場合に満たされるものと判定される。工程ＳＴＪにおいて、停止条件が満たされないと判定される場合には、工程ＳＴ１１からシーケンスＳＱが実行される。一方、工程ＳＴＪにおいて、停止条件が満たされると判定される場合には、次いで、工程ＳＴ５が実行される。
工程ＳＴ５では、第１領域Ｒ１が、更にエッチングされる。工程ＳＴ５では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガス（第２の処理ガス）が供給される。この処理ガスは、フルオロカーボンガスを含む。また、この処理ガスは、希ガス、例えば、Ａｒガスを更に含み得る。また、この処理ガスは、酸素ガスを更に含み得る。また、工程ＳＴ５では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ５では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに供給される。また、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに対して供給される。なお、工程ＳＴ５では、電源７０から負の電圧値を有する電圧が上部電極３０に印加され得る。
工程ＳＴ５では、処理ガスのプラズマが生成され、凹部内の第１領域Ｒ１が、フルオロカーボンの活性種によってエッチングされる。一実施形態の工程ＳＴ５では、図１１に示すように、凹部の底が露出するまで、第１領域Ｒ１がエッチングされる。即ち、工程ＳＴ５において、処理ガスのプラズマは、凹部の底まで第１領域Ｒ１のエッチングが継続するよう、連続的に生成される。
この工程ＳＴ５においては、フルオロカーボンの堆積物の形成よりも第１領域Ｒ１のフルオロカーボンの活性種によるエッチングが優位となるモード、即ち、エッチングモードとなる条件が選択される。このため、一例では、工程ＳＴ５において利用されるフルオロカーボンガスは、Ｃ４Ｆ６ガスである。なお、工程ＳＴ５において利用されるフルオロカーボンガスは、Ｃ４Ｆ８ガス及びＣＦ４ガスのうち一種以上を含んでいてもよい。また、一例では、フルオロカーボンガスの解離度を高めるために、工程ＳＴ５において利用されるプラズマ生成用の高周波電力は、工程ＳＴ１１において利用されるプラズマ生成用の高周波電力よりも大きい電力に設定され得る。これらの例によれば、エッチングモードを実現することが可能となる。また、一例では、工程ＳＴ５において利用される高周波バイアス電力も、工程ＳＴ１１の高周波バイアス電力よりも大きい電力に設定され得る。この例によれば、ウエハＷに対して引き込まれるイオンのエネルギーが高められ、第１領域Ｒ１を高速にエッチングすることが可能となる。
以下に、工程ＳＴ５における各種条件を例示する。
・処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜５０ｍＴｏｒｒ（６．６５Ｐａ）
・処理ガス
Ｃ４Ｆ６ガス：２ｓｃｃｍ〜１０ｓｃｃｍ
Ａｒガス：５００ｓｃｃｍ〜２０００ｓｃｃｍ
Ｏ２ガス：２ｓｃｃｍ〜２０ｓｃｃｍ
・プラズマ生成用の高周波電力：１００Ｗ〜５００Ｗ
・高周波バイアス電力：２０Ｗ〜３００Ｗ
・電源７０の電圧：０Ｖ〜９００Ｖ
・ウエハＷの温度：２０℃〜２００℃
上記方法ＭＴのシーケンスＳＱでは、第２領域Ｒ２の露出時にフルオロカーボンの堆積物ＤＰがウエハＷ上に形成され、しかる後に当該堆積物ＤＰ中のラジカルにより第１領域Ｒ１がエッチングされる。このようなシーケンスＳＱによれば、エッチングレートは低いものの、第１領域Ｒ１がエッチングされ、且つ、露出時の第２領域の削れが抑制される。方法ＭＴでは、かかるシーケンスＳＱの実行によって形成された堆積物ＤＰによって第２領域Ｒ２が保護された状態で、工程ＳＴ５が実行される。工程ＳＴ５では、フルオロカーボンガスのプラズマにより第１領域が更にエッチングされる。この工程ＳＴ５における第１領域Ｒ１のエッチングレートは、シーケンスＳＱにおける第１領域Ｒ１のエッチングのレートよりも高い。したがって、シーケンスＳＱを繰り返して実行して第１領域Ｒ１を凹部の底までエッチングする場合の処理時間に比して、方法ＭＴの処理時間は大幅に短縮される。故に、方法ＭＴによれば、第２領域Ｒ２の削れの抑制と第１領域Ｒ１のエッチングに要する処理時間の短縮が両立される。
以下、別の実施形態に係るエッチング方法について説明する。図１２は、別の実施形態に係るエッチング方法を示す流れ図である。図１３は、図１２に示す方法の工程ＳＴ１４の実行後の被処理体を示す断面図である。図１２に示す方法ＭＴ２は、工程ＳＴ１３の実行の後に実行される工程ＳＴ１４をシーケンスＳＱが更に含む点で、方法ＭＴと異なっている。この工程ＳＴ１４は、工程ＳＴ１２と同様の工程である。工程ＳＴ１４の処理における条件には、工程ＳＴ１２の処理に関して上述した条件が採用され得る。
上述したように工程ＳＴ１３ではウエハＷに対してイオンが引き込まれる。これにより、堆積物ＤＰを構成する物質がウエハＷから放出され、当該物質がウエハＷに再度付着して、図１０に示すように、開口ＭＯ及び下部開口ＬＯの幅を狭めるように堆積物ＤＰを形成する。この堆積物ＤＰは、場合によっては、開口ＭＯ及び下部開口ＬＯを閉塞させることもある。方法ＭＴ２では、工程ＳＴ１４の実行によって、図１０に示したウエハＷが、工程ＳＴ１２と同様に酸素の活性種に晒される。これにより、図１３に示すように、開口ＭＯ及び下部開口ＬＯの幅を狭める堆積物ＤＰを減少させることができ、開口ＭＯ及び下部開口ＬＯの閉塞をより確実に防止することができる。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、方法ＭＴ及び方法ＭＴ２の実施において、下部電極ＬＥにプラズマ生成用の高周波電力が供給されているが、当該高周波電力は上部電極３０に供給されてもよい。また、方法ＭＴ及び方法ＭＴ２の実施には、プラズマ処理装置１０以外のプラズマ処理装置を用いることができる。具体的には、誘導結合型のプラズマ処理装置、又は、マイクロ波といった表面波によってプラズマを生成するプラズマ処理装置のように、任意のプラズマ処理装置を用いて方法ＭＴ及び方法ＭＴ２を実施することが可能である。
また、方法ＭＴのシーケンスＳＱでは、工程ＳＴ１１、工程ＳＴ１２、及び工程ＳＴ１３の実行順序が変更されてもよい。例えば、方法ＭＴのシーケンスＳＱでは、工程ＳＴ１３の実行後に工程ＳＴ１２が実行されてもよい。
１０…プラズマ処理装置、１２…処理容器、３０…上部電極、ＰＤ…載置台、ＬＥ…下部電極、ＥＳＣ…静電チャック、４０…ガスソース群、４２…バルブ群、４４…流量制御器群、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、Ｃｎｔ…制御部、Ｗ…ウエハ、Ｒ１…第１領域、Ｒ２…第２領域、ＯＬ…有機膜、ＡＬ…シリコン含有反射防止膜、ＭＫ…マスク、ＤＰ…堆積物。

Claims (4)

  1. 被処理体に対するプラズマ処理によって、酸化シリコンから構成された第１領域を窒化シリコンから構成された第２領域に対して選択的にエッチングする方法であって、
    前記被処理体は、凹部を画成する前記第２領域、該凹部を埋め、且つ前記第２領域を覆うように設けられた前記第１領域、及び、前記第１領域上に設けられたマスクを有し、該マスクは、前記凹部の上に該凹部の幅よりも広い幅を有する開口を提供し、
    該方法は、
    前記第２領域が露出するときを含む期間において、前記第１領域をエッチングするために実行される一回以上のシーケンスであり、
    前記被処理体上にフルオロカーボンを含む堆積物を形成するために、前記被処理体を収容した処理容器内においてフルオロカーボンガスを含む第１の処理ガスのプラズマを生成する工程と、
    前記堆積物に含まれるフルオロカーボンのラジカルによって前記第１領域をエッチングする工程と、
    を含む、該一回以上のシーケンスと、
    前記一回以上のシーケンスの実行後に、前記処理容器内において生成したフルオロカーボンガスを含む第２の処理ガスのプラズマにより前記第１領域をエッチングする工程と、
    を含む、方法。
  2. 前記第２の処理ガスのプラズマを生成する前記工程では、前記凹部の底まで前記第１領域を連続的にエッチングする、請求項１に記載の方法。
  3. 前記一回以上のシーケンスの各々は、前記被処理体を収容した前記処理容器内において、酸素含有ガス及び不活性ガスを含む第３の処理ガスのプラズマを生成する工程を更に含む、請求項１又は２に記載の方法。
  4. 前記一回以上のシーケンスの各々では、前記第１の処理ガスのプラズマを生成する前記工程と前記フルオロカーボンのラジカルによって前記第１領域をエッチングする前記工程との間に、前記第３の処理ガスのプラズマを生成する前記工程が実行され、
    前記一回以上のシーケンスの各々は、前記フルオロカーボンのラジカルによって前記第１領域をエッチングする前記工程の実行の後に、前記被処理体を収容した前記処理容器内において、前記第３の処理ガスのプラズマを生成する工程を更に含む、
    請求項３に記載の方法。
JP2015034144A 2015-02-24 2015-02-24 エッチング方法 Pending JP2016157793A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2015034144A JP2016157793A (ja) 2015-02-24 2015-02-24 エッチング方法
US15/046,871 US20160247691A1 (en) 2015-02-24 2016-02-18 Etching method
EP16156660.9A EP3062338A1 (en) 2015-02-24 2016-02-22 Etching method
TW105105064A TWI716378B (zh) 2015-02-24 2016-02-22 蝕刻方法
KR1020160021034A KR102363778B1 (ko) 2015-02-24 2016-02-23 에칭 방법
CN201610098824.6A CN105914144B (zh) 2015-02-24 2016-02-23 蚀刻方法
US15/905,213 US11205577B2 (en) 2015-02-24 2018-02-26 Method of selectively etching silicon oxide film on substrate
US17/516,586 US20220051904A1 (en) 2015-02-24 2021-11-01 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015034144A JP2016157793A (ja) 2015-02-24 2015-02-24 エッチング方法

Publications (1)

Publication Number Publication Date
JP2016157793A true JP2016157793A (ja) 2016-09-01

Family

ID=55409767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015034144A Pending JP2016157793A (ja) 2015-02-24 2015-02-24 エッチング方法

Country Status (6)

Country Link
US (3) US20160247691A1 (ja)
EP (1) EP3062338A1 (ja)
JP (1) JP2016157793A (ja)
KR (1) KR102363778B1 (ja)
CN (1) CN105914144B (ja)
TW (1) TWI716378B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220170358A (ko) 2021-06-22 2022-12-29 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
KR20230046993A (ko) 2021-09-30 2023-04-06 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
KR20240031076A (ko) 2022-08-31 2024-03-07 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 플라즈마 처리 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
KR102487054B1 (ko) * 2017-11-28 2023-01-13 삼성전자주식회사 식각 방법 및 반도체 장치의 제조 방법
WO2020205335A1 (en) * 2019-04-05 2020-10-08 Tokyo Electron Limited Independent control of etching and passivation gas components for highly selective silicon oxide/silicon nitride etching
CN110993499B (zh) * 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158873A (en) 1980-05-14 1981-12-07 Hitachi Ltd Dry etching method
US5122225A (en) * 1990-11-21 1992-06-16 Texas Instruments Incorporated Selective etch method
US5286344A (en) 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US5880037A (en) 1992-09-08 1999-03-09 Applied Materials, Inc. Oxide etch process using a mixture of a fluorine-substituted hydrocarbon and acetylene that provides high selectivity to nitride and is suitable for use on surfaces of uneven topography
JP3027951B2 (ja) * 1997-03-12 2000-04-04 日本電気株式会社 半導体装置の製造方法
US6074959A (en) 1997-09-19 2000-06-13 Applied Materials, Inc. Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6387287B1 (en) 1998-03-27 2002-05-14 Applied Materials, Inc. Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
US6174451B1 (en) * 1998-03-27 2001-01-16 Applied Materials, Inc. Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons
US6602434B1 (en) * 1998-03-27 2003-08-05 Applied Materials, Inc. Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
US6239011B1 (en) * 1998-06-03 2001-05-29 Vanguard International Semiconductor Corporation Method of self-aligned contact hole etching by fluorine-containing discharges
US6211092B1 (en) 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
US6380096B2 (en) 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
JP2000058513A (ja) * 1998-08-03 2000-02-25 Hitachi Ltd 半導体装置およびその製造方法
US6168726B1 (en) 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
US6797189B2 (en) 1999-03-25 2004-09-28 Hoiman (Raymond) Hung Enhancement of silicon oxide etch rate and nitride selectivity using hexafluorobutadiene or other heavy perfluorocarbon
US6849193B2 (en) 1999-03-25 2005-02-01 Hoiman Hung Highly selective process for etching oxide over nitride using hexafluorobutadiene
JP2000307001A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6337285B1 (en) 2000-03-21 2002-01-08 Micron Technology, Inc. Self-aligned contact (SAC) etch with dual-chemistry process
EP1281193A2 (en) 2000-05-12 2003-02-05 Tokyo Electron Limited Method of high selectivity sac etching
JP2002025979A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路装置の製造方法
US6803318B1 (en) * 2000-09-14 2004-10-12 Cypress Semiconductor Corp. Method of forming self aligned contacts
US6867145B2 (en) 2001-12-17 2005-03-15 Hynix Semiconductor Inc. Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
US6716766B2 (en) * 2002-08-22 2004-04-06 Micron Technology, Inc. Process variation resistant self aligned contact etch
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities
JP2006165246A (ja) * 2004-12-07 2006-06-22 Tokyo Electron Ltd プラズマエッチング方法
JP4849875B2 (ja) * 2005-11-17 2012-01-11 東京エレクトロン株式会社 プラズマエッチング方法
JP5568340B2 (ja) * 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JPWO2013046640A1 (ja) * 2011-09-26 2015-03-26 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US9257300B2 (en) 2013-07-09 2016-02-09 Lam Research Corporation Fluorocarbon based aspect-ratio independent etching
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP6230898B2 (ja) * 2013-12-13 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6396699B2 (ja) * 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
CN105810581B (zh) * 2015-01-16 2019-12-10 东京毅力科创株式会社 蚀刻方法
CN105810579B (zh) * 2015-01-16 2019-12-06 东京毅力科创株式会社 蚀刻方法
JP6504827B2 (ja) * 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
JP6550278B2 (ja) * 2015-06-24 2019-07-24 東京エレクトロン株式会社 エッチング方法
JP6578145B2 (ja) * 2015-07-07 2019-09-18 東京エレクトロン株式会社 エッチング方法
JP6592400B2 (ja) * 2016-05-19 2019-10-16 東京エレクトロン株式会社 エッチング方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220170358A (ko) 2021-06-22 2022-12-29 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
KR20230154780A (ko) 2021-06-22 2023-11-09 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
KR20230046993A (ko) 2021-09-30 2023-04-06 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
KR20240031076A (ko) 2022-08-31 2024-03-07 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 플라즈마 처리 장치

Also Published As

Publication number Publication date
US20160247691A1 (en) 2016-08-25
CN105914144A (zh) 2016-08-31
US11205577B2 (en) 2021-12-21
TW201705265A (zh) 2017-02-01
EP3062338A1 (en) 2016-08-31
KR20160103531A (ko) 2016-09-01
TWI716378B (zh) 2021-01-21
US20180190505A1 (en) 2018-07-05
KR102363778B1 (ko) 2022-02-15
CN105914144B (zh) 2019-12-10
US20220051904A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
JP6689674B2 (ja) エッチング方法
US20220051904A1 (en) Etching method
KR102513051B1 (ko) 에칭 방법
JP6521848B2 (ja) エッチング方法
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
US20200111679A1 (en) Etching method
JP2016076621A (ja) 被処理体を処理する方法
JP6550278B2 (ja) エッチング方法
WO2017199946A1 (ja) エッチング方法
JP2017208510A (ja) エッチング方法
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
US9633864B2 (en) Etching method