KR20240031076A - 기판 처리 방법 및 플라즈마 처리 장치 - Google Patents

기판 처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20240031076A
KR20240031076A KR1020230111364A KR20230111364A KR20240031076A KR 20240031076 A KR20240031076 A KR 20240031076A KR 1020230111364 A KR1020230111364 A KR 1020230111364A KR 20230111364 A KR20230111364 A KR 20230111364A KR 20240031076 A KR20240031076 A KR 20240031076A
Authority
KR
South Korea
Prior art keywords
level
gas
substrate
region
power
Prior art date
Application number
KR1020230111364A
Other languages
English (en)
Inventor
다카노리 반세
쇼타 요시무라
신카이 왕
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20240031076A publication Critical patent/KR20240031076A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

[과제] 에칭 선택비를 향상시키는 기술을 제공한다.
[해결수단] 개시되는 에칭 방법은, 기판이 챔버 내에서 기판 지지부 상에 배치되어 있고, 처리 가스가 챔버 내에 공급되어 있는 상태로, 사이클을 반복한다. 기판은, 실리콘을 포함하는 재료로 형성된 제1 영역과 제1 영역의 재료와는 상이한 재료로 형성된 제2 영역을 포함한다. 처리 가스는, 텅스텐 및 제1 영역의 에칭을 위한 성분을 포함한다. 사이클은 제1∼제3 공정을 포함한다. 제1 공정에서의 소스 고주파 전력의 파워 레벨은, 제2∼제3 공정의 각각에서의 소스 고주파 전력의 파워 레벨보다 크다. 제3 공정에서의 전기 바이어스의 레벨은, 제1 공정에서의 전기 바이어스의 레벨보다 크다. 제2 공정에서의 전기 바이어스의 레벨은 제로보다 크다.

Description

기판 처리 방법 및 플라즈마 처리 장치{SUBSTRATE PROCESSING METHOD AND PLASMA PROCESSING APPARATUS}
본 개시의 예시적 실시형태는, 기판 처리 방법 및 플라즈마 처리 장치에 관한 것이다.
하기의 특허문헌 1은, 처리 가스로 형성된 플라즈마를 이용하여, 기판의 제1 영역을 상기 기판의 제2 영역에 대하여 선택적으로 에칭하는 방법을 개시하고 있다. 제1 영역은 산화실리콘으로 형성되어 있고, 제2 영역은 질화실리콘으로 형성되어 있다. 처리 가스는 플루오로카본을 포함하고 있다.
특허문헌 1 : 일본특허공개 제2016-157793호 공보
본 개시는 에칭 선택비를 향상시키는 기술을 제공한다.
하나의 예시적 실시형태에 있어서, 기판 처리 방법이 제공된다. 기판 처리 방법은, 플라즈마 처리 장치의 챔버 내에서 기판 지지부 상에 기판을 제공하는 공정(a)을 포함한다. 기판은, 실리콘을 포함하는 재료로 형성된 제1 영역 및 상기 제1 영역의 상기 재료와는 상이한 재료로 형성된 제2 영역을 포함한다. 기판 처리 방법은, 챔버 내에 처리 가스를 공급하는 공정(b)을 더 포함한다. 처리 가스는, 텅스텐 및 제1 영역을 에칭하기 위한 성분을 포함한다. 기판 처리 방법은, 공정(b)이 행해지고 있는 동안, 사이클을 반복하는 공정(c)을 더 포함한다. 사이클은, 챔버 내에서 처리 가스로부터 플라즈마를 생성하기 위한 소스 고주파 전력의 파워 레벨을 레벨 LS1로, 기판 지지부에 공급되는 전기 바이어스의 레벨을 레벨 LB1로 설정하는 공정(c1)을 포함한다. 사이클은, 공정(c1)의 후에, 소스 고주파 전력의 파워 레벨을 레벨 LS2로, 전기 바이어스의 레벨을 레벨 LB2로 설정하는 공정(c2)을 더 포함한다. 사이클은, 공정(c2)의 후에, 소스 고주파 전력의 파워 레벨을 레벨 LS3으로, 전기 바이어스의 레벨을 레벨 LB3으로 설정하는 공정(c3)을 포함한다. 레벨 LS1은 레벨 LS2 및 레벨 LS3보다 크다. 레벨 LB3은 레벨 LB1보다 크다. 레벨 LB2는 제로보다 크다.
하나의 예시적 실시형태에 의하면, 에칭 선택비를 향상시키는 기술이 제공된다.
도 1은 플라즈마 처리 시스템의 구성예를 설명하기 위한 도면이다.
도 2는 용량 결합형의 플라즈마 처리 장치의 구성예를 설명하기 위한 도면이다.
도 3은 하나의 예시적 실시형태에 따른 기판 처리 방법의 흐름도이다.
도 4는 도 3의 방법이 적용될 수 있는 일례의 기판의 부분 확대 단면도이다.
도 5는 도 3에 도시하는 방법의 대응 공정에서 얻어지는 일례의 기판의 부분 확대 단면도이다.
도 6은 도 3에 도시하는 방법의 대응 공정에서 얻어지는 일례의 기판의 부분 확대 단면도이다.
도 7은 도 3의 방법에서의 사이클에 관련된 일례의 타이밍차트이다.
도 8은 도 3의 방법에서의 사이클에 관련된 일례의 타이밍차트이다.
도 9는 도 3의 방법에서의 사이클에 관련된 일례의 타이밍차트이다.
도 10은 별도의 예시적 실시형태에 따른 기판 처리 방법의 흐름도이다.
도 11의 (a)는, 도 10의 방법이 적용될 수 있는 일례의 기판의 부분 확대 단면도이며, 도 11의 (b)∼도 11의 (e)의 각각은, 도 10의 방법의 대응 공정에서 얻어지는 일례의 기판의 부분 확대 단면도이다.
이하, 여러가지 예시적 실시형태에 대해 설명한다.
하나의 예시적 실시형태에 있어서, 기판 처리 방법이 제공된다. 기판 처리 방법은, 플라즈마 처리 장치의 챔버 내에서 기판 지지부 상에 기판을 제공하는 공정(a)을 포함한다. 기판은, 실리콘을 포함하는 재료로 형성된 제1 영역 및 상기 제1 영역의 상기 재료와는 상이한 재료로 형성된 제2 영역을 포함한다. 기판 처리 방법은, 챔버 내에 처리 가스를 공급하는 공정(b)을 더 포함한다. 처리 가스는, 텅스텐 및 제1 영역을 에칭하기 위한 성분을 포함한다. 기판 처리 방법은, 공정(b)이 행해지고 있는 동안, 사이클을 반복하는 공정(c)을 더 포함한다. 사이클은, 챔버 내에서 처리 가스로부터 플라즈마를 생성하기 위한 소스 고주파 전력의 파워 레벨을 레벨 LS1로, 기판 지지부에 공급되는 전기 바이어스의 레벨을 레벨 LB1로 설정하는 공정(c1)을 포함한다. 사이클은, 공정(c1)의 후에, 소스 고주파 전력의 파워 레벨을 레벨 LS2로, 전기 바이어스의 레벨을 레벨 LB2로 설정하는 공정(c2)을 더 포함한다. 사이클은, 공정(c2)의 후에, 소스 고주파 전력의 파워 레벨을 레벨 LS3으로, 전기 바이어스의 레벨을 레벨 LB3으로 설정하는 공정(c3)을 포함한다. 레벨 LS1은 레벨 LS2 및 레벨 LS3보다 크다. 레벨 LB3은 레벨 LB1보다 크다. 레벨 LB2는 제로보다 크다.
상기 기판 처리 방법의 공정(c1)에서는, 비교적 큰 파워 레벨을 갖는 소스 고주파 전력이 공급되어, 텅스텐을 포함하는 퇴적물이 제2 영역 상에 형성된다. 공정(c2)에서는, 레벨 LB2을 갖는 전기 바이어스에 의해, 이온이 퇴적물에 끌어당겨져 퇴적물이 개질된다. 공정(c3)에서는, 비교적 큰 레벨을 갖는 전기 바이어스가 공급되어, 높은 에너지의 이온이 기판에 끌어당겨져, 제1 영역이 에칭된다. 공정(c3)에 있어서, 제2 영역은, 개질된 퇴적물에 의해 보호된다. 따라서, 상기 기판 처리 방법에 의하면 에칭 선택비가 향상된다.
별도의 예시적 실시형태에 있어서, 플라즈마 처리 장치가 제공된다. 플라즈마 처리 장치는, 챔버, 기판 지지부, 가스 공급부, 고주파 전원, 바이어스 전원 및 제어부를 포함한다. 기판 지지부는 챔버 내에 설치되어 있다. 가스 공급부는, 챔버 내에 처리 가스를 공급하도록 구성되어 있다. 처리 가스는, 텅스텐 및 실리콘을 포함하는 재료를 에칭하기 위한 성분을 포함한다. 고주파 전원은, 챔버 내에서 처리 가스로부터 플라즈마를 생성하기 위해 소스 고주파 전력을 공급하도록 구성되어 있다. 바이어스 전원은, 기판 지지부에 전기적으로 결합되어 있다. 제어부는, 기판 지지부 상에 기판이 배치되어 있는 상태로, 가스 공급부, 고주파 전원 및 바이어스 전원을 제어하여, 공정(b) 및 공정(c)을 가져오도록 구성되어 있다. 공정(b)은, 가스 공급부로부터 챔버 내에 처리 가스가 공급된다. 공정(c)은, 공정(b)이 행해지고 있는 동안에 행해진다. 공정(c)에서는 사이클이 반복된다. 사이클은, 소스 고주파 전력의 파워 레벨을 레벨 LS1로, 바이어스 전원으로부터 기판 지지부에 공급되는 전기 바이어스의 레벨을 레벨 LB1로 설정하는 공정(c1)을 포함한다. 사이클은, 공정(c1)의 후에, 소스 고주파 전력의 파워 레벨을 레벨 LS2로, 전기 바이어스의 레벨을 레벨 LB2로 설정하는 공정(c2)을 포함한다. 사이클은, 공정(c2)의 후에, 소스 고주파 전력의 파워 레벨을 레벨 LS3으로, 전기 바이어스의 레벨을 레벨 LB3으로 설정하는 공정(c3)을 포함한다. 레벨 LS1은 레벨 LS2 및 레벨 LS3보다 크다. 레벨 LB3은 레벨 LB1보다 크다. 레벨 LB2는 제로보다 크다.
이하, 도면을 참조하여 여러가지 예시적 실시형태에 대해 상세히 설명한다. 또, 각 도면에 있어서 동일 또는 상당 부분에 대해서는 동일한 부호를 부여하기로 한다.
도 1은, 플라즈마 처리 시스템의 구성예를 설명하기 위한 도면이다. 일실시형태에 있어서, 플라즈마 처리 시스템은 플라즈마 처리 장치(1) 및 제어부(2)를 포함한다. 플라즈마 처리 시스템은 기판 처리 시스템의 일례이며, 플라즈마 처리 장치(1)는 기판 처리 장치의 일례이다. 플라즈마 처리 장치(1)는, 플라즈마 처리 챔버(10), 기판 지지부(11) 및 플라즈마 생성부(12)를 포함한다. 플라즈마 처리 챔버(10)는 플라즈마 처리 공간을 갖는다. 또한, 플라즈마 처리 챔버(10)는, 적어도 하나의 처리 가스를 플라즈마 처리 공간에 공급하기 위한 적어도 하나의 가스 공급구와, 플라즈마 처리 공간으로부터 가스를 배출하기 위한 적어도 하나의 가스 배출구를 갖는다. 가스 공급구는 후술하는 가스 공급부(20)에 접속되고, 가스 배출구는 후술하는 배기 시스템(40)에 접속된다. 기판 지지부(11)는, 플라즈마 처리 공간 내에 배치되고, 기판을 지지하기 위한 기판 지지면을 갖는다.
플라즈마 생성부(12)는, 플라즈마 처리 공간 내에 공급된 적어도 하나의 처리 가스로부터 플라즈마를 생성하도록 구성된다. 플라즈마 처리 공간에서 형성되는 플라즈마는, 용량 결합 플라즈마(CCP; Capacitively Coupled Plasma), 유도 결합 플라즈마(ICP; Inductively Coupled Plasma), ECR 플라즈마(Electron-Cyclotron-resonance plasma), 헬리콘파 여기 플라즈마(HWP: Helicon Wave Plas ma), 또는, 표면파 플라즈마(SWP: Surface Wave Plasma) 등이어도 좋다.
제어부(2)는, 본 개시에 있어서 설명되는 여러가지 공정을 플라즈마 처리 장치(1)에 실행시키는 컴퓨터 실행 가능한 명령을 처리한다. 제어부(2)는, 여기서 설명되는 여러가지 공정을 실행하도록 플라즈마 처리 장치(1)의 각 요소를 제어하도록 구성될 수 있다. 일실시형태에 있어서, 제어부(2)의 일부 또는 전부가 플라즈마 처리 장치(1)에 포함되어도 좋다. 제어부(2)는, 처리부(2a1), 기억부(2a2) 및 통신 인터페이스(2a3)를 포함해도 좋다. 제어부(2)는, 예컨대 컴퓨터(2a)에 의해 실현된다. 처리부(2a1)는, 기억부(2a2)로부터 프로그램을 독출하고, 독출된 프로그램을 실행하는 것에 의해 여러가지 제어 동작을 행하도록 구성될 수 있다. 이 프로그램은, 미리 기억부(2a2)에 저장되어 있어도 좋고, 필요할 때에 매체를 통해 취득되어도 좋다. 취득된 프로그램은, 기억부(2a2)에 저장되고, 처리부(2a1)에 의해 기억부(2a2)로부터 독출되어 실행된다. 매체는, 컴퓨터(2a)에 판독 가능한 여러가지 기억 매체여도 좋고, 통신 인터페이스(2a3)에 접속되어 있는 통신 회선이어도 좋다. 처리부(2a1)는, CPU(Central Processing Unit)여도 좋다. 기억부(2a2)는, RAM(Random Access Memory), ROM(Read Only Memory), HDD(Hard Disk Drive), SSD(Solid State Drive), 또는 이들의 조합을 포함해도 좋다. 통신 인터페이스(2a3)는, LAN(Local Area Network) 등의 통신 회선을 통해 플라즈마 처리 장치(1)와의 사이에서 통신해도 좋다.
이하에, 플라즈마 처리 장치(1)의 일례로서의 용량 결합형의 플라즈마 처리 장치의 구성예에 대해 설명한다. 도 2는, 용량 결합형의 플라즈마 처리 장치의 구성예를 설명하기 위한 도면이다.
용량 결합형의 플라즈마 처리 장치(1)는, 플라즈마 처리 챔버(10), 가스 공급부(20), 전원 시스템(30) 및 배기 시스템(40)을 포함한다. 또한, 플라즈마 처리 장치(1)는, 기판 지지부(11) 및 가스 도입부를 포함한다. 가스 도입부는, 적어도 하나의 처리 가스를 플라즈마 처리 챔버(10) 내에 도입하도록 구성된다. 가스 도입부는 샤워 헤드(13)를 포함한다. 기판 지지부(11)는 플라즈마 처리 챔버(10) 내에 배치된다. 샤워 헤드(13)는 기판 지지부(11)의 상측에 배치된다. 일실시형태에 있어서, 샤워 헤드(13)는, 플라즈마 처리 챔버(10)의 천장부(ceiling)의 적어도 일부를 구성한다. 플라즈마 처리 챔버(10)는, 샤워 헤드(13), 플라즈마 처리 챔버(10)의 측벽(10a) 및 기판 지지부(11)에 의해 규정된 플라즈마 처리 공간(10s)을 갖는다. 플라즈마 처리 챔버(10)는 접지된다. 기판 지지부(11)는, 플라즈마 처리 챔버(10)의 케이스와는 전기적으로 절연된다.
기판 지지부(11)는, 본체부(111) 및 링어셈블리(112)를 포함한다. 본체부(111)는, 기판(W)을 지지하기 위한 중앙 영역(111a)과, 링어셈블리(112)를 지지하기 위한 환상 영역(111b)을 갖는다. 웨이퍼는 기판(W)의 일례이다. 본체부(111)의 환상 영역(111b)은, 평면시에서 본체부(111)의 중앙 영역(111a)을 둘러싸고 있다. 기판(W)은, 본체부(111)의 중앙 영역(111a) 상에 배치되고, 링어셈블리(112)는, 본체부(111)의 중앙 영역(111a) 상의 기판(W)을 둘러싸도록 본체부(111)의 환상 영역(111b) 상에 배치된다. 따라서, 중앙 영역(111a)은, 기판(W)을 지지하기 위한 기판 지지면이라고도 불리고, 환상 영역(111b)은, 링어셈블리(112)를 지지하기 위한 링지지면이라고도 불린다.
일실시형태에 있어서, 본체부(111)는, 베이스(1110) 및 정전척(1111)을 포함한다. 베이스(1110)는 도전성 부재를 포함한다. 정전척(1111)은 베이스(1110)의 위에 배치된다. 정전척(1111)은, 세라믹 부재(1111a)와 세라믹 부재(1111a) 내에 배치되는 정전 전극(1111b)을 포함한다. 세라믹 부재(1111a)는 중앙 영역(111a)을 갖는다. 일실시형태에 있어서, 세라믹 부재(1111a)는 환상 영역(111b)도 갖는다. 또, 환상 정전척이나 환상 절연 부재와 같은, 정전척(1111)을 둘러싸는 다른 부재가 환상 영역(111b)을 가져도 좋다. 이 경우, 링어셈블리(112)는, 환상 정전척 또는 환상 절연 부재의 위에 배치되어도 좋고, 정전척(1111)과 환상 절연 부재의 양쪽의 위에 배치되어도 좋다.
링어셈블리(112)는, 하나 또는 복수의 환상 부재를 포함한다. 일실시형태에 있어서, 하나 또는 복수의 환상 부재는, 하나 또는 복수의 엣지링과 적어도 하나의 커버링을 포함한다. 엣지링은 도전성 재료 또는 절연 재료로 형성되고, 커버링은 절연 재료로 형성된다.
또한, 기판 지지부(11)는, 정전척(1111), 링어셈블리(112) 및 기판 중 적어도 하나를 타겟 온도로 조절하도록 구성되는 온도 조절 모듈을 포함해도 좋다. 온도 조절 모듈은, 히터, 전열 매체, 유로(1110a), 또는 이들의 조합을 포함해도 좋다. 유로(1110a)에는, 브라인이나 가스와 같은 전열 유체가 흐른다. 일실시형태에 있어서, 유로(1110a)가 베이스(1110) 내에 형성되고, 하나 또는 복수의 히터가 정전척(1111)의 세라믹 부재(1111a) 내에 배치된다. 또한, 기판 지지부(11)는, 기판(W)의 이면과 중앙 영역(111a) 사이의 간극에 전열 가스를 공급하도록 구성된 전열 가스 공급부를 포함해도 좋다.
샤워 헤드(13)는, 가스 공급부(20)로부터의 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s) 내에 도입하도록 구성된다. 샤워 헤드(13)는, 적어도 하나의 가스 공급구(13a), 적어도 하나의 가스 확산실(13b), 및 복수의 가스 도입구(13c)를 갖는다. 가스 공급구(13a)에 공급된 처리 가스는, 가스 확산실(13b)을 통과하여 복수의 가스 도입구(13c)로부터 플라즈마 처리 공간(10s) 내에 도입된다. 또한, 샤워 헤드(13)는, 적어도 하나의 상부 전극을 포함한다. 또, 가스 도입부는, 샤워 헤드(13)에 더하여, 측벽(10a)에 형성된 하나 또는 복수의 개구부에 부착되는 하나 또는 복수의 사이드 가스 주입부(SGI: Side Gas Injector)를 포함해도 좋다.
가스 공급부(20)는, 적어도 하나의 가스 소스(21) 및 적어도 하나의 유량 제어기(22)를 포함해도 좋다. 일실시형태에 있어서, 가스 공급부(20)는, 적어도 하나의 처리 가스를, 각각에 대응하는 가스 소스(21)로부터 각각에 대응하는 유량 제어기(22)를 통해 샤워 헤드(13)에 공급하도록 구성된다. 각 유량 제어기(22)는, 예컨대 매스플로우 컨트롤러 또는 압력 제어식의 유량 제어기를 포함해도 좋다. 또한, 가스 공급부(20)는, 적어도 하나의 처리 가스의 유량을 변조 또는 펄스화하는 적어도 하나의 유량 변조 디바이스를 포함해도 좋다.
배기 시스템(40)은, 예컨대 플라즈마 처리 챔버(10)의 바닥부에 설치된 가스 배출구(10e)에 접속될 수 있다. 배기 시스템(40)은, 압력 조정 밸브 및 진공 펌프를 포함해도 좋다. 압력 조정 밸브에 의해 플라즈마 처리 공간(10s) 내의 압력이 조정된다. 진공 펌프는, 터보 분자 펌프, 드라이 펌프 또는 이들의 조합을 포함해도 좋다.
전원 시스템(30)은, 고주파 전원(31) 및 바이어스 전원(32)을 포함한다. 고주파 전원(31)은, 일실시형태의 플라즈마 생성부(12)를 구성한다. 고주파 전원(31)은, 소스 고주파 전력(RF)을 발생시키도록 구성되어 있다. 소스 고주파 전력(RF)은 소스 주파수(fRF)를 갖는다. 즉, 소스 고주파 전력(RF)은, 그 주파수가 소스 주파수(fRF) 인 정현파상의 파형을 갖는다. 소스 주파수(fRF)는, 13 MHz∼100 MHz의 범위 내의 주파수일 수 있다. 고주파 전원(31)은, 정합기(33)를 통해 고주파 전극에 전기적으로 접속되어 있고, 소스 고주파 전력(RF)을 고주파 전극에 공급하도록 구성되어 있다. 고주파 전극은, 기판 지지부(11) 내에 설치되어 있어도 좋다. 고주파 전극은, 베이스(1110)의 도전성 부재 또는 세라믹 부재(1111a) 내에 설치된 적어도 하나의 전극이어도 좋다. 혹은, 고주파 전극은 상부 전극이어도 좋다. 소스 고주파 전력(RF)이 고주파 전극에 공급되면, 챔버(10) 내의 가스로부터 플라즈마가 생성된다.
정합기(33)는 가변 임피던스를 갖는다. 정합기(33)의 가변 임피던스는, 소스 고주파 전력(RF)의 부하로부터의 반사를 저감하도록 설정된다. 정합기(33)는, 예컨대 제어부(2)에 의해 제어될 수 있다.
바이어스 전원(32)은, 기판 지지부(11)에 전기적으로 결합되어 있다. 바이어스 전원(32)은, 기판 지지부(11) 내의 바이어스 전극에 전기적으로 접속되어 있고, 전기 바이어스(EB)를 바이어스 전극에 공급하도록 구성되어 있다. 바이어스 전극은, 베이스(1110)의 도전성 부재 또는 세라믹 부재(1111a) 내에 설치된 적어도 하나의 전극이어도 좋다. 바이어스 전극은, 고주파 전극과 공통이어도 좋다. 전기 바이어스(EB)가 바이어스 전극에 공급되면, 플라즈마로부터의 이온이 기판(W)에 끌어당겨진다.
전기 바이어스(EB)는, 파형 주기를 가지며, 바이어스 전원(32)으로부터 바이어스 전극에 주기적으로 공급된다. 전기 바이어스(EB)의 파형 주기는, 바이어스 주파수로 규정된다. 바이어스 주파수는, 예컨대 100 kHz 이상, 50 MHz 이하의 주파수이다. 전기 바이어스(EB)의 파형 주기의 시간 길이는, 바이어스 주파수의 역수이다.
전기 바이어스(EB)는, 바이어스 주파수를 갖는 바이어스 고주파 전력이어도 좋다. 즉, 전기 바이어스(EB)는, 그 주파수가 바이어스 주파수인 정현파상의 파형을 갖고 있어도 좋다. 이 경우에는, 바이어스 전원(32)은, 정합기(34)를 통해 바이어스 전극에 전기적으로 접속된다. 정합기(34)의 가변 임피던스는, 바이어스 고주파 전력의 부하로부터의 반사를 저감하도록 설정된다.
혹은, 전기 바이어스(EB)는 전압 펄스를 포함하고 있어도 좋다. 전압 펄스는, 파형 주기 내에서 바이어스 전극에 인가된다. 전압 펄스는, 파형 주기의 시간 길이와 동일한 길이의 시간 간격으로 주기적으로 바이어스 전극에 인가된다. 전압 펄스의 파형은, 직사각형파, 삼각파 또는 임의의 파형일 수 있다. 전압 펄스의 전압의 극성은, 기판(W)과 플라즈마 사이에 전위차를 생기게 하여 플라즈마로부터의 이온을 기판(W)에 인입할 수 있도록 설정된다. 전압 펄스는, 마이너스 전압의 펄스 또는 마이너스 직류 전압의 펄스여도 좋다. 전기 바이어스(EB)가 전압의 펄스를 포함하는 경우에는, 플라즈마 처리 장치(1)는 정합기(34)를 구비하지 않아도 좋다.
또, 이하에서는, 전기 바이어스(EB)의 레벨에 대해 설명하는 경우가 있다. 전기 바이어스(EB)가 바이어스 고주파 전력인 경우에는, 전기 바이어스(EB)의 레벨은 바이어스 고주파 전력의 파워 레벨이다. 전기 바이어스(EB)가 전압 펄스를 포함하는 경우에는, 전기 바이어스(EB)의 레벨은 전압 펄스의 마이너스 전압 레벨의 절대치이다.
이하, 도 3∼도 9를 참조한다. 도 3은, 하나의 예시적 실시형태에 따른 기판 처리 방법의 흐름도이다. 도 4는, 도 3에 도시하는 방법이 적용될 수 있는 일례의 기판의 부분 확대 단면도이다. 도 5 및 도 6의 각각은, 도 3에 도시하는 방법의 대응 공정에서 얻어지는 일례의 기판의 부분 확대 단면도이다. 도 7∼도 9의 각각은, 도 3의 방법에서의 사이클에 관련된 일례의 타이밍차트이다.
도 3에 도시하는 기판 처리 방법(이하, 「방법(MT)」라고 한다)는, 플라즈마 처리 장치(1)에 의해 실행될 수 있다. 방법(MT)은 기판(W)에 적용될 수 있다. 기판(W)은 제1 영역 및 제2 영역을 포함한다. 제1 영역은, 실리콘을 포함하는 재료로 형성되어 있다. 제2 영역은, 제1 영역의 재료와는 상이한 재료로 형성되어 있다. 제1 영역의 재료는 산화실리콘이어도 좋다. 제2 영역의 재료는 질화실리콘, 실리콘게르마늄, 탄화텅스텐 또는 탄화실리콘이어도 좋다.
도 4에 도시하는 바와 같이, 일실시형태에 있어서, 기판(W)은 제1 영역(R1) 및 제2 영역(R2)을 포함한다. 제2 영역(R2)은, 적어도 하나의 오목부(R2a)를 제공하고 있다. 제2 영역(R2)은, 복수의 오목부(R2a)를 제공하고 있어도 좋다. 각 오목부(R2a)는, 컨택트홀을 형성하기 위한 오목부여도 좋다. 제1 영역(R1)은 오목부(R2a) 내에 매립되어도 좋다. 제1 영역(R1)은 제2 영역(R2)을 덮도록 설치되어도 좋다.
일실시형태에 있어서, 제1 영역(R1)은 실리콘 및 산소를 포함한다. 제1 영역(R1)은 실리콘산화물(SiOx)을 포함하고 있어도 좋다. 제1 영역(R1)은 오목부(R1a)를 가져도 좋다. 오목부(R1a)는 오목부(R2a)의 폭보다 큰 폭을 갖는다.
일실시형태에 있어서, 제2 영역(R2)은 실리콘 및 질소를 포함한다. 제1 영역(R1)은 실리콘질화물(SiNx)을 포함하고 있어도 좋다. 제2 영역(R2)은, 실리콘질화물(SiNx)을 포함하는 제1 부분과, 실리콘카바이드(SiC)를 포함하는 제2 부분을 포함해도 좋다. 이 경우, 제1 부분이 오목부(R2a)를 제공할 수 있다.
기판(W)은, 하지 영역(UR) 및 복수의 융기 영역(RA)을 더 포함하고 있어도 좋다. 복수의 융기 영역(RA)은 하지 영역(UR) 상에 설치되어 있다. 하지 영역(UR) 및 적어도 복수의 융기 영역(RA)은 제2 영역(R2)에 의해 덮인다. 하지 영역(UR)은 실리콘을 포함해도 좋다. 제2 영역(R2)의 오목부(R2a)는, 인접하는 2개의 융기 영역(RA) 사이에 위치한다. 각 융기 영역(RA)은, 트랜지스터의 게이트 영역을 형성해도 좋다.
기판(W)은 마스크(MK)를 더 포함해도 좋다. 마스크(MK)는 제1 영역(R1) 상에 설치된다. 마스크(MK)는 금속 또는 실리콘을 포함해도 좋다. 마스크(MK)는 개구(OP)를 제공하고 있다. 개구(OP)는 제1 영역(R1)의 오목부(R1a)에 대응한다.
도 3에 도시하는 바와 같이, 방법(MT)은, 공정 STa, 공정 STb 및 공정 STc을 포함한다. 공정 STa에서는, 기판(W)이 기판 지지부(11) 상에 제공된다. 기판(W)은, 정전척(1111) 상에 배치되어 정전척(1111)에 의해 유지된다.
공정 STb는 공정 STa의 후에 행해진다. 공정 STb에서는, 처리 가스가 챔버(10) 내에 공급된다. 처리 가스는, 텅스텐 및 제1 영역(R1)을 에칭하기 위한 성분을 포함한다. 처리 가스는, 텅스텐을 포함하는 가스 성분으로서, 할로겐화텅스텐 가스 또는 텅스텐 함유 가스를 포함하고 있어도 좋다. 할로겐화텅스텐 가스는, 육불화텅스텐(WF6) 가스, 육브롬화텅스텐(WBr6) 가스, 육염화텅스텐(WCl6) 가스, 및 WF5Cl 가스의 적어도 하나를 포함하고 있어도 좋다. 텅스텐 함유 가스는, 헥사카르보닐텅스텐(W(CO)6) 가스를 포함하고 있어도 좋다.
처리 가스는, 불소 함유 가스, 산소 함유 가스 및 수소 함유 가스 중 적어도 하나를 더 포함하고 있어도 좋다. 불소 함유 가스는, 플루오로카본 가스 및 하이드로플루오로카본 가스 중 적어도 하나를 포함하고 있어도 좋다. 플루오로카본(CxFy) 가스는, CF4 가스, C3F8 가스, C4F8 가스 및 C4F6 가스 중 적어도 하나를 포함해도 좋다. 하이드로플루오로카본(CxHyFz) 가스는, CH2F2 가스, CHF3 가스 및 CH3F 가스 중 적어도 하나를 포함하고 있어도 좋다. 산소 함유 가스는, O2 가스, CO 가스 및 CO2 가스의 적어도 하나를 포함해도 좋다. 수소 함유 가스는, 예컨대 H2 가스를 포함하고 있어도 좋다. 처리 가스는, 예컨대 아르곤 등의 희가스를 포함해도 좋다.
공정 STb에 있어서, 제어부(2)는, 처리 가스를 챔버(10) 내에 공급하도록 가스 공급부(20)를 제어한다. 공정 STb에 있어서, 제어부(2)는, 챔버(10) 내의 압력을 지정된 압력으로 설정하도록 배기 시스템(40)을 제어한다.
공정 STc은, 공정 STb가 행해지고 있는 기간에 있어서 행해진다. 공정 STc에서는 사이클 CY가 반복된다. 공정 STc에서의 사이클 CY의 반복 횟수는 적어도 2회이다. 도 7∼도 8에 도시하는 바와 같이, 사이클 CY는 공정 STc1∼STc3을 포함한다. 사이클 CY는 공정 STc4을 더 포함하고 있어도 좋다. 공정 STc1∼STc4의 각각에 있어서, 제어부(2)는, 고주파 전원(31) 및 바이어스 전원(32)을 제어하여, 소스 고주파 전력(RF)의 파워 레벨 및 전기 바이어스(EB)의 레벨을 설정한다.
공정 STc1에서는, 소스 고주파 전력(RF)의 파워 레벨이 레벨 LS1로, 전기 바이어스(EB)의 레벨이 레벨 LB1로 설정된다. 공정 STc2는, 공정 STc1의 후 또는 직후에 행해진다. 공정 STc2에서는, 소스 고주파 전력(RF)의 파워 레벨이 레벨 LS2로, 전기 바이어스(EB)의 레벨이 레벨 LB2로 설정된다. 공정 STc3은, 공정 STc2의 후 또는 직후에 행해진다. 공정 STc3에서는, 소스 고주파 전력(RF)의 파워 레벨이 레벨 LS3로, 전기 바이어스(EB)의 레벨이 레벨 LB3으로 설정된다. 공정 STc4는, 공정 STc3의 후 또는 직후에 행해진다. 공정 STc4에서는, 소스 고주파 전력(RF)의 파워 레벨이 레벨 LS4로, 전기 바이어스(EB)의 레벨이 레벨 LB4로 설정된다.
도 7∼도 9에 도시하는 바와 같이, 레벨 LS1은 레벨 LS2 및 레벨 LS3보다 크다. 레벨 LB3은 레벨 LB1보다 크다. 또한, 도 7 및 도 8에 도시하는 바와 같이, 레벨 LB2는 제로보다 크다. 또한, 레벨 LB2는 레벨 LB3보다 작아도 좋다.
공정 STc1에서는, 비교적 큰 파워 레벨을 갖는 소스 고주파 전력(RF)이 공급되어, 텅스텐을 포함하는 퇴적물(DP)이 제2 영역(R2) 상에 형성된다. 공정 STc2에서는, 레벨 LB2을 갖는 전기 바이어스(EB)에 의해, 플라즈마로부터 이온이 퇴적물(DP)에 끌어당겨져 퇴적물(DP)이 개질된다. 공정 STc3에서는, 비교적 큰 레벨을 갖는 전기 바이어스(EB)가 공급되어, 플라즈마로부터 높은 에너지의 이온이 기판(W)에 끌어당겨져, 제1 영역(R1)이 에칭된다. 그 결과, 제1 영역(R1)에 오목부(HL)가 형성된다. 공정 STc3에 있어서, 제2 영역(R2)은, 도 5 및 도 6에 도시하는 바와 같이, 개질된 퇴적물(DP)에 의해 보호된다. 따라서, 방법(MT)에 의하면, 에칭 선택비가 향상된다. 즉, 제2 영역(R2)의 에칭에 대하여, 제1 영역(R1)의 에칭의 선택비가 향상된다.
또한, 방법(MT)에서는, 제2 영역(R2)이 퇴적물(DP)에 의해 보호되기때문에, 그 숄더부(SH)를 포함하는 제2 영역(R2)의 에칭이 억제된다. 또한, 방법(MT)에서는, 퇴적물(DP)의 두께가 작아도 제2 영역(R2)을 보호할 수 있다. 그 결과, 퇴적물(DP)에 의한 폐색을 억제하면서 제1 영역(R1)을 에칭하여, 오목부(HL)를 형성하는 것이 가능해진다. 또한, 오목부의 깊이의 증가와 함께 오목부(HL)의 폭이 감소하는 것을 억제하는 것이 가능해진다.
방법(MT)에 있어서, 레벨 LS4 및 레벨 LB4의 각각은, 제로 또는 대략 제로, 즉 실질적으로 제로여도 좋다. 즉, 공정 STc4에 있어서는, 플라즈마가 생성되지 않아도 좋다. 공정 STc4에서는, 공정 STc3의 에칭에 있어서 생성된 부생성물이 챔버(10) 내로부터 배출된다.
일실시형태에서는, 사이클 CY에서의 공정 STc3의 시간 길이는, 사이클 CY에서의 공정 STc2의 시간 길이보다 길어도 좋다. 또한, 사이클 CY가 공정 STc4를 포함하는 경우 또는 포함하지 않는 경우의 어느 경우든, 사이클 CY의 시간 길이에 차지하는 공정 STc2의 시간 길이의 비율은, 20% 미만이어도 좋다. 또한, 사이클 CY가 공정 STc4를 포함하는 경우 또는 포함하지 않는 경우의 어느 경우든, 사이클 CY의 시간 길이에 차지하는 공정 STc3의 시간 길이의 비율은, 25%보다 커도 좋고, 70% 이하여도 좋다. 또한, 사이클 CY가 공정 STc4를 포함하는 경우 또는 포함하지 않는 경우의 어느 경우든, 사이클 CY의 시간 길이에 차지하는 공정 STc1의 시간 길이의 비율은, 10%보다 커도 좋고, 75%보다 작아도 좋다.
도 7 및 도 8에 도시하는 바와 같이, 레벨 LS2은 제로보다 커도 좋다. 도 9에 도시하는 바와 같이, 레벨 LS2은 제로 또는 대략 제로, 즉 실질적으로 제로여도 좋다. 또한, 도 7∼도 9에 도시하는 바와 같이, 레벨 LS3은 제로 또는 대략 제로, 즉 실질적으로 제로여도 좋다. 레벨 LS3이 실질적으로 제로인 것에 의해, 이온 및/또는 라디칼이 오목부(HL)에 수직으로 인입되기 쉽다.
도 7 및 도 9에 도시하는 바와 같이, 레벨 LB1은 제로보다 커도 좋다. 공정 STc1에서의 전기 바이어스(EB)의 레벨이 클수록, 오목부(HL)의 심부까지 텅스텐 함유물을 인입하는 것이 가능해져, 기판(W)의 심부에서도 퇴적물(DP)을 형성하는 것이 가능해진다. 혹은, 도 8에 도시하는 바와 같이, 레벨 LB1은 제로 또는 대략 제로, 즉 실질적으로 제로여도 좋다. 공정 STc1에서의 전기 바이어스(EB)의 레벨이 실질적으로 제로인 경우에는, 기판(W)의 상부에 비교적 많은 퇴적물(DP)을 형성하는 것이 가능해진다.
일실시형태에 있어서, 도 7에 도시하는 바와 같이, 레벨 LB1과 레벨 LB2는 서로 대략 같아도 좋다. 또한, 일실시형태에 있어서, 전기 바이어스(EB)가 바이어스 고주파 전력인 경우에는, 레벨 LB1은 레벨 LS1의 20% 미만이어도 좋다.
또, 도 9에 도시하는 바와 같이, 레벨 LB2는 제로 또는 대략 제로여도 좋다. 이 경우에는, 공정 STc1에 있어서, 이온 및 라디칼이 생성되고, 공정 STc2에 있어서, 플라즈마에서의 전자 온도 및 이온 온도가 저하되어 활성종의 가로 방향으로의 이동이 억제되고, 공정 STc3에 있어서 이온이 기판(W)에 인입된다. 그 결과, 공정 STc3에 있어서, 기판(W)에 대한 수직의 입사 각도에 대한 이온의 입사 각도의 확대가 억제된다.
또한, 일실시형태에 있어서, 공정 STc에서의 기판 지지부(11)의 온도는, 30℃ 이상, 250℃ 이하여도 좋다.
이하, 도 10 및 도 11의 (a)∼도 11의 (e)를 참조한다. 도 10은, 별도의 예시적 실시형태에 따른 기판 처리 방법의 흐름도이다. 도 11의 (a)는, 도 10의 방법이 적용될 수 있는 일례의 기판의 부분 확대 단면도이며, 도 11의 (b)∼도 11의 (e)의 각각은, 도 10의 방법의 대응 공정에서 얻어지는 일례의 기판의 부분 확대 단면도이다.
도 10에 도시하는 기판 처리 방법(이하, 「방법(MTA)」라고 한다)은, 도 11의 (a)에 도시하는 기판(W)에 적용될 수 있다. 도 11의 (a)에 도시하는 기판(W)은, 하지 영역(UR), 층(LA), 제1 영역(R1A), 층(LB), 제1 영역(R1B) 및 제2 영역(R2)을 포함한다.
하지 영역(UR)은, 예컨대, 실리콘게르마늄 등의 실리콘 함유막으로 형성되어 있다. 층(LA)은 하지 영역(UR) 상에 형성되어 있다. 층(LA)은, 예컨대 질화실리콘으로 형성되어 있다. 제1 영역(R1A)은 층(LA) 상에 형성되어 있다. 제1 영역(R1A)은, 예컨대 산화실리콘으로 형성되어 있다. 층(LB)은 제1 영역(R1A) 상에 형성되어 있다. 층(LB)은, 예컨대 질화실리콘으로 형성되어 있다. 제1 영역(R1B)은 층(LB) 상에 형성되어 있다. 제1 영역(R1B)은, 예컨대 산화실리콘으로 형성되어 있다. 제2 영역(R2)은 제1 영역(R1B) 상에 형성되어 있다. 제2 영역(R2)은, 예컨대 탄화텅스텐으로 형성되어 있다. 제2 영역(R2)은, 마스크로서 기능하며, 복수의 개구(OP)를 제공할 수 있다. 복수의 개구(OP)는, 개구 OPw 및 OPn을 포함하며, 제1 영역(R1B)을 부분적으로 노출시키고 있다. 개구(OPw)의 폭은 개구(OPn)의 폭보다 크다.
방법(MTA)의 공정 STa에서는, 방법(MT)의 공정 STa와 마찬가지로, 기판(W)이 기판 지지부(11) 상에 제공된다.
이어서, 방법(MTA)에서는 공정 STb가 행해진다. 방법(MTA)의 공정 STb에서는, 방법(MT)의 공정 STb와 마찬가지로, 처리 가스가 챔버(10) 내에 공급된다. 방법(MTA)에서 이용되는 처리 가스는, 방법(MT)의 공정 STb에서 이용되는 처리 가스와 동일하다.
방법(MTA)에서는, 공정 STc이, 공정 STb가 행해지고 있는 기간에 있어서 행해진다. 방법(MTA)의 공정 STc에서는, 방법(MT)의 공정 STc와 동일하게 사이클 CY가 반복된다. 그 결과, 도 11의 (b)에 도시하는 바와 같이, 제1 영역(R1B)이 에칭된다.
이어서, 방법(MTA)에서는 공정 STd가 행해진다. 공정 STd에서는, 층(LB)이 에칭된다. 층(LB)의 에칭에는, 선택된 에칭 가스가 이용된다. 에칭 가스는, 하이드로플루오로카본 가스를 포함하고 있어도 좋다. 공정 STd에서는, 에칭 가스로부터 플라즈마가 생성되어, 플라즈마로부터의 활성종에 의해 층(LB)이 에칭된다(도 11의 (c)를 참조). 공정 STd에 있어서, 제어부(2)는, 가스 공급부(20), 배기 시스템(40), 고주파 전원(31) 및 바이어스 전원(32)을 제어할 수 있다.
이어서, 방법(MTA)에서는, 다시 공정 STb 및 공정 STc가 행해진다. 그 결과, 도 11의 (d)에 도시하는 바와 같이, 제1 영역(R1A)이 에칭된다.
이어서, 방법(MTA)에서는 공정 STe가 행해진다. 공정 STe에서는, 층(LA)이 에칭된다. 층(LA)의 에칭에는, 선택된 에칭 가스가 이용된다. 에칭 가스는, 하이드로플루오로카본 가스를 포함하고 있어도 좋다. 공정 STe에서는, 에칭 가스로부터 플라즈마가 생성되어, 플라즈마로부터의 활성종에 의해 층(LB)이 에칭된다(도 11의 (e)를 참조). 공정 STe에 있어서, 제어부(2)는, 가스 공급부(20), 배기 시스템(40), 고주파 전원(31) 및 바이어스 전원(32)을 제어할 수 있다.
방법(MTA)에서는, 사이클 CY의 공정 STc1 및 공정 STc2에 있어서 제2 영역(R2) 상에 퇴적물(DP)이 형성된다. 퇴적물(DP)은, 사이클 CY의 공정 STc3, 공정 STd 및 공정 STe에서의 에칭에 있어서, 제2 영역(R2)을 보호한다. 따라서, 방법(MTA)에 의하면, 제2 영역(R2)의 에칭이 억제된다. 또한, 방법(MTA)에서는, 퇴적물(DP)의 두께가 작아도 제2 영역(R2)을 보호할 수 있다. 그 결과, 퇴적물(DP)에 의한 폐색을 억제하면서, 개구(OP)로부터 노출된 기판(W) 내의 영역의 에칭을 진행시키는 것이 가능하다. 또한, 개구(OP)에 연속하여 기판(W)에 형성되는 오목부의 깊이의 증가와 함께 상기 오목부의 폭이 감소하는 것을 억제하는 것이 가능해진다. 또한, 개구(OPw) 및 개구(OPn)의 각각에 연속하여 기판(W)에 형성되는 오목부의 폭의 축소 및 확대를 억제하면서, 기판(W)의 에칭을 진행시키는 것이 가능하다.
이상, 여러가지 예시적 실시형태에 대해 설명했지만, 전술한 예시적 실시형태에 한정되지 않고, 여러가지 추가, 생략, 치환 및 변경이 이루어져도 좋다. 또한, 상이한 실시형태에서의 요소를 조합하여 다른 실시형태를 형성하는 것이 가능하다.
예컨대, 방법(MT) 및 방법(MTA)은, 플라즈마 처리 장치(1)와는 상이한 플라즈마 처리 장치를 이용하여 행해져도 좋다.
여기서, 본 개시에 포함되는 여러가지 예시적 실시형태를, 이하의 [E1]∼[E12]에 기재한다.
[E1]
(a) 플라즈마 처리 장치의 챔버 내에서 기판 지지부 상에 기판을 제공하는 공정이며, 상기 기판은, 실리콘을 포함하는 재료로 형성된 제1 영역 및 상기 제1 영역의 상기 재료와는 상이한 재료로 형성된 제2 영역을 포함하는 상기 공정과,
(b) 상기 챔버 내에 처리 가스를 공급하는 공정이며, 상기 처리 가스는, 텅스텐 및 상기 제1 영역을 에칭하기 위한 성분을 포함하는 상기 공정과,
(c) 상기 (b)가 행해지고 있는 동안, 사이클을 반복하는 공정
을 포함하고,
상기 사이클은,
(c1) 상기 챔버 내에서 상기 처리 가스로부터 플라즈마를 생성하기 위한 소스 고주파 전력의 파워 레벨을 레벨 LS1로, 상기 기판 지지부에 공급되는 전기 바이어스의 레벨을 레벨 LB1로 설정하는 공정과,
(c2) 상기 (c1)의 후에, 상기 소스 고주파 전력의 상기 파워 레벨을 레벨 LS2로, 상기 전기 바이어스의 상기 레벨을 레벨 LB2로 설정하는 공정과,
(c3) 상기 (c2)의 후에, 상기 소스 고주파 전력의 상기 파워 레벨을 레벨 LS3으로, 상기 전기 바이어스의 상기 레벨을 레벨 LB3으로 설정하는 공정
을 포함하고,
상기 레벨 LS1은 상기 레벨 LS2 및 상기 레벨 LS3보다 크고,
상기 레벨 LB3은 상기 레벨 LB1보다 크고,
상기 레벨 LB2는 제로보다 큰, 기판 처리 방법.
[E2]
상기 레벨 LS2은 제로보다 큰, [E1]에 기재된 기판 처리 방법.
[E3]
상기 레벨 LS3은 실질적으로 제로인, [E1] 또는 [E2]에 기재된 기판 처리 방법.
[E4]
상기 레벨 LB2는 상기 레벨 LB3보다 작은, [E1]∼[E3]의 어느 한 항에 기재된 기판 처리 방법.
[E5]
상기 레벨 LB1은 실질적으로 제로인, [E1]∼[E4]의 어느 한 항에 기재된 기판 처리 방법.
[E6]
상기 사이클에 있어서, 상기 (c3)의 시간 길이는 상기 (c2)의 시간 길이보다 긴, [E1]∼[E5]의 어느 한 항에 기재된 기판 처리 방법.
[E7]
상기 처리 가스는, 할로겐화텅스텐 가스 또는 육불화텅스텐 가스를 포함하는, [E1]∼[E6]의 어느 한 항에 기재된 기판 처리 방법.
[E8]
상기 처리 가스는, 불소 함유 가스, 산소 함유 가스 및 수소 함유 가스 중 적어도 하나를 더 포함하는, [E7]에 기재된 기판 처리 방법.
[E9]
상기 제1 영역의 상기 재료는 산화실리콘인, [E1]∼[E8]의 어느 한 항에 기재된 기판 처리 방법.
[E10]
상기 제2 영역의 상기 재료는, 질화실리콘, 실리콘게르마늄, 탄화텅스텐 또는 탄화실리콘인, [E1]∼[E9]의 어느 한 항에 기재된 기판 처리 방법.
[E11]
상기 사이클은,
(c4) 상기 (c3)의 후에, 상기 소스 고주파 전력의 상기 파워 레벨 및 상기 전기 바이어스의 상기 레벨을 실질적으로 제로로 설정하는 공정을 더 포함하는, [E1]∼[E10]의 어느 한 항에 기재된 기판 처리 방법.
[E12]
챔버와,
상기 챔버 내에 설치된 기판 지지부와,
상기 챔버 내에 처리 가스를 공급하도록 구성된 가스 공급부이며, 상기 처리 가스는, 텅스텐 및 실리콘을 포함하는 재료를 에칭하기 위한 성분을 포함하는, 상기 가스 공급부와,
상기 챔버 내에서 상기 처리 가스로부터 플라즈마를 생성하기 위해 소스 고주파 전력을 공급하도록 구성된 고주파 전원과,
상기 기판 지지부에 전기적으로 결합된 바이어스 전원과,
제어부
를 구비하고,
상기 제어부는, 상기 기판 지지부 상에 기판이 배치되어 있는 상태로, 상기 가스 공급부, 상기 고주파 전원 및 상기 바이어스 전원을 제어하여,
(b) 상기 가스 공급부로부터 상기 챔버 내에 처리 가스를 공급하는 공정과,
(c) 상기 (b)가 행해지고 있는 동안 사이클을 반복하는 공정
을 가져오도록 구성되어 있고,
상기 사이클은,
(c1) 상기 소스 고주파 전력의 파워 레벨을 레벨 LS1로, 상기 바이어스 전원으로부터 상기 기판 지지부에 공급되는 전기 바이어스의 레벨을 레벨 LB1로 설정하는 공정과,
(c2) 상기 (c1)의 후에, 상기 소스 고주파 전력의 상기 파워 레벨을 레벨 LS2로, 상기 전기 바이어스의 상기 레벨을 레벨 LB2로 설정하는 공정과,
(c3) 상기 (c2)의 후에, 상기 소스 고주파 전력의 상기 파워 레벨을 레벨 LS3으로, 상기 전기 바이어스의 상기 레벨을 레벨 LB3으로 설정하는 공정
을 포함하고,
상기 레벨 LS1은 상기 레벨 LS2 및 상기 레벨 LS3보다 크고,
상기 레벨 LB3은 상기 레벨 LB1보다 크고,
상기 레벨 LB2는 제로보다 큰, 플라즈마 처리 장치.
이상의 설명으로부터, 본 개시의 여러가지 실시형태는, 설명의 목적으로 본 명세서에서 설명되어 있고, 본 개시의 범위 및 주지로부터 일탈하지 않고 여러가지 변경을 할 수 있는 것이 이해될 것이다. 따라서, 본 명세서에 개시한 여러가지 실시형태는 한정하는 것을 의도하지 않고, 진짜 범위와 주지는, 첨부한 특허청구범위에 의해 나타낸다.

Claims (12)

  1. (a) 플라즈마 처리 장치의 챔버 내에서 기판 지지부 상에 기판을 제공하는 공정으로서, 상기 기판은, 실리콘을 포함하는 재료로 형성된 제1 영역 및 상기 제1 영역의 상기 재료와는 상이한 재료로 형성된 제2 영역을 포함하는 상기 공정과,
    (b) 상기 챔버 내에 처리 가스를 공급하는 공정으로서, 상기 처리 가스는, 텅스텐 및 상기 제1 영역을 에칭하기 위한 성분을 포함하는 상기 공정과,
    (c) 상기 (b)가 행해지고 있는 동안, 사이클을 반복하는 공정
    을 포함하고,
    상기 사이클은,
    (c1) 상기 챔버 내에서 상기 처리 가스로부터 플라즈마를 생성하기 위한 소스 고주파 전력의 파워 레벨을 레벨 LS1로, 상기 기판 지지부에 공급되는 전기 바이어스의 레벨을 레벨 LB1로 설정하는 공정과,
    (c2) 상기 (c1)의 후에, 상기 소스 고주파 전력의 상기 파워 레벨을 레벨 LS2로, 상기 전기 바이어스의 상기 레벨을 레벨 LB2로 설정하는 공정과,
    (c3) 상기 (c2)의 후에, 상기 소스 고주파 전력의 상기 파워 레벨을 레벨 LS3으로, 상기 전기 바이어스의 상기 레벨을 레벨 LB3으로 설정하는 공정
    을 포함하고,
    상기 레벨 LS1은 상기 레벨 LS2 및 상기 레벨 LS3보다 크고,
    상기 레벨 LB3은 상기 레벨 LB1보다 크고,
    상기 레벨 LB2는 제로보다 큰 것인, 기판 처리 방법.
  2. 제1항에 있어서,
    상기 레벨 LS2은 제로보다 큰 것인, 기판 처리 방법.
  3. 제1항에 있어서,
    상기 레벨 LS3은 실질적으로 제로인 것인, 기판 처리 방법.
  4. 제1항에 있어서,
    상기 레벨 LB2는 상기 레벨 LB3보다 작은 것인, 기판 처리 방법.
  5. 제1항에 있어서,
    상기 레벨 LB1은 실질적으로 제로인 것인, 기판 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 사이클에 있어서, 상기 (c3)의 시간 길이는 상기 (c2)의 시간 길이보다 긴 것인, 기판 처리 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 처리 가스는, 할로겐화텅스텐 가스 또는 육불화텅스텐 가스를 포함하는 것인, 기판 처리 방법.
  8. 제7항에 있어서,
    상기 처리 가스는, 불소 함유 가스, 산소 함유 가스 및 수소 함유 가스 중, 적어도 하나를 더 포함하는 것인, 기판 처리 방법.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 영역의 상기 재료는 산화실리콘인 것인, 기판 처리 방법.
  10. 제9항에 있어서,
    상기 제2 영역의 상기 재료는, 질화실리콘, 실리콘게르마늄, 탄화텅스텐 또는 탄화실리콘인 것인, 기판 처리 방법.
  11. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 사이클은,
    (c4) 상기 (c3)의 후에, 상기 소스 고주파 전력의 상기 파워 레벨 및 상기 전기 바이어스의 상기 레벨을 실질적으로 제로로 설정하는 공정
    을 더 포함하는 것인, 기판 처리 방법.
  12. 챔버와,
    상기 챔버 내에 설치된 기판 지지부와,
    상기 챔버 내에 처리 가스를 공급하도록 구성된 가스 공급부로서, 상기 처리 가스는, 텅스텐 및 실리콘을 포함하는 재료를 에칭하기 위한 성분을 포함하는 상기 가스 공급부와,
    상기 챔버 내에서 상기 처리 가스로부터 플라즈마를 생성하기 위해 소스 고주파 전력을 공급하도록 구성된 고주파 전원과,
    상기 기판 지지부에 전기적으로 결합된 바이어스 전원과,
    제어부
    를 구비하고,
    상기 제어부는, 상기 기판 지지부 상에 기판이 배치되어 있는 상태로, 상기 가스 공급부, 상기 고주파 전원 및 상기 바이어스 전원을 제어하여,
    (b) 상기 가스 공급부로부터 상기 챔버 내에 처리 가스를 공급하는 공정과,
    (c) 상기 (b)가 행해지고 있는 동안, 사이클을 반복하는 공정
    을 가져오도록 구성되어 있고,
    상기 사이클은,
    (c1) 상기 소스 고주파 전력의 파워 레벨을 레벨 LS1로, 상기 바이어스 전원으로부터 상기 기판 지지부에 공급되는 전기 바이어스의 레벨을 레벨 LB1로 설정하는 공정과,
    (c2) 상기 (c1)의 후에, 상기 소스 고주파 전력의 상기 파워 레벨을 레벨 LS2로, 상기 전기 바이어스의 상기 레벨을 레벨 LB2로 설정하는 공정과,
    (c3) 상기 (c2)의 후에, 상기 소스 고주파 전력의 상기 파워 레벨을 레벨 LS3으로, 상기 전기 바이어스의 상기 레벨을 레벨 LB3으로 설정하는 공정
    을 포함하고,
    상기 레벨 LS1은 상기 레벨 LS2 및 상기 레벨 LS3보다 크고,
    상기 레벨 LB3은 상기 레벨 LB1보다 크고,
    상기 레벨 LB2는 제로보다 큰 것인, 플라즈마 처리 장치.
KR1020230111364A 2022-08-31 2023-08-24 기판 처리 방법 및 플라즈마 처리 장치 KR20240031076A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2022-137721 2022-08-31
JP2022137721A JP2024033846A (ja) 2022-08-31 2022-08-31 基板処理方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
KR20240031076A true KR20240031076A (ko) 2024-03-07

Family

ID=89997539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230111364A KR20240031076A (ko) 2022-08-31 2023-08-24 기판 처리 방법 및 플라즈마 처리 장치

Country Status (4)

Country Link
US (1) US20240071728A1 (ko)
JP (1) JP2024033846A (ko)
KR (1) KR20240031076A (ko)
CN (1) CN117637467A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157793A (ja) 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157793A (ja) 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
US20240071728A1 (en) 2024-02-29
CN117637467A (zh) 2024-03-01
JP2024033846A (ja) 2024-03-13

Similar Documents

Publication Publication Date Title
KR20210139156A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR20190002326A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20240031076A (ko) 기판 처리 방법 및 플라즈마 처리 장치
WO2024090252A1 (ja) 基板処理方法及び基板処理装置
WO2024014398A1 (ja) プラズマ処理装置及びプラズマ処理方法
JP2024064179A (ja) エッチング方法及びプラズマ処理装置
US20230377851A1 (en) Etching method and plasma processing apparatus
US20230086580A1 (en) Etching method and plasma processing apparatus
JP7250895B2 (ja) エッチング方法及びプラズマ処理装置
WO2023204101A1 (ja) プラズマ処理装置及びプラズマ処理方法
WO2023127820A1 (ja) エッチング方法及びプラズマ処理装置
WO2024070580A1 (ja) プラズマ処理装置及び電源システム
US20230326718A1 (en) Plasma processing method and plasma processing apparatus
JP2024039240A (ja) エッチング方法及びプラズマ処理装置
US20240112927A1 (en) Etching method and plasma processing apparatus
US20220238348A1 (en) Substrate processing method and substrate processing apparatus
US20240071727A1 (en) Substrate processing method and plasma processing apparatus
WO2024070578A1 (ja) プラズマ処理装置及び電源システム
CN116504622A (zh) 蚀刻方法和等离子体处理装置
JP2024001464A (ja) エッチング方法及びプラズマ処理装置
KR20230154780A (ko) 에칭 방법 및 플라즈마 처리 장치
KR20220136136A (ko) 에칭 방법 및 에칭 처리 장치
CN116504623A (zh) 蚀刻方法和等离子体处理装置
KR20230165819A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2023121650A (ja) プラズマ処理方法及びプラズマ処理システム