KR20230165819A - 에칭 방법 및 플라즈마 처리 장치 - Google Patents

에칭 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20230165819A
KR20230165819A KR1020237037726A KR20237037726A KR20230165819A KR 20230165819 A KR20230165819 A KR 20230165819A KR 1020237037726 A KR1020237037726 A KR 1020237037726A KR 20237037726 A KR20237037726 A KR 20237037726A KR 20230165819 A KR20230165819 A KR 20230165819A
Authority
KR
South Korea
Prior art keywords
gas
bias
silicon
substrate support
etching method
Prior art date
Application number
KR1020237037726A
Other languages
English (en)
Inventor
아키라 나카가와
겐지 고마츠
가즈마 가미무라
츠카사 히라야마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230165819A publication Critical patent/KR20230165819A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

플라즈마 처리 장치를 이용하여 행해지는 기판의 에칭 방법으로서, (A) 실리콘 함유막을 갖는 기판을 기판 지지체에 제공하는 공정과, (B) 상기 기판 지지체에, 20 kW 이상 50 kW 이하, Duty비가 5% 이상 50% 이하인 바이어스 RF 전력을 주기적으로 공급하는 공정과, (C) 플루오로카본 가스 및 산소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해, 상기 실리콘 함유막을 에칭하는 공정을 포함한다.

Description

에칭 방법 및 플라즈마 처리 장치
본 개시는, 에칭 방법 및 플라즈마 처리 장치에 관한 것이다.
특허문헌 1에는, 실리콘 산화막 및 실리콘 질화막이 교대로 설치됨으로써 구성된 다층막을 갖는 제1 영역과, 단층의 실리콘 산화막을 갖는 제2 영역을 에칭하는 방법이 개시되어 있다. 특허문헌 1에 기재된 에칭 방법에 따르면, 하이드로플루오로카본을 포함하는 제1 처리 가스의 플라즈마를 생성하는 공정과, 플루오로카본을 포함하는 제2 처리 가스의 플라즈마를 생성하는 공정이 교대로 반복하여 실행된다.
특허문헌 1 : 일본 특허 공개 제2016-51750호 공보
본 개시에 따른 기술은, 에칭 패턴의 형상 이상을 개선한다.
본 개시의 일 양태는, 플라즈마 처리 장치를 이용하여 행해지는 기판의 에칭 방법으로서, (A) 실리콘 함유막을 갖는 기판을 기판 지지체에 제공하는 공정과, (B) 상기 기판 지지체에, 20 kW 이상 50 kW 이하, Duty비가 5% 이상 50% 이하인 바이어스 RF 전력을 주기적으로 공급하는 공정과, (C) 플루오로카본 가스 및 산소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해, 상기 실리콘 함유막을 에칭하는 공정을 포함한다.
본 개시에 따르면, 에칭 패턴의 형상 이상을 개선할 수 있다.
도 1은 플라즈마 처리 시스템의 구성의 일례를 모식적으로 나타낸 종단면도이다.
도 2는 기판 표면에 형성되는 에칭 대상층의 일례를 나타낸 설명도이다.
도 3은 일 실시형태에 따른 플라즈마 처리의 주된 공정을 나타낸 흐름도이다.
도 4는 실시예에 따른 에칭 처리 결과의 일례를 나타낸 설명도이다.
반도체 디바이스의 제조 공정에서는, 반도체 기판(이하, 단순히 「기판」이라고 함)의 표면에 적층하여 형성된 에칭 대상층에 대하여, 패턴이 형성된 마스크층을 마스크로 한 에칭 처리가 행해지고 있다. 이 에칭 처리는, 일반적으로 플라즈마 처리 장치에 의해 행해진다.
전술한 특허문헌 1에는, 플라즈마 처리 장치의 처리 용기 내에, 하이드로플루오로카본을 포함하는 제1 처리 가스의 플라즈마를 생성하는 공정과, 플루오로카본을 포함하는 제2 처리 가스의 플라즈마를 생성하는 공정을 반복하여 행함으로써 에칭 대상층(제1 영역 및 제2 영역)의 에칭을 행하는 방법이 개시되어 있다. 또한, 특허문헌 1에 기재된 에칭 방법에 있어서는, 에칭 대상층의 에칭에 있어서, 1000∼7000 W의 고주파 바이어스 전력을 하부 전극에 공급하고 있다.
그런데 최근의 플라즈마 처리 장치에 있어서는, 전술한 에칭 처리로서, 에칭 대상층이 적층하여 형성된 기판에 대하여 구멍을 깊게 파서 형성하는 3D NAND HARC(High Aspect Ratio Contact) 공정이 행해지는 경우가 있다. 3D NAND HARC 공정에 있어서는, 최근의 디바이스의 대용량화나 저비용화의 요구에 따라, 디바이스 구조의 고적층화와 집적화가 한층 더 요구되고 있다. 이 때문에, 에칭 처리에 의해 형성되는 에칭 패턴(홀이나 슬릿)에 있어서, 종래 기술에서는 문제시되지 않았던 극히 미소한 형상 이상, 예컨대, 에칭 패턴의 측벽면에 생기는 미소한 러프니스(LER: Line Edge Roughness)를 억제하는 기술의 개발이 요구되고 있다.
본 개시에 따른 기술은 상기 사정을 감안하여 이루어진 것으로, 에칭 처리에 있어서 기판에 형성되는 에칭 패턴의 형상 이상을 개선한다. 이하, 일 실시형태에 따른 플라즈마 처리 시스템, 및 본 실시형태에 따른 에칭 방법에 대해서, 도면을 참조하면서 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 요소에 있어서는, 동일한 부호를 붙임으로써 중복 설명을 생략한다.
<플라즈마 처리 시스템>
우선, 일 실시형태에 따른 플라즈마 처리 시스템에 대해서 설명한다. 도 1은 플라즈마 처리 시스템의 구성의 개략을 나타낸 종단면도이다.
플라즈마 처리 시스템은, 용량 결합형 플라즈마 처리 장치(1) 및 제어부(2)를 포함한다. 플라즈마 처리 장치(1)는, 플라즈마 처리 챔버(10), 가스 공급부(20), 전원(30) 및 배기 시스템(40)을 포함한다. 또한, 플라즈마 처리 장치(1)는, 기판 지지체(11) 및 가스 도입부를 포함한다. 기판 지지체(11)는, 플라즈마 처리 챔버(10) 내에 배치된다. 가스 도입부는, 적어도 하나의 처리 가스를 플라즈마 처리 챔버(10) 내에 도입하도록 구성된다. 가스 도입부는, 샤워 헤드(13)를 포함한다. 샤워 헤드(13)는, 기판 지지체(11)의 위쪽에 배치된다. 일 실시형태에 있어서, 샤워 헤드(13)는, 플라즈마 처리 챔버(10)의 천장부(ceiling)의 적어도 일부를 구성한다. 플라즈마 처리 챔버(10)의 내부에는, 샤워 헤드(13), 플라즈마 처리 챔버(10)의 측벽(10a) 및 기판 지지체(11)에 의해 규정된 플라즈마 처리 공간(10s)이 형성된다. 플라즈마 처리 챔버(10)는, 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s)으로 공급하기 위한 적어도 하나의 가스 공급구와, 플라즈마 처리 공간(10s)으로부터 가스를 배출하기 위한 적어도 하나의 가스 배출구를 갖는다. 측벽(10a)은 접지된다. 샤워 헤드(13) 및 기판 지지체(11)는, 플라즈마 처리 챔버(10)와는 전기적으로 절연된다.
기판 지지체(11)는, 본체 부재(111) 및 링 어셈블리(112)를 포함한다. 본체 부재(111)의 상면은, 기판(웨이퍼)(W)을 지지하기 위한 중앙 영역(111a)(기판 지지면)과, 링 어셈블리(112)를 지지하기 위한 환형 영역(111b)(링 지지면)을 갖는다. 환형 영역(111b)은, 평면에서 볼 때 중앙 영역(111a)을 둘러싸고 있다. 링 어셈블리(112)는, 1 또는 복수의 환형 부재를 포함하고, 1 또는 복수의 환형 부재 중 적어도 하나는 에지링이다.
일 실시형태에 있어서 본체 부재(111)는, 베이스(113) 및 정전 척(114)을 포함한다. 베이스(113)는 도전성 부재를 포함한다. 베이스(113)의 도전성 부재는 하부 전극으로서 기능한다. 정전 척(114)은, 베이스(113)의 상면에 배치된다. 정전 척(114)의 상면은 전술한 중앙 영역(111a) 및 환형 영역(111b)을 갖는다.
또한, 도시는 생략하지만, 기판 지지체(11)는, 링 어셈블리(112), 정전 척(114) 및 기판(W) 중 적어도 하나를 타겟 온도로 조절하도록 구성되는 온도 조절 모듈을 포함하여도 좋다. 온도 조절 모듈은, 히터, 전열 매체, 유로, 또는 이들의 조합을 포함하여도 좋다. 유로에는, 브라인이나 가스와 같은 전열 유체가 흐른다. 또한, 기판 지지체(11)는, 기판(W)의 이면과 정전 척(114)의 상면 사이에 전열 가스(백 사이드 가스)를 공급하도록 구성된 전열 가스 공급부를 포함하여도 좋다.
샤워 헤드(13)는, 가스 공급부(20)로부터의 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s) 내에 도입하도록 구성된다. 샤워 헤드(13)는, 적어도 하나의 가스 공급구(13a), 적어도 하나의 가스 확산실(13b), 및 복수의 가스 도입구(13c)를 갖는다. 가스 공급구(13a)에 공급된 처리 가스는, 가스 확산실(13b)을 통과하여 복수의 가스 도입구(13c)로부터 플라즈마 처리 공간(10s) 내로 도입된다. 또한, 샤워 헤드(13)는, 실리콘, 실리콘 카바이드 등의 도전성 부재를 포함한다. 샤워 헤드(13)의 도전성 부재는 상부 전극으로서 기능한다. 또한, 가스 도입부는, 샤워 헤드(13) 이외에, 측벽(10a)에 형성된 1 또는 복수의 개구부에 부착되는 1 또는 복수의 사이드 가스 주입부(SGI: Side Gas Injector)를 포함하여도 좋다.
가스 공급부(20)는, 적어도 하나의 가스 소스(21) 및 적어도 하나의 유량 제어기(22)를 포함하여도 좋다. 일 실시형태에 있어서, 가스 공급부(20)는, 적어도 하나의 처리 가스를, 각각에 대응하는 가스 소스(21)로부터 각각에 대응하는 유량 제어기(22)를 통해 샤워 헤드(13)에 공급하도록 구성된다. 각 유량 제어기(22)는, 예컨대 매스 플로우 컨트롤러 또는 압력 제어식 유량 제어기를 포함하여도 좋다. 또한, 가스 공급부(20)는, 적어도 하나의 처리 가스의 유량을 변조 또는 펄스화하는 1 또는 그 이상의 유량 변조 디바이스를 포함하여도 좋다.
전원(30)은, 적어도 하나의 임피던스 정합 회로를 통해 플라즈마 처리 챔버(10)에 결합되는 RF 전원(31)을 포함한다. RF 전원(31)은, 소스 RF 신호 및 바이어스 RF 신호와 같은 적어도 하나의 RF 신호(RF 전력)를, 기판 지지체(11)의 도전성 부재 및/또는 샤워 헤드(13)의 도전성 부재에 공급하도록 구성된다. 이에 따라, 플라즈마 처리 공간(10s)에 공급된 적어도 하나의 처리 가스로부터 플라즈마가 형성된다. 따라서, RF 전원(31)은, 플라즈마 처리 챔버(10)에 있어서 1 또는 그 이상의 처리 가스로부터 플라즈마를 생성하도록 구성되는 플라즈마 생성부의 적어도 일부로서 기능할 수 있다. 또한, 바이어스 RF 신호를 하부 전극에 공급함으로써, 기판(W)에 바이어스 전위가 발생하고, 형성된 플라즈마 내의 이온 성분을 기판(W)에 인입할 수 있다.
일 실시형태에 있어서, RF 전원(31)은, 제1 RF 생성부(31a) 및 제2 RF 생성부(31b)를 포함한다. 제1 RF 생성부(31a)는, 적어도 하나의 임피던스 정합 회로를 통해 기판 지지체(11)의 도전성 부재 및/또는 샤워 헤드(13)의 도전성 부재에 결합되어, 플라즈마 생성용 소스 RF 신호(소스 RF 전력)를 생성하도록 구성된다. 일 실시형태에 있어서, 소스 RF 신호는, 13 MHz∼150 MHz 범위 내의 주파수를 갖는다. 일 실시형태에 있어서, 제1 RF 생성부(31a)는, 다른 주파수를 갖는 복수의 소스 RF 신호를 생성하도록 구성되어도 좋다. 생성된 1 또는 복수의 소스 RF 신호는, 하부 전극이나 상부 전극에 공급된다. 제2 RF 생성부(31b)는, 적어도 하나의 임피던스 정합 회로를 통해 하부 전극에 결합되어, 바이어스 RF 신호(바이어스 RF 전력)를 생성하도록 구성된다. 일 실시형태에 있어서, 바이어스 RF 신호는, 소스 RF 신호보다 낮은 주파수를 갖는다. 일 실시형태에 있어서, 바이어스 RF 신호는, 400 kHz∼13.56 MHz 범위 내의 주파수를 갖는다. 일 실시형태에 있어서, 제2 RF 생성부(31b)는, 다른 주파수를 갖는 복수의 바이어스 RF 신호를 생성하도록 구성되어도 좋다. 생성된 1 또는 복수의 바이어스 RF 신호는, 하부 전극에 공급된다. 또한, 여러 가지 실시형태에 있어서, 소스 RF 신호 및 바이어스 RF 신호 중 적어도 하나가 펄스화되어도 좋다.
또한, 일 실시형태에 있어서 제2 RF 생성부(31b)는, 하부 전극에 대하여 바이어스 RF 신호(바이어스 RF 전력)를 공급하는 제1 기간(ON 기간)과, 바이어스 RF 신호(바이어스 RF 전력)의 공급을 정지하는 제2 기간(OFF 기간)을 주기적으로 반복하는 ON/OFF 제어에 의해, 하부 전극에 대하여 바이어스 RF 신호(바이어스 RF 전력)를 공급하여도 좋다. 또는, 일 실시형태에 있어서 제2 RF 생성부(31b)는, 하부 전극에 대하여 고레벨의 바이어스 RF 신호(바이어스 RF 전력)를 공급하는 제1 기간(High 기간)과, 저레벨의 바이어스 RF 신호(바이어스 RF 전력)를 공급하는 제2 기간(Low 기간)을 주기적으로 반복하는 High-Low 제어에 의해, 하부 전극에 대하여 바이어스 RF 신호(바이어스 RF 전력)를 공급하여도 좋다.
또한, 이하의 설명에 있어서 「Duty비」란, 바이어스 RF 신호(바이어스 RF 전력)의 공급 1주기(제1 기간과 제2 기간의 합계 시간) 내에서, 제1 기간이 차지하는 비율(제1 기간/(제1 기간+제2 기간))을 말하는 것으로 한다. 보다 구체적으로는, 바이어스 RF 신호(바이어스 RF 전력)의 공급이 ON/OFF 제어되는 경우에 있어서는, [ON 기간/(ON 기간+OFF 기간)]을 Duty비라고 하고, High-Low 제어되는 경우에 있어서는, [High 기간/(High 기간+Low 기간)]을 Duty비라고 한다.
또한, 전원(30)은, 플라즈마 처리 챔버(10)에 결합되는 DC 전원(32)을 포함하여도 좋다. DC 전원(32)은, 제1 DC 생성부(32a) 및 제2 DC 생성부(32b)를 포함한다. 일 실시형태에 있어서, 제1 DC 생성부(32a)는, 하부 전극에 접속되어, 제1 DC 신호를 생성하도록 구성된다. 생성된 제1 바이어스 DC 신호는, 하부 전극에 인가된다. 일 실시형태에 있어서, 제1 DC 신호가, 정전 척 내의 전극과 같은 다른 전극에 인가되어도 좋다. 일 실시형태에 있어서, 제2 DC 생성부(32b)는, 상부 전극에 접속되어, 제2 DC 신호를 생성하도록 구성된다. 생성된 제2 DC 신호는, 상부 전극에 인가된다. 여러 가지 실시형태에 있어서, 제1 및 제2 DC 신호 중 적어도 하나가 펄스화되어도 좋다. 또한, 본 실시형태에 있어서는 제1 및 제2 DC 생성부(32a, 32b)는, RF 전원(31)에 더하여 설치되어도 좋고, 제1 DC 생성부(32a)가 제2 RF 생성부(31b) 대신에 설치되어도 좋다.
배기 시스템(40)은, 예컨대 플라즈마 처리 챔버(10)의 바닥부에 설치된 가스 배출구(10e)에 접속될 수 있다. 배기 시스템(40)은, 압력 조정 밸브 및 진공 펌프를 포함하여도 좋다. 압력 조정 밸브에 의해, 플라즈마 처리 공간(10s) 내의 압력이 조정된다. 진공 펌프는, 터보 분자 펌프, 드라이 펌프 또는 이들 조합을 포함하여도 좋다.
제어부(2)는, 본 개시에 있어서 설명되는 여러 가지 공정을 플라즈마 처리 장치(1)에 실행시키는 컴퓨터 실행 가능한 명령을 처리한다. 제어부(2)는, 여기서 설명되는 여러 가지 공정을 실행하도록 플라즈마 처리 장치(1)의 각 요소를 제어하도록 구성될 수 있다. 일 실시형태에 있어서, 제어부(2)의 일부 또는 전부가 플라즈마 처리 장치(1)에 포함되어도 좋다. 제어부(2)는, 예컨대 컴퓨터(2a)를 포함하여도 좋다. 컴퓨터(2a)는, 예컨대, 처리부(CPU: Central Processing Unit)(2a1), 기억부(2a2), 및 통신 인터페이스(2a3)를 포함하여도 좋다. 처리부(2a1)는, 기억부(2a2)에 저장된 프로그램에 기초하여 여러 가지 제어 동작을 행하도록 구성될 수 있다. 기억부(2a2)는, RAM(Random Access Memory), ROM(Read Only Memory), HDD(Hard Disk Drive), SSD(Solid State Drive), 또는 이들 조합을 포함하여도 좋다. 통신 인터페이스(2a3)는, LAN(Local Area Network) 등의 통신 회선을 통해 플라즈마 처리 장치(1)와의 사이에서 통신하여도 좋다.
이상, 여러 가지 예시적 실시형태에 대해서 설명하였으나, 전술한 예시적 실시형태에 한정되지 않고, 다양한 추가, 생략, 치환, 및 변경이 이루어져도 좋다. 또한, 상이한 실시형태에 있어서의 요소를 조합하여 다른 실시형태를 형성하는 것이 가능하다.
예컨대, 본 실시형태에 있어서는 플라즈마 처리 시스템이 용량 결합형(CCP; Capacitively Coupled Plasma) 플라즈마 처리 장치(1)를 갖는 경우를 예로 설명을 행하였으나, 플라즈마 처리 시스템의 구성은 이것에 한정되는 것은 아니다. 예컨대 플라즈마 처리 시스템은, 유도 결합 플라즈마(ICP; Inductively Coupled Plasma), ECR 플라즈마(Electron-Cyclotron-resonance plasma), 헬리콘파 여기 플라즈마(HWP: Helicon Wave Plasma), 또는, 표면파 플라즈마(SWP: Surface Wave Plasma) 등의 플라즈마 생성부를 포함하는 처리 장치를 갖고 있어도 좋다. 또한, AC(Alternating Current) 플라즈마 생성부 및 DC(Direct Current) 플라즈마 생성부를 포함하는, 여러 가지 타입의 플라즈마 생성부를 포함하는 처리 장치가 이용되어도 좋다.
<플라즈마 처리 방법>
다음으로, 이상과 같이 구성된 플라즈마 처리 장치(1)를 이용하여 행해지는 본 개시의 기술에 따른 기판(W)의 에칭 처리에 대해서 설명한다.
본 실시형태의 에칭 처리는, 하지층과, 하지층 상에 형성된 에칭 대상층을 갖는 기판에 적용된다. 하지층은, 예컨대, 실리콘 질화막이다. 에칭 대상층은, 예컨대, 실리콘 함유막이다. 실리콘 함유막은, 실리콘 산화막, 실리콘 질화막 및 폴리실리콘막으로 이루어진 군으로부터 선택되는 적어도 1종이어도 좋다. 또한, 에칭 대상층 상에는, 마스크층이 형성되어도 좋다. 마스크층은, 유기막 및 붕소 함유막으로 이루어진 군으로부터 선택되는 적어도 1종으로 구성되어도 좋다. 유기막으로서는, 예컨대, 포토레지스트, 스핀온 카본, 탄화텅스텐 또는 비정질 카본을 이용할 수 있다. 붕소 함유막으로서는, 예컨대, 질화붕소 또는 탄화붕소를 이용할 수 있다.
도 2의 (a)는, 본 실시형태의 에칭 처리가 적용되는 기판(W)의 일례를 나타낸 도면이다. 기판(W)은, 하지층(G)과, 하지층(G) 상에 설치된 에칭 대상층(E)과, 에칭 대상층 상에 설치된 마스크층(M)을 포함한다. 도 2의 (a)에 도시된 예에 있어서, 에칭 대상층(E)은 제1 영역(R1) 및 제2 영역(R2)을 포함한다. 제1 영역 및 제2영역은 모두 실리콘 함유막이다. 제1 영역(R1)은, 전술한 실리콘 함유막으로부터 선택되는 적어도 2종의 막, 도시한 예에서는 실리콘 산화막(Ox)과 실리콘 질화막(Nit)이 교대로 적층된 다층막(ON)이다. 또한, 제2 영역(R2)은, 단층의 실리콘 산화막(Ox)이다.
본 실시형태에서는, 도 2의 (b)에 도시된 바와 같이, 에칭 처리에 의해 에칭 대상층(E)에 고어스펙트비의 에칭 패턴인 트렌치 홀(H)을 형성한다. 본 실시형태의 에칭 처리는, 단계 S1∼S4를 포함한다.
단계 S1에서는, 플라즈마 처리 챔버(10)의 내부에 기판(W)을 반입하고, 기판 지지체(11) 상에 기판(W)을 배치한다. 그 후, 정전 척(114)에 직류 전압을 공급함으로써, 기판(W)은 정전 척(114)에 흡착 유지된다. 정전 척(114)에 기판(W)이 유지되면, 배기 시스템(40)에 의해 플라즈마 처리 챔버(10)의 내부가 원하는 진공도까지 감압된다.
단계 S2에서는, 우선, 가스 공급부(20)로부터 샤워 헤드(13)를 통해 플라즈마 처리 공간(10s)에 처리 가스를 공급한다. 또한, 제1 RF 생성부(31a)에 의해 소스 RF 전력을 하부 전극에 공급하고, 처리 가스를 여기시켜 플라즈마를 생성한다. 또한, 제2 RF 생성부(31b)에 의해 바이어스 RF 전력을 하부 전극에 주기적으로 공급한다. 제2 RF 생성부(31b)로부터 하부 전극에 대한 바이어스 RF 전력의 공급은, 상기한 바와 같이, 제1 기간과 제2 기간을 주기적으로 반복하는 ON/OFF 제어, 또는 High-Low 제어에 의해 실행될 수 있다. 그리고, 생성된 플라즈마의 작용에 의해, 기판(W) 상에 형성된 에칭 대상층(E)에 에칭 처리가 행해진다.
본 실시형태에 있어서, 단계 S2에 있어서의 바이어스 RF 전력이 공급되는 주기를 규정하는 주파수는, 1 kHz∼10 kHz여도 좋다.
이 바이어스 RF 전력의 크기는, 20 kW 이상 50 kW 이하, 바람직하게는 23 kW 이상 40 kW 이하로 제어된다. 바이어스 RF 전력의 크기를 20 kW 이상으로 함으로써 에칭 처리에 있어서의 트렌치 홀(H)에 입사되는 이온의 수직 성분을 크게 할 수 있음과 더불어, 50 kW 이하로 함으로써 마스크의 선택비가 저하되는 것을 억제할 수 있다.
또한, 1주기(상기한 제1 기간+제2 기간) 내에서 바이어스 RF 전력이 공급되는 기간, 또는 고레벨의 바이어스 RF 전력이 공급되는 기간(상기한 제1 기간)이 차지하는 비율인 Duty비는, 5% 이상 50% 이하, 바람직하게는 10% 이상 40% 이하로 제어된다. 이에 따라, 바이어스 RF 전력이 공급되지 않는 기간에 있어서 기판(W)(트렌치 홀(H))에 인입하는 음이온의 양을 증가시켜, 차징을 저감할 수 있다. 이 때문에, 바이어스 RF 전력이 공급되는 기간에 있어서, 트렌치 홀(H)에 입사되는 이온의 수직 성분을 크게 할 수 있다. 또한, Duty비를 5% 이상으로 제어함으로써, 바이어스 RF 전력이 공급되는 시간이 극단적으로 짧아지는 것이 억제되고, 이 결과, 에치 레이트나 스루풋의 저하를 억제할 수 있다.
이와 같이, 20 kW 이상 50 kW 이하, Duty비가 5% 이상 50% 이하인 바이어스 RF 전력을 공급함으로써, 트렌치 홀(H)의 측벽에 있어서의 손상이 억제되어, LER을 개선할 수 있다.
단계 S2에 있어서, 처리 가스는, 플루오로카본 가스 및 하이드로플루오로카본 가스로 이루어진 군으로부터 선택되는 적어도 1종의 탄소 함유 가스와, 산소 함유 가스를 포함한다. 플루오로카본 가스는, C4F6 가스, C4F8 가스 및 C3F8 가스로 이루어진 군으로부터 선택되는 적어도 1종이어도 좋다. 하이드로플루오로카본 가스는, CH2F2 가스, CHF3 가스 및 CH3F 가스로 이루어진 군으로부터 선택되는 적어도 1종이어도 좋다. 산소 함유 가스는, O2 가스, CO 가스 및 CO2 가스로 이루어진 군으로부터 선택되는 적어도 1종이어도 좋다. 또한, 처리 가스에는, 다른 가스가 더 포함되어도 좋다. 예컨대, COS 가스, NF3 가스 및 SF6 가스로 이루어진 군으로부터 선택되는 적어도 1종의 가스가 포함되어도 좋다.
또한, 도 2의 (a)에 도시된 바와 같은, 에칭 대상층(E)이 제1 영역(R1) 및 제2 영역(R2)을 갖는 기판(W)을 에칭 처리하는 경우, 단계 S2는, 후술하는 단계 S21∼S22를 포함하여도 좋다. 이 경우, 단계 S21 및 단계 S22에 있어서의 바이어스 RF 전력은, 전술한 단계 S2에 있어서의 바이어스 RF 전력과 마찬가지로 설정하여도 좋다. 또한, 단계 S21에 있어서의 제1 처리 가스 및 단계 S22에 있어서의 제2 처리 가스는, 전술한 단계 S2에 있어서의 처리 가스로서 예시한 가스를 이용할 수 있다.
단계 S21에서는, 플루오로카본 가스, 하이드로플루오로카본 가스 및 산소 함유 가스를 포함하는 제1 처리 가스로부터 생성된 플라즈마에 의해 에칭 대상층(E)을 에칭한다. 단계 S21에 있어서는, 에칭 대상층(E)에 형성되는 트렌치 홀(H)의 폭을 나타내는 CD(Critical dimension)값을 확대시키지 않는 조건이 선택된다. 구체적으로는, 산소 함유 가스에 대한 플루오로카본 가스의 유량비가 1.0보다 커지도록, 제1 처리 가스에 포함되는 산소 함유 가스 및 플루오로카본 가스의 유량이 선택된다. 이 조건에서는, 트렌치 홀(H)의 측벽에 플루오로카본을 포함하는 폴리머가 퇴적되고, 이것이 보호막으로서 기능하기 때문에, CD값의 확대가 억제된다.
또한, 단계 S21에 있어서 이용되는 제1 처리 가스는, 후술하는 단계 S22에 있어서 이용되는 제2 처리 가스에 비해, 하이드로플루오로카본 가스에 대한 플루오로카본 가스의 유량비가 크게 설정된다. 플루오로카본 가스로부터 생성된 플라즈마는, 실리콘 질화막(Nit)보다 실리콘 산화막(Ox)에 대하여 높은 에칭 레이트를 갖는다. 따라서, 제1 처리 가스로부터 생성된 플라즈마에 의한 제2 영역(R2)의 에칭 레이트는, 상기 제1 처리 가스로부터 생성된 플라즈마에 의한 제1 영역(R1)의 에칭 레이트보다 높다. 이 때문에, 단계 S21에 있어서는, 제1 영역(R1)보다 제2 영역(R2)이 우선적으로 에칭된다.
이하에, 단계 S21(제1 에칭 처리)에 있어서의 각종 에칭 처리 조건을 예시한다. 또한, 이하에 나타내는 처리 조건은 전부 예시이며, 제1 에칭 처리의 처리 조건은 임의로 선택될 수 있다.
·제1 처리 가스
플루오로카본 가스의 유량: 50∼200 sccm
하이드로플루오로카본 가스의 유량: 50∼200 sccm
산소 함유 가스의 유량: 50∼200 sccm
·소스 RF 전력: 6000∼8000 W
·바이어스 RF 전력: 20 kW 이상 50 kW 이하(예컨대 25 kW)
·바이어스 RF 전력의 Duty비: 5% 이상 50% 이하(예컨대 35%)
·플라즈마 처리 챔버의 압력: 20∼100 mT
·처리 시간: 20∼90 sec
단계 S22에서는, 플루오로카본 가스, 하이드로플루오로카본 가스 및 산소 함유 가스를 포함하는 제2 처리 가스로부터 생성된 플라즈마에 의해 에칭 대상층(E)을 에칭한다. 단계 S22에 있어서는, 에칭 대상층(E)에 형성되는 트렌치 홀(H)의 CD값을 확대시키는 조건이 선택된다. 구체적으로는, 산소 함유 가스에 대한 플루오로카본 가스의 유량비가 1.0 이하가 되도록, 제2 처리 가스에 포함되는 산소 함유 가스 및 플루오로카본 가스의 유량비가 선택된다. 이 조건에서는, 트렌치 홀(H)의 측벽에 퇴적된 폴리머가 산소 함유 가스로부터 생성된 플라즈마에 의해 제거되고, 트렌치 홀(H)의 깊이 방향뿐만 아니라 폭 방향(깊이 방향과 수직인 방향)으로의 에칭이 진행되기 때문에, CD값이 확대된다.
또한, 단계 S22에 있어서 이용되는 제2 처리 가스는, 전술한 단계 S21에 있어서 이용되는 제1 처리 가스에 비해, 하이드로플루오로카본 가스에 대한 플루오로카본 가스의 유량비가 작게 설정된다. 하이드로플루오로카본 가스로부터 생성된 플라즈마는, 실리콘 산화막(Ox)보다 실리콘 질화막(Nit)에 대하여 높은 에칭 레이트를 갖는다. 따라서, 제2 처리 가스로부터 생성된 플라즈마에 의한 제1 영역(R1)의 에칭 레이트는, 상기 제2 처리 가스로부터 생성된 플라즈마에 의한 제2 영역(R2)의 에칭 레이트보다 높다. 이 때문에, 단계 S22에 있어서는, 제2 영역(R2)보다 제1 영역(R1)이 우선적으로 에칭된다.
이하에, 단계 S22(제2 에칭 처리)에 있어서의 각종 에칭 처리 조건을 예시한다. 또한, 이하에 나타내는 처리 조건은 전부 예시이며, 제2 에칭 처리의 처리 조건은 임의로 선택될 수 있다.
·제2 처리 가스
플루오로카본 가스의 유량: 40∼100 sccm
하이드로플루오로카본 가스의 유량: 40∼100 sccm
산소 함유 가스의 유량: 40∼100 sccm
·소스 RF 전력: 6000∼8000 W
·바이어스 RF 전력: 20 kW 이상 50 kW 이하(예컨대 25 kW)
·바이어스 RF 전력의 Duty비: 5% 이상 50% 이하(예컨대 35%)
·플라즈마 처리 챔버의 압력: 20∼100 mT
·처리 시간: 10∼30 sec
또한, 단계 S21과 단계 S22를 교대로 반복하여 실행하여도 좋다. 이 경우, 제1 영역(R1)의 에칭 레이트와 제2 영역(R2)의 에칭 레이트 사이에 차이가 생기는 것이 억제된다. 즉, 제1 영역(R1)에 형성되는 트렌치 홀(H)의 깊이와, 제2 영역(R2)에 형성되는 트렌치 홀(H)의 깊이 사이에 차이가 생기는 것이 적절히 억제된다.
또한, 단계 S21의 처리 시간과 단계 S22의 처리 시간은, 에칭 대상으로 하는 막의 종류나 두께 등에 따라 적절하게 조정된다. 일례에서는, 단계 S21(제1 에칭 처리)의 처리 시간에 대한 단계 S22(제2 에칭 처리)의 처리 시간의 비율은, 2∼3으로 조정된다.
본 실시형태에 따른 단계 S2(단계 S21 및 단계 S22)에 있어서는, 제2 DC 생성부(32b)로부터 기판 지지체(11)에 대향하는 상부 전극에, 음극성의 직류 전압을 주기적으로 인가하여도 좋다. 이에 따라, 플라즈마 처리 공간(10s) 내에 존재하는 양이온이 상부 전극에 충돌하여, 상부 전극으로부터 2차 전자가 방출된다. 방출된 2차 전자가 기판(W)에 조사됨으로써 마스크층(M)이 개질된다. 또한, 상부 전극이 실리콘을 포함하는 경우에는, 상부 전극에 양이온이 충돌함으로써 2차 전자와 함께 실리콘 원자가 방출된다. 이 실리콘 원자는, 하기 (1)에 나타내는 반응에 의해, 플라즈마 처리 공간(10s) 내 또는 기판(W) 상의 과잉의 불소 원자와 반응하여, 과잉의 불소 원자를 제거한다. 이 결과, 에칭 처리에 따른 마스크층(M)의 손상이 억제되기 때문에, 트렌치 홀(H)의 LER을 더욱 개선할 수 있다.
Si+4F→SiF4↑ (1)
이 직류 전압은, 1주기 내에서 바이어스 RF 전력이 기판 지지체(11)에 공급되거나 또는 고레벨의 바이어스 RF 전력이 공급되는 제1 기간에 제1 전압이 인가되고, 1주기 내에서 바이어스 RF 전력이 기판 지지체(11)에 공급되지 않거나 또는 저레벨의 바이어스 RF 전력이 공급되는 제2 기간에 제1 전압과 크기가 상이한 제2 전압이 인가되도록 제어되어도 좋다. 제2 전압의 절대값은, 제1 전압의 절대값보다 커도 좋다. 일례에서는, 제1 전압의 절대값은 250 이상 500 V 이하여도 좋다. 또한, 제2 전압의 절대값은 1000 V 이상이어도 좋다.
단계 S2(단계 S21 및 단계 S22) 후에, 단계 S3으로서, 단계 S2에 의한 에칭 처리가, 미리 설정된 소정의 처리 종료 조건을 충족시키는지 여부를 판정하는 공정을 포함하여도 좋다. 소정 조건을 충족시키는 경우, 기판(W)에 대한 에칭 처리를 종료한다. 한편, 소정 조건을 충족시키지 않는 경우, 기판(W)에 대하여, 단계 S2가 재차 실행된다. 소정 조건은, 처리 시간이나 에칭 처리에 의해 형성된 트렌치 홀(H)의 깊이여도 좋다. 또한, 소정 조건은, 단계 S2로서 단계 S21 및 단계 S22를 반복하여 실행하는 경우는, 단계 S21 및 단계 S22의 반복 횟수여도 좋다.
단계 S2 또는 단계 S3이 완료되면, 플라즈마 처리 장치(1)에 있어서의 에칭 처리를 종료한다. 에칭 처리를 종료할 때에는, 우선, RF 전원(31)으로부터의 소스 RF 전력 및 바이어스 RF 전력의 공급, DC 전원(32)으로부터의 직류 전압의 인가, 및 가스 공급부(20)에 의한 처리 가스의 공급을 정지한다. 계속해서, 기판(W)의 이면으로의 전열 가스의 공급을 정지하고, 정전 척에 의한 기판(W)의 흡착 유지를 정지한다.
에칭 처리가 행해진 기판(W)은, 그 후, 도시하지 않은 기판 반송 기구에 의해 플라즈마 처리 챔버(10)로부터 반출되고(도 3의 단계 S4: 기판(W)의 반출), 기판(W)에 대한 일련의 플라즈마 처리가 종료된다.
(실시예)
도 4는 실시예에 따른 에칭 처리 결과의 일례를 나타낸 설명도이다. 도 4의 (a)는, 참고예로서, 기판 지지체(11)에 13 kW이고, Duty비가 70%인 바이어스 RF 전력을 공급하고, 상부 전극에 -250 V의 직류 전압을 인가한 경우에 있어서의, 트렌치 홀(H)의 LER의 평균값 및 LER의 편차(3σ)의 값을 각각 나타낸 도면이다. 도 4의 (b)는, 실시예 1로서, 기판 지지체(11)에 25 kW이고, Duty비가 35%인 바이어스 RF 전력을 공급하고, 상부 전극에 -250 V의 직류 전압을 인가한 경우에 있어서의, 트렌치 홀(H)의 LER의 평균값 및 LER의 편차(3σ)의 값을 각각 나타낸 도면이다. 도 4의 (c)는, 실시예 2로서, 기판 지지체(11)에 25 kW이고, Duty비가 35%인 바이어스 RF 전력을 공급하고, 상부 전극에 -500 V의 직류 전압을 인가한 경우에 있어서의, 트렌치 홀(H)의 LER의 평균값 및 LER의 편차(3σ)를 각각 나타낸 도면이다.
또한, 에칭 처리에 있어서의 그 밖의 조건(소스 RF 전력의 공급 조건이나 사이클수 등)은 도 4에 나타낸 바와 같다.
도 4에 도시된 바와 같이, 참고예에 비해, 실시예 1 및 2에서는 트렌치 홀(H)의 형상이 양호하다. 구체적으로는, LER의 평균값(Ave. LER) 및 LER의 편차(3σ)가 감소하고 있고, 트렌치 홀(H)의 러프니스가 작아지고 있는 것을 알 수 있다. 이것은, 전술한 바와 같이 바이어스 RF 전력을 크게 함과 더불어 Duty비를 작게 하고, 트렌치 홀(H)에 입사되는 이온의 수직 성분을 크게 함으로써, 트렌치 홀(H)의 측벽의 손상이 억제되는 것에 기인하는 것으로 생각된다.
또한, 실시예 1과 실시예 2의 비교에 의해, 상부 전극에 인가하는 직류 전압의 절대값이 클수록, 트렌치 홀(H)의 LER의 평균값 및 LER의 편차(3σ)가 더욱 감소하고 있는 것을 알 수 있다. 이것은, 상부 전극에 인가하는 직류 전압의 절대값이 클수록, 마스크층(M)의 개질이나 과잉의 불소 원자의 제거의 효과가 커서, 에칭 처리에 따른 마스크층(M)의 손상이 억제되는 것에 기인하는 것으로 생각된다.
또한, 이상의 실시형태에 있어서는, 플라즈마 내의 이온 성분을 기판(W)에 인입하기 위해, 제2 RF 생성부(31b)로부터 바이어스 RF 전력을 기판 지지체(11)에 공급하였다. 이 바이어스 RF 전력 대신에, RF 전력 이외의 전기 바이어스를 기판 지지체(11)에 공급하여도 좋다. 여기서, 전기 바이어스란, 펄스 전원으로부터 ON 기간과 OFF 기간과 주기적으로 반복하도록 공급되는 펄스형의 전압(상기한 ON/OFF 제어)이어도 좋고, 전압값의 절대값이 고레벨(High 기간)과 저레벨(Low 기간)을 주기적으로 반복하도록 공급되는 전압(상기한 High-Low 제어)이어도 좋다. 펄스 전원은, 전원 자체가 펄스파를 공급하도록 구성되어도 좋고, 펄스 전원의 하류측에 전압을 펄스화하기 위한 디바이스를 구비하여도 좋다. 일례에서는, 전기 바이어스는, 기판(W)에 음의 전위가 발생하도록 하부 전극에 공급된다. 보다 구체적으로, 상기한 High-Low 제어되는 경우, 상기한 고레벨과 저레벨 모두 음의 값을 갖는다. 전기 바이어스는, 전술한 제1 DC 생성부(32a)로부터 공급되는 음극성의 직류 전압의 펄스여도 좋다. 또한, 전기 바이어스는, 직사각형파의 펄스여도 좋고, 삼각파의 펄스여도 좋으며, 임펄스여도 좋고, 또는 그 밖의 전압 파형을 갖고 있어도 좋다.
전기 바이어스의 주파수는, 바이어스 RF 전력과 마찬가지로, 1 kHz∼10 kHz여도 좋다.
또한, 전기 바이어스의 크기는, 에칭 대상층(E)에 입사되는 이온의 평균 에너지가, 전술한 바이어스 RF 전력과 같은 정도가 되도록 조정된다. 일례에서는, 전기 바이어스의 크기의 절대값은, 7 kV 이상 20 kV 이하로 제어된다. 전기 바이어스의 크기의 절대값이 20 kV를 초과하는 경우, 마스크의 선택비가 저하될 우려가 있다.
또한, 1주기(상기한 제1 기간+제2 기간) 내에서 전기 바이어스가 공급되는 기간, 또는 고레벨의 전기 바이어스가 공급되는 기간(상기한 제1 기간)이 차지하는 비율인 Duty비는, 바이어스 RF 전력과 마찬가지로, 5% 이상 50% 이하, 바람직하게는 10% 이상 40% 이하로 제어된다.
이상의 조건으로, 전기 바이어스를 공급함으로써, 바이어스 RF 전력의 경우와 마찬가지로, 트렌치 홀(H)에 입사되는 이온의 수직 성분을 크게 할 수 있어, 트렌치 홀(H)의 측벽의 손상이 억제되기 때문에, LER을 개선할 수 있다.
기판 지지체(11)에 전기 바이어스를 공급하는 경우에 있어서도, 제2 DC 생성부(32b)로부터 기판 지지체(11)에 대향하는 상부 전극에, 음극성의 직류 전압을 주기적으로 인가하여도 좋다. 이 경우, 기판 지지체(11)에 전기 바이어스가 인가되거나 또는 고레벨의 전기 바이어스가 인가되는 제1 기간에 제1 전압을 공급한다. 또한, 기판 지지체(11)에 전기 바이어스가 공급되지 않거나 또는 저레벨의 전기 바이어스가 인가되는 제2 기간에 제2 전압을 공급한다. 제1 전압 및 제2 전압의 크기는, 전술한 바이어스 RF 전력을 공급하는 경우와 마찬가지여도 좋다.
이상, 본 실시형태 및 그 변형례에 대해서 설명하였으나, 이들 실시형태는 모든 점에서 예시로서 제한적인 것은 아니라고 생각되어야 한다. 상기한 실시형태는, 첨부한 청구범위 및 그 주지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 좋다.
1 : 플라즈마 처리 장치 10 : 플라즈마 처리 챔버
10s : 플라즈마 처리 공간 11 : 기판 지지체
30 : 전원 LF : 고주파 전력
ON : 다층막 Ox : 실리콘 산화막
R1 : 제1 영역 R2 : 제2 영역
SiN : 실리콘 질화막 W : 기판

Claims (20)

  1. 에칭 방법으로서,
    (A) 실리콘 함유막을 갖는 기판을 기판 지지체에 제공하는 공정과,
    (B) 상기 기판 지지체에, 20 kW 이상 50 kW 이하, Duty비가 5% 이상 50% 이하인 바이어스 RF 전력을 주기적으로 공급하는 공정과,
    (C) 플루오로카본 가스 및 산소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해, 상기 실리콘 함유막을 에칭하는 공정
    을 포함하는, 에칭 방법.
  2. 제1항에 있어서,
    상기 바이어스 RF 전력이 23 kW 이상 40 kW 이하인 것인, 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 바이어스 RF 전력의 Duty비가 10% 이상 40% 이하인 것인, 에칭 방법.
  4. 에칭 방법으로서,
    (A) 실리콘 함유막을 갖는 기판을 기판 지지체에 제공하는 공정과,
    (B) 상기 기판 지지체에, 7 kV 이상 20 kV 이하, Duty비가 5% 이상 50% 이하인 전기 바이어스를 공급하는 공정과,
    (C) 플루오로카본 가스 및 산소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해, 상기 실리콘 함유막을 에칭하는 공정
    을 포함하는, 에칭 방법.
  5. 제4항에 있어서,
    상기 전기 바이어스의 Duty비는 10% 이상 40% 이하인 것인, 에칭 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 실리콘 함유막은, 실리콘 산화막, 실리콘 질화막 및 폴리실리콘막으로 이루어진 군으로부터 선택되는 적어도 2종의 막이 적층된 다층막을 갖는 제1 영역과, 실리콘 산화막의 단층막을 갖는 제2 영역을 포함하는 것인, 에칭 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 실리콘 함유막은, 실리콘 산화막과 실리콘 질화막이 교대로 적층된 다층막을 갖는 제1 영역과, 실리콘 산화막의 단층막을 갖는 제2 영역을 포함하는 것인, 에칭 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 (C)는,
    (C1) 플루오로카본 가스, 하이드로플루오로카본 가스 및 산소 함유 가스를 포함하고, 상기 산소 함유 가스에 대한 상기 플루오로카본 가스의 유량비가 1.0보다 큰 제1 처리 가스로부터 생성된 플라즈마에 의해, 상기 실리콘 함유막을 에칭하는 공정과,
    (C2) 플루오로카본 가스, 하이드로플루오로카본 가스 및 산소 함유 가스를 포함하고, 상기 산소 함유 가스에 대한 상기 플루오로카본 가스의 유량비가 1.0 이하인 제2 처리 가스로부터 생성된 플라즈마에 의해, 상기 실리콘 함유막을 에칭하는 공정
    을 포함하는 것인, 에칭 방법.
  9. 제8항에 있어서,
    상기 제1 처리 가스에 있어서의 상기 하이드로플루오로카본 가스에 대한 상기 플루오로카본 가스의 유량비는, 상기 제2 처리 가스에 있어서의 상기 하이드로플루오로카본 가스에 대한 상기 플루오로카본 가스의 유량비보다 큰 것인, 에칭 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 (C1)과 상기 (C2)를 포함하는 사이클을 1회 이상 실시하는 것인, 에칭 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 (C1)의 처리 시간에 대한 상기 (C2)의 처리 시간의 비는 2∼3인 것인, 에칭 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    (D) 상기 기판 지지체에 대향하는 상부 전극에, 음극성의 직류 전압을 인가하는 공정을 더 포함하는, 에칭 방법.
  13. 제12항에 있어서,
    상기 (D)는,
    (D1) 상기 기판 지지체에 바이어스 RF 전력 또는 전기 바이어스가 공급되는 제1 기간에, 제1 전압을 인가하는 공정과,
    (D2) 상기 기판 지지체에 상기 바이어스 RF 전력 또는 상기 전기 바이어스가 공급되지 않는 제2 기간에, 상기 제1 전압과 절대값이 상이한 제2 전압을 인가하는 공정
    을 포함하는 것인, 에칭 방법.
  14. 제13항에 있어서,
    상기 제2 전압의 절대값은, 상기 제1 전압의 절대값보다 큰 것인, 에칭 방법.
  15. 제14항에 있어서,
    상기 제1 전압의 절대값은 250 V 이상 500 V 이하이고, 상기 제2 전압의 절대값은 1000 V 이상인 것인, 에칭 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 실리콘 함유막 상에, 패턴이 형성된 탄소 또는 붕소를 포함하는 마스크층을 갖는 것인, 에칭 방법.
  17. 플라즈마 처리 장치로서,
    가스 공급구 및 배출구를 갖는 처리 챔버와,
    상기 처리 챔버의 내부에 설치된 기판 지지체와,
    플라즈마를 생성하기 위한 플라즈마 생성부와,
    상기 기판 지지체에 전력을 공급하는 전원과,
    제어부
    를 구비하고,
    상기 제어부는,
    (A) 실리콘 함유막을 갖는 기판을 상기 기판 지지체에 제공하는 공정과,
    (B) 상기 기판 지지체에, 20 kW 이상 50 kW 이하, Duty비가 5% 이상 50% 이하인 바이어스 RF 전력을 주기적으로 공급하는 공정과,
    (C) 플루오로카본 가스 및 산소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해, 상기 실리콘 함유막을 에칭하는 공정
    을 포함하는 처리를 실행하는 것인, 플라즈마 처리 장치.
  18. 제17항에 있어서,
    상기 바이어스 RF 전력은 23 kW 이상 40 kW 이하인 것인, 플라즈마 처리 장치.
  19. 플라즈마 처리 장치로서,
    가스 공급구 및 배출구를 갖는 처리 챔버와,
    상기 처리 챔버의 내부에 설치된 기판 지지체와,
    플라즈마를 생성하기 위한 플라즈마 생성부와,
    상기 기판 지지체에 전력을 공급하는 전원과,
    제어부
    를 구비하고,
    상기 제어부는,
    (A) 실리콘 함유막을 갖는 기판을 기판 지지체에 제공하는 공정과,
    (B) 상기 기판 지지체에, 7 kV 이상 20 kV 이하, Duty비가 5% 이상 50% 이하인 전기 바이어스를 공급하는 공정과,
    (C) 플루오로카본 가스 및 산소 함유 가스를 포함하는 처리 가스로부터 생성된 플라즈마에 의해, 상기 실리콘 함유막을 에칭하는 공정
    을 포함하는 처리를 실행하는 것인, 플라즈마 처리 장치.
  20. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 Duty비는 10% 이상 40% 이하인 것인, 플라즈마 처리 장치.
KR1020237037726A 2021-04-14 2022-04-11 에칭 방법 및 플라즈마 처리 장치 KR20230165819A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-068571 2021-04-14
JP2021068571 2021-04-14
PCT/JP2022/017522 WO2022220224A1 (ja) 2021-04-14 2022-04-11 エッチング方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
KR20230165819A true KR20230165819A (ko) 2023-12-05

Family

ID=83640063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237037726A KR20230165819A (ko) 2021-04-14 2022-04-11 에칭 방법 및 플라즈마 처리 장치

Country Status (6)

Country Link
US (1) US20240038501A1 (ko)
JP (1) JPWO2022220224A1 (ko)
KR (1) KR20230165819A (ko)
CN (1) CN117099189A (ko)
TW (1) TW202247281A (ko)
WO (1) WO2022220224A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051750A (ja) 2014-08-29 2016-04-11 東京エレクトロン株式会社 エッチング方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
JP6945388B2 (ja) * 2017-08-23 2021-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
US11257678B2 (en) * 2019-04-19 2022-02-22 Hitachi High-Tech Corporation Plasma processing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051750A (ja) 2014-08-29 2016-04-11 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
TW202247281A (zh) 2022-12-01
WO2022220224A1 (ja) 2022-10-20
JPWO2022220224A1 (ko) 2022-10-20
CN117099189A (zh) 2023-11-21
US20240038501A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
JP5710267B2 (ja) シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング
KR102362446B1 (ko) 에칭 방법
US20200168468A1 (en) Etching method and substrate processing apparatus
US11972925B2 (en) Plasma processing apparatus and plasma processing method
JP6959999B2 (ja) プラズマ処理方法
KR20230165819A (ko) 에칭 방법 및 플라즈마 처리 장치
US10283368B2 (en) Plasma etching method and plasma etching apparatus
JP2022102856A (ja) プラズマ処理装置及びプラズマ処理方法
US20220319860A1 (en) Etching method and etching processing apparatus
WO2023058582A1 (ja) エッチング方法及びエッチング装置
JP2020077753A (ja) 処理方法及び基板処理装置
JP2022158811A (ja) エッチング方法及びエッチング処理装置
US20220238348A1 (en) Substrate processing method and substrate processing apparatus
WO2022215556A1 (ja) エッチング方法及びエッチング処理装置
WO2023048281A1 (ja) プラズマ処理方法及びプラズマ処理システム
WO2024070580A1 (ja) プラズマ処理装置及び電源システム
WO2023214575A1 (ja) プラズマ処理方法及びプラズマ処理装置
WO2023233673A1 (ja) エッチング方法及びプラズマ処理装置
US20240087846A1 (en) Plasma processing apparatus and rf system
JP2023109496A (ja) エッチング方法及びプラズマ処理装置
KR20230161474A (ko) 에칭 방법 및 에칭 장치
JP2023109497A (ja) エッチング方法及びプラズマ処理装置
JP2024017869A (ja) エッチング方法及び基板処理装置
JP2022102855A (ja) プラズマ処理装置及びプラズマ処理方法
KR20230162544A (ko) 에칭 방법 및 플라즈마 처리 장치