CN117099189A - 蚀刻方法和等离子体处理装置 - Google Patents

蚀刻方法和等离子体处理装置 Download PDF

Info

Publication number
CN117099189A
CN117099189A CN202280026699.1A CN202280026699A CN117099189A CN 117099189 A CN117099189 A CN 117099189A CN 202280026699 A CN202280026699 A CN 202280026699A CN 117099189 A CN117099189 A CN 117099189A
Authority
CN
China
Prior art keywords
gas
bias
silicon
etching
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280026699.1A
Other languages
English (en)
Inventor
中川显
小松贤次
上村一真
平山司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN117099189A publication Critical patent/CN117099189A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种使用等离子体处理装置进行的基板的蚀刻方法，包括以下工序：工序(A)，向基板支承体提供具有含硅膜的基板；工序(B)，向所述基板支承体周期性地供给20kW以上且50kW以下、占空比(W)为5％以上且50％以下的偏压RF电力；以及工序(C)，通过从包含碳氟化合物气体和含氧气体的处理气体生成的等离子体对所述含硅膜进行蚀刻。

Description

蚀刻方法和等离子体处理装置
技术领域
本公开涉及一种蚀刻方法和等离子体处理装置。
背景技术
在专利文献1中公开了对第一区域和第二区域进行蚀刻的方法，所述第一区域具有通过交替地设置氧化硅膜和氮化硅膜而构成的多层膜，所述第二区域具有单层的氧化硅膜。根据专利文献1所记载的蚀刻方法，重复地交替执行生成包含氢氟碳化合物的第一处理气体的等离子体的工序、以及生成包含碳氟化合物的第二处理气体的等离子体的工序。
现有技术文献
专利文献
专利文献1：日本特开2016-51750号公报
发明内容
发明要解决的问题
本公开所涉及的技术改善蚀刻图案的形状异常。
用于解决问题的方案
本公开的一个方式是使用等离子体处理装置进行的基板的蚀刻方法，该蚀刻方法包括以下工序：工序(A)，向基板支承体提供具有含硅膜的基板；工序(B)，向所述基板支承体周期性地供给20kW以上且50kW以下、占空比(Duty比)为5％以上且50％以下的偏压射频(RF)电力；以及工序(C)，通过从包含碳氟化合物气体和含氧气体的处理气体生成的等离子体对所述含硅膜进行蚀刻。
发明的效果
根据本公开，能够改善蚀刻图案的形状异常。
附图说明
图1是示意性地示出等离子体处理系统的结构的一例的纵截面图。
图2是示出形成于基板表面的蚀刻对象层的一例的说明图。
图3是示出一个实施方式所涉及的等离子体处理的主要工序的流程图。
图4是示出实施例所涉及的蚀刻处理结果的一例的说明图。
具体实施方式
在半导体器件的制造工序中，对在半导体基板(下面，简称为“基板”。)的表面层叠地形成的蚀刻对象层进行将形成有图案的掩模层作为掩模的蚀刻处理。一般来说，通过等离子体处理装置来进行该蚀刻处理。
在上述的专利文献1中公开了一种方法，在该方法中，通过在等离子体处理装置的处理容器内重复进行生成包含氢氟碳化合物的第一处理气体的等离子体的工序、以及生成包含碳氟化合物的第二处理气体的等离子体的工序，来进行蚀刻对象层(第一区域和第二区域)的蚀刻。另外，在专利文献1所记载的蚀刻方法中，在进行蚀刻对象层的蚀刻时，向下部电极供给1000W～7000W的高频偏压电力。
另外，在近年的等离子体处理装置中，作为前述的蚀刻处理，有时进行对层叠地形成有蚀刻对象层的基板深挖来形成孔的、3D的NAND HARC(High Aspect Ratio Contact：高深宽比接触)工序。在3D的NAND HARC工序中，伴随近年的器件的大容量化、低成本化的要求，要求器件构造的进一步的高层叠化和集成化。因此，要求开发一种在通过蚀刻处理形成的蚀刻图案(孔、狭缝)中抑制在现有技术中不被视为问题的极微小的形状异常、例如在蚀刻图案的侧壁面产生的微小的粗糙度(LER：Line Edge Roughness，线边缘粗糙度)的技术。
本公开所涉及的技术是鉴于上述情况而完成的，用于改善在蚀刻处理时形成于基板的蚀刻图案的形状异常。下面，参照附图来说明一个实施方式所涉及的等离子体处理系统以及本实施方式所涉及的蚀刻方法。此外，在本说明书和附图中，通过对实质上具有相同的功能结构的要素标注相同的附图标记来省略重复说明。
<等离子体处理系统>
首先，对一个实施方式所涉及的等离子体处理系统进行说明。图1是示出等离子体处理系统的结构的概要的纵截面图。
等离子体处理系统包括电容耦合型的等离子体处理装置1、以及控制部2。等离子体处理装置1包括等离子体处理腔室10、气体供给部20、电源30以及排气系统40。另外，等离子体处理装置1包括基板支承体11和气体导入部。基板支承体11配置于等离子体处理腔室10内。气体导入部构成为将至少一种处理气体导入到等离子体处理腔室10内。气体导入部包括喷淋头13。喷淋头13配置于基板支承体11的上方。在一个实施方式中，喷淋头13构成等离子体处理腔室10的顶部(ceiling)的至少一部分。在等离子体处理腔室10的内部形成有由喷淋头13、等离子体处理腔室10的侧壁10a以及基板支承体11规定出的等离子体处理空间10s。等离子体处理腔室10具有至少一个气体供给口和至少一个气体排出口，所述至少一个气体供给口用于向等离子体处理空间10s供给至少一种处理气体，所述至少一个气体排出口用于从等离子体处理空间10s排出气体。侧壁10a接地。喷淋头13及基板支承体11与等离子体处理腔室10电绝缘。
基板支承体11包括主体构件111和环组件112。主体构件111的上表面具有用于支承基板(晶圆)W的中央区域111a(基板支承面)以及用于支承环组件112的环状区域111b(环支承面)。环状区域111b在俯视时包围中央区域111a。环组件112包括一个或多个环状构件，一个或多个环状构件中的至少一个为边缘环。
在一个实施方式中，主体构件111包括基台113和静电保持盘(保持盘：chuck)114。基台113包括导电性构件。基台113的导电性构件作为下部电极发挥功能。静电保持盘114配置于基台113的上表面。静电保持盘114的上表面具有前述的中央区域111a和环状区域111b。
另外，虽然省略图示，但基板支承体11可以包括调温模块，所述调温模块构成为将环组件112、静电保持盘114以及基板W中的至少一方调节为目标温度。调温模块可以包括加热器、传热介质、流路或它们的组合。在流路中流动如盐水、气体那样的传热流体。另外，基板支承体11可以包括传热气体供给部，所述传热气体供给部构成为向基板W的背面与静电保持盘114的上表面之间供给传热气体(背侧气体)。
喷淋头13构成为将来自气体供给部20的至少一种处理气体导入到等离子体处理空间10s内。喷淋头13具有至少一个气体供给口13a、至少一个气体扩散室13b、以及多个气体导入口13c。供给到气体供给口13a的处理气体通过气体扩散室13b并从多个气体导入口13c导入到等离子体处理空间10s内。另外，喷淋头13包括硅、碳化硅等的导电性构件。喷淋头13的导电性构件作为上部电极发挥功能。此外，气体导入部除了包括喷淋头13以外，也可以包括在形成于侧壁10a的一个或多个开口部处安装的一个或多个侧部气体注入部(SGI：Side Gas Injector)。
气体供给部20可以包括至少一个气体源21和至少一个流量控制器22。在一个实施方式中，气体供给部20构成为将至少一种处理气体从各自对应的气体源21经由各自对应的流量控制器22供给到喷淋头13。各流量控制器22例如可以包括质量流量控制器或压力控制式的流量控制器。并且，气体供给部20可以包括将至少一种处理气体的流量进行调制或脉冲化的一个或一个以上的流量调制设备。
电源30包括经由至少一个阻抗匹配电路而与等离子体处理腔室10耦合的RF电源31。RF电源31构成为对基板支承体11的导电性构件以及/或者喷淋头13的导电性构件供给如源RF信号和偏压RF信号那样的至少一个RF信号(RF电力)。由此，从供给到等离子体处理空间10s的至少一种处理气体形成等离子体。因而，RF电源31能够作为构成为在等离子体处理腔室10中从一种或一种以上的处理气体生成等离子体的等离子体生成部的至少一部分发挥功能。另外，通过向下部电极供给偏压RF信号，能够在基板W产生偏压电位，来将所形成的等离子体中的离子成分吸引到基板W。
在一个实施方式中，RF电源31包括第一RF生成部31a和第二RF生成部31b。第一RF生成部31a构成为：经由至少一个阻抗匹配电路而与基板支承体11的导电性构件以及/或者喷淋头13的导电性构件耦合，并生成用于生成等离子体的源RF信号(源RF电力)。在一个实施方式中，源RF信号具有13MHz～150MHz的范围内的频率。在一个实施方式中，第一RF生成部31a可以构成为生成具有不同频率的多个源RF信号。所生成的一个或多个源RF信号被供给到下部电极、上部电极。第二RF生成部31b构成为：经由至少一个阻抗匹配电路而与下部电极耦合，并生成偏压RF信号(偏压RF电力)。在一个实施方式中，偏压RF信号具有比源RF信号的频率低的频率。在一个实施方式中，偏压RF信号具有400kHz～13.56MHz的范围内的频率。在一个实施方式中，第二RF生成部31b可以构成为生成具有不同频率的多个偏压RF信号。所生成的一个或多个偏压RF信号被供给到下部电极。另外，在各种实施方式中，可以将源RF信号和偏压RF信号中的至少一方脉冲化。
此外，在一个实施方式中，第二RF生成部31b可以通过周期性地重复对下部电极供给偏压RF信号(偏压RF电力)的第一期间(接通(ON)期间)和停止供给偏压RF信号(偏压RF电力)的第二期间(断开(OFF)期间)的接通/断开控制，来对下部电极供给偏压RF信号(偏压RF电力)。或者，在一个实施方式中，第二RF生成部31b可以通过周期性地重复对下部电极供给高电平的偏压RF信号(偏压RF电力)的第一期间(高(High)期间)和供给低电平的偏压RF信号(偏压RF电力)的第二期间(低(Low)期间)的高-低控制，来对下部电极供给偏压RF信号(偏压RF电力)。
此外，在下面的说明中，“占空比”(Duty比)是指在偏压RF信号(偏压RF电力)的一个供给周期(第一期间与第二期间的合计时间)内第一期间所占的比例(第一期间/(第一期间+第二期间))。更具体地说，在对偏压RF信号(偏压RF电力)的供给进行接通/断开控制的情况下，将[接通期间/(接通期间+断开期间)]称为占空比，在进行高-低控制的情况下，将[高期间/(高期间+低期间)]称为占空比。
另外，电源30可以包括与等离子体处理腔室10耦合的DC电源32。DC电源32包括第一DC生成部32a和第二DC生成部32b。在一个实施方式中，第一DC生成部32a构成为与下部电极连接并生成第一DC信号。所生成的第一偏压DC信号被施加于下部电极。在一个实施方式中，第一DC信号可以被施加于如静电保持盘内的电极那样的其它电极。在一个实施方式中，第二DC生成部32b构成为与上部电极连接并生成第二DC信号。所生成的第二DC信号被施加于上部电极。在各种实施方式中，可以将第一DC信号和第二DC信号中的至少一方脉冲化。此外，在本实施方式中，可以是除了设置RF电源31以外还设置第一生成部32a及第二DC生成部32b，也可以是设置第一DC生成部32a以取代第二RF生成部31b。
排气系统40例如能够与设置于等离子体处理腔室10的底部的气体排出口10e连接。排气系统40可以包括压力调整阀和真空泵。通过压力调整阀来调整等离子体处理空间10s内的压力。真空泵可以包括涡轮分子泵、干式泵或它们的组合。
控制部2对用于使等离子体处理装置1执行在本公开中叙述的各种工序的可由计算机执行的命令进行处理。控制部2能够构成为：控制等离子体处理装置1的各要素，以执行在此叙述的各种工序。在一个实施方式中，控制部2的一部分或全部可以包括在等离子体处理装置1中。控制部2例如可以包括计算机2a。计算机2a例如可以包括处理部(CPU：CentralProcessing Unit：中央处理单元)2a1、存储部2a2以及通信接口2a3。处理部2a1能够构成为基于存储部2a2中保存的程序来进行各种控制动作。存储部2a2可以包括RAM(RandomAccess Memory：随机存取存储器)、ROM(Read Only Memory：只读存储器)、HDD(Hard DiskDrive：硬盘驱动器)、SSD(Solid State Drive：固态硬盘)或它们的组合。通信接口2a3可以经由LAN(Local Area Network：局域网)等通信线路与等离子体处理装置1之间进行通信。
以上说明了各种例示性的实施方式，但是并不限定于上述的例示性的实施方式，可以进行各种追加、省略、置换以及变更。另外，能够将不同的实施方式中的要素进行组合来形成其它实施方式。
例如，在本实施方式中以等离子体处理系统具有电容耦合型(CCP：CapacitivelyCoupled Plasma)的等离子体处理装置1的情况为例进行了说明，但是等离子体处理系统的结构不限于此。例如等离子体处理系统可以具有包括电感耦合等离子体(ICP：InductivelyCoupled Plasma)、ECR等离子体(Electron-Cyclotron-resonance plasma：电子回旋共振等离子体)、螺旋波激励等离子体(HWP：Helicon Wave Plasma)或表面波等离子体(SWP：Surface Wave Plasma)等等离子体生成部的处理装置。另外，可以使用包括包含AC(Alternating Current：交流)等离子体生成部和DC(Direct Current：直流)等离子体生成部在内的各种类型的等离子体生成部的处理装置。
<等离子体处理方法>
接着，对使用如以上那样构成的等离子体处理装置1进行的本公开的技术所涉及的基板W的蚀刻处理进行说明。
本实施方式的蚀刻处理被应用于具有基底层以及形成于基底层上的蚀刻对象层的基板。基底层例如是氮化硅膜。蚀刻对象层例如是含硅膜。含硅膜可以是从由氧化硅膜、氮化硅膜以及多晶硅膜构成的组中选择的至少一种膜。此外，可以在蚀刻对象层上形成有掩模层。掩模层可以由从由有机膜和含硼膜构成的组中选择的至少一种膜构成。作为有机膜，例如能够使用光致抗蚀剂、旋涂碳、碳化钨或非晶碳。作为含硼膜，例如能够使用氮化硼或碳化硼。
图2的(a)是示出应用本实施方式的蚀刻处理的基板W的一例的图。基板W包括基底层G、设置于基底层G上的蚀刻对象层E、以及设置于蚀刻对象层上的掩模层M。在图2的(a)所示的例子中，蚀刻对象层E包括第一区域R1和第二区域R2。第一区域和第二区域均为含硅膜。第一区域R1是交替地层叠有从上述的含硅膜中选择的至少两种膜、在图示的例子中为氧化硅膜Ox和氮化硅膜Nit的多层膜ON。另外，第二区域R2是单层的氧化硅膜Ox。
在本实施方式中，如图2的(b)所示，通过蚀刻处理在蚀刻对象层E形成高深宽比的蚀刻图案即槽孔H。本实施方式的蚀刻处理包括步骤S1～步骤S4。
在步骤S1中，向等离子体处理腔室10的内部搬入基板W，并将基板W载置到基板支承体11上。之后，通过向静电保持盘114供给直流电压，来将基板W吸附保持于静电保持盘114。当基板W被保持于静电保持盘114时，通过排气系统40将等离子体处理腔室10的内部减压到所期望的真空度。
在步骤S2中，首先，从气体供给部20经由喷淋头13向等离子体处理空间10s供给处理气体。另外，通过第一RF生成部31a向下部电极供给源RF电力，以使处理气体激励来生成等离子体。另外，还通过第二RF生成部31b向下部电极周期性地供给偏压RF电力。如上所述，能够通过周期性地重复第一期间和第二期间的接通/断开控制或高-低控制，来执行偏压RF电力的从第二RF生成部31b向下部电极的供给。而且，通过所生成的等离子体的作用对形成于基板W上的蚀刻对象层E实施蚀刻处理。
在本实施方式中，规定步骤S2中的供给偏压RF电力的周期的频率可以是1kHz～10kHz。
该偏压RF电力的大小被控制为20kW以上且50kW以下，优选被控制为23kW以上且40kW以下。通过将偏压RF电力的大小设为20kW以上，能够使蚀刻处理时的向槽孔H入射的离子的垂直成分增大，并且，通过将偏压RF电力的大小设为50kW以下，能够抑制掩模的选择比下降。
另外，在一个周期(上述的第一期间+第二期间)内供给偏压RF电力的期间或者供给高电平的偏压RF电力的期间(上述的第一期间)所占的比例即占空比被控制为5％以上且50％以下，优选被控制为10％以上且40％以下。由此，能够使在不供给偏压RF电力的期间吸引到基板W(槽孔H)的负离子的量增加来减少充电。因此，在供给偏压RF电力的期间，能够使向槽孔H入射的离子的垂直成分增大。另外，通过将占空比控制为5％以上，能够抑制供给偏压RF电力的时间变得极短，其结果是，能够抑制蚀刻速率、生产率的下降。
像这样，通过供给20kW以上且50kW以下、占空比为5％以上且50％以下的偏压RF电力，能够抑制槽孔H的侧壁处的损伤，并改善LER。
在步骤S2中，处理气体包含含氧气体、以及从由碳氟化合物气体和氢氟碳化合物气体构成的组中选择的至少一种含碳气体。碳氟化合物气体可以是从由C4F6气体、C4F8气体以及C3F8气体构成的组中选择的至少一种气体。氢氟碳化合物气体可以是从由CH2F2气体、CHF3气体以及CH3F气体构成的组中选择的至少一种气体。含氧气体可以是从由O2气体、CO气体以及CO2气体构成的组中选择的至少一种气体。另外，处理气体中还可以包含其它气体。例如，可以包含从由COS气体、NF3气体以及SF6气体构成的组中选择的至少一种气体。
此外，在对如图2的(a)所示那样的、蚀刻对象层E具有第一区域R1和第二区域R2的基板W进行蚀刻处理的情况下，步骤S2也可以包括后述的步骤S21～步骤S22。在该情况下，可以与上述的步骤S2中的偏压RF电力同样地设定步骤S21和步骤S22中的偏压RF电力。另外，关于步骤S21中的第一处理气体和步骤S22中的第二处理气体，能够使用作为上述的步骤S2中的处理气体例示出的气体。
在步骤S21中，通过从第一处理气体生成的等离子体来对蚀刻对象层E进行蚀刻，所述第一处理气体包含碳氟化合物气体、氢氟碳化合物气体以及含氧气体。在步骤S21中，选择不使表示形成于蚀刻对象层E的槽孔H的宽度的CD(Critical dimension：关键尺寸)值扩大的条件。具体地说，以使碳氟化合物气体相对于含氧气体的流量比大于1.0的方式选择第一处理气体中包含的含氧气体和碳氟化合物气体的流量。在该条件下，在槽孔H的侧壁沉积有包含碳氟化合物的聚合物，由于该聚合物作为保护膜发挥功能，因此能够抑制CD值的扩大。
另外，在步骤S21中使用的第一处理气体相较于在后述的步骤S22中使用的第二处理气体而言，碳氟化合物气体相对于氢氟碳化合物气体的流量比被设定得大。从碳氟化合物气体生成的等离子体针对氧化硅膜Ox具有比针对氮化硅膜Nit的蚀刻速率高的蚀刻速率。因而，从第一处理气体生成的等离子体针对第二区域R2的蚀刻速率比从该第一处理气体生成的等离子体针对第一区域R1的蚀刻速率高。因此，在步骤S21中，第二区域R2比第一区域R1优先被蚀刻。
在下面例示步骤S21(第一蚀刻处理)中的各种蚀刻处理条件。此外，下面示出的处理条件全部为例示性的，第一蚀刻处理的处理条件能够任意选择。
·第一处理气体
碳氟化合物气体的流量：50sccm～200sccm
氢氟碳化合物气体的流量：50sccm～200sccm
含氧气体的流量：50sccm～200sccm
·源RF电力：6000W～8000W
·偏压RF电力：20kW以上且50kW以下(例如25kW)
·偏压RF电力的占空比：5％以上且50％以下(例如35％)
·等离子体处理腔室的压力：20mT～100mT
·处理时间：20sec～90sec
在步骤S22中，通过从第二处理气体生成的等离子体对蚀刻对象层E进行蚀刻，所述第二处理气体包含碳氟化合物气体、氢氟碳化合物气体以及含氧气体。在步骤S22中，选择使形成于蚀刻对象层E的槽孔H的CD值扩大的条件。具体地说，以使碳氟化合物气体相对于含氧气体的流量比为1.0以下的方式选择第二处理气体中包含的含氧气体与碳氟化合物气体的流量比。在该条件下，沉积于槽孔H的侧壁的聚合物通过从含氧气体生成的等离子体被去除，不仅槽孔H的深度方向上的蚀刻有进展，宽度方向(与深度方向垂直的方向)上的蚀刻也有进展，因此CD值扩大。
另外，在步骤S22中使用的第二处理气体相较于在前述的步骤S21中使用的第一处理气体而言，碳氟化合物气体相对于氢氟碳化合物气体的流量比被设定得小。从氢氟碳化合物气体生成的等离子体针对氮化硅膜Nit具有比针对氧化硅膜Ox的蚀刻速率高的蚀刻速率。因而，从第二处理气体生成的等离子体针对第二区域R2的蚀刻速率比从该第二处理气体生成的等离子体针对第一区域R1的蚀刻速率高。因此，在步骤S22中，第一区域R1比第二区域R2优先被蚀刻。
在下面例示步骤S22(第二蚀刻处理)中的各种蚀刻处理条件。此外，下面示出的处理条件全部为例示性的，第二蚀刻处理的处理条件能够任意选择。
·第二处理气体
碳氟化合物气体的流量：40sccm～100sccm
氢氟碳化合物气体的流量：40sccm～100sccm
含氧气体的流量：40sccm～100sccm
·源RF电力：6000W～8000W
·偏压RF电力：20kW以上且50kW以下(例如25kW)
·偏压RF电力的占空比：5％以上且50％以下(例如35％)
·等离子体处理腔室的压力：20mT～100mT
·处理时间：10sec～30sec
此外，可以重复地交替执行步骤S21和步骤S22。在该情况下，能够抑制在第一区域R1的蚀刻速率与第二区域R2的蚀刻速率之间产生差异。即，能够适当地抑制在形成于第一区域R1的槽孔H的深度与形成于第二区域R2的槽孔H的深度之间产生差异。
另外，根据作为蚀刻对象的膜的种类、厚度等来适当调整步骤S21的处理时间和步骤S22的处理时间。在一例中，将步骤S22(第二蚀刻处理)的处理时间相对于步骤S21(第一蚀刻处理)的处理时间的比率调整为2～3。
在本实施方式所涉及的步骤S2(步骤S21和步骤S22)中，可以从第二DC生成部32b对与基板支承体11相向的上部电极周期性地施加负极性的直流电压。由此，存在于等离子体处理空间10s内的正离子撞击上部电极，从上部电极放出二次电子。通过将所放出的二次电子照射到基板W，来使掩模层M改性。另外，在上部电极包含硅的情况下，通过正离子撞击上部电极，硅原子与二次电子一起被放出。该硅原子通过下述(1)所示的反应，来与等离子体处理空间10s内或基板W上的过剩的氟原子反应，从而将过剩的氟原子去除。其结果是，抑制伴随蚀刻处理产生的掩模层M的损伤，因此能够进一步改善槽孔H的LER。
Si+4F→SiF4↑ (1)
可以控制该直流电压，以在一个周期内的向基板支承体11供给偏压RF电力、或者供给高电平的偏压RF电力的第一期间施加第一电压，在一个周期内的不向基板支承体11供给偏压RF电力、或者供给低电平的偏压RF电力的第二期间施加与第一电压大小不同的第二电压。第二电压的绝对值可以大于第一电压的绝对值。在一例中，第一电压的绝对值可以是250V以上且500V以下。另外，第二电压的绝对值可以是1000V以上。
在步骤S2(步骤S21和步骤S22)之后，作为步骤S3，可以包括判定步骤S2中的蚀刻处理是否满足预先设定的规定的处理结束条件的工序。在满足规定条件的情况下，结束对基板W的蚀刻处理。另一方面，在不满足规定条件的情况下，对基板W再次执行步骤S2。规定条件可以是处理时间、通过蚀刻处理而形成的槽孔H的深度。另外，在作为步骤S2而重复执行步骤S21和步骤S22的情况下，规定条件可以是步骤S21和步骤S22的重复次数。
当步骤S2或步骤S3完成时，结束等离子体处理装置1中的蚀刻处理。在结束蚀刻处理时，首先，停止来自RF电源31的源RF电力和偏压RF电力的供给、来自DC电源32的直流电压的施加、以及由气体供给部20进行的处理气体的供给。接下来，停止向基板W的背面供给传热气体，并停止静电保持盘对基板W的吸附保持。
之后，利用未图示的基板搬送机构从等离子体处理腔室10搬出被实施了蚀刻处理的基板W(图3的步骤S4：搬出基板W)，针对基板W的一系列的等离子体处理结束。
(实施例)
图4是示出实施例所涉及的蚀刻处理结果的一例的说明图。在图4的(a)中，作为参考例，分别示出了向基板支承体11供给13kW且占空比为70％的偏压RF电力并且对上部电极施加-250V的直流电压的情况下的、槽孔H的LER的平均值以及LER的偏差3σ的值。在图4的(b)中，作为实施例1，分别示出了向基板支承体11供给25kW且占空比为35％的偏压RF电力并且对上部电极施加-250V的直流电压的情况下的、槽孔H的LER的平均值以及LER的偏差3σ的值。在图4的(c)中，作为实施例2，分别示出了向基板支承体11供给25kW且占空比为35％的偏压RF电力并且对上部电极施加-500V的直流电压的情况下的、槽孔H的LER的平均值以及LER的偏差3σ。
此外，蚀刻处理中的其它条件(源RF电力的供给条件、循环(cycle)数等)如图4所示。
如图4所示，与参考例相比，在实施例1和实施例2中槽孔H的形状良好。具体地说，可知LER的平均值(Ave.LER)及LER的偏差3σ减少，槽孔H的粗糙度变小。认为这是由于以下原因引起的：通过如上述那样使偏压RF电力增大并使占空比减小来使入射到槽孔H的离子的垂直成分变大，能够抑制槽孔H的侧壁的损伤。
另外，通过实施例1与实施例2的比较可知：施加于上部电极的直流电压的绝对值越大，则槽孔H的LER的平均值以及LER的偏差3σ更进一步减少。认为这是由于以下原因引起的：施加于上部电极的直流电压的绝对值越大，则掩模层M的改性、过剩的氟原子的去除的效果越显著，越能够抑制伴随蚀刻处理而产生的掩模层M的损伤。
此外，在以上的实施方式中，为了将等离子体中的离子成分吸引到基板W，从第二RF生成部31b向基板支承体11供给了偏压RF电力。也可以向基板支承体11供给RF电力以外的电偏压以取代该偏压RF电力。在此，电偏压可以是从脉冲电源以周期性地重复接通期间和断开期间的方式供给的脉冲状的电压(上述的接通/断开控制)，也可以是以使电压值的绝对值周期性地重复高电平(高期间)和低电平(低期间)的方式供给的电压(上述的高-低控制)。脉冲电源可以构成为电源本身供给脉冲波，也可以在脉冲电源的下游侧具备用于将电压脉冲化的设备。在一例中，电偏压被供给到下部电极，以在基板W产生负的电位。更具体地说，在进行上述的高-低控制的情况下，上述的高电平和低电平均具有负值。电偏压可以是上述的从第一DC生成部32a供给的负极性的直流电压的脉冲。此外，电偏压可以是矩形波的脉冲，也可以是三角波的脉冲，还可以是冲激(impulse)，或者还可以具有其它电压波形。
电偏压的频率可以与偏压RF电力同样地为1kHz～10kHz。
另外，调整电偏压的大小，以使得入射到蚀刻对象层E的离子的平均能量成为与上述的偏压RF电力相同程度。在一例中，电偏压的大小的绝对值被控制为7kV以上且20kV以下。在电偏压的大小的绝对值超过20kV的情况下，掩模的选择比可能会下降。
另外，关于在一个周期(上述的第一期间+第二期间)内供给电偏压的期间或者供给高电平的电偏压的期间(上述的第一期间)所占的比例即占空比，与偏压RF电力同样地被控制为5％以上且50％以下，优选被控制为10％以上且40％以下。
通过在以上的条件下供给电偏压，与偏压RF电力的情况同样地，能够增大向槽孔H入射的离子的垂直成分，从而能够抑制槽孔H的侧壁的损伤，因此能够改善LER。
在向基板支承体11供给电偏压的情况下，也可以从第二DC生成部32b对与基板支承体11相向的上部电极周期性地施加负极性的直流电压。在该情况下，在向基板支承体11施加电偏压、或者施加高电平的电偏压的第一期间，供给第一电压。另外，在不向基板支承体11供给电偏压、或者施加低电平的电偏压的第二期间，供给第二电压。第一电压及第二电压的大小可以与上述的供给偏压RF电力的情况相同。
以上说明了本实施方式及其变形例，但是应该认为这些实施方式在所有方面均为例示，而非限制性的。上述的实施方式可以不脱离所附权利要求书及其主旨地以各种方式进行省略、置换、变更。
附图标记说明
1：等离子体处理装置；10：等离子体处理腔室；10s：等离子体处理空间；11：基板支承体；30：电源；LF：高频电力；ON：多层膜；Ox：氧化硅膜；R1：第一区域；R2：第二区域；SiN：氮化硅膜；W：基板。

Claims (20)

1.一种蚀刻方法，包括以下工序：
工序(A)，向基板支承体提供具有含硅膜的基板；
工序(B)，向所述基板支承体周期性地供给20kW以上且50kW以下、占空比为5％以上且50％以下的偏压射频电力；以及
工序(C)，通过从包含碳氟化合物气体和含氧气体的处理气体生成的等离子体对所述含硅膜进行蚀刻。
2.根据权利要求1所述的蚀刻方法，其特征在于，
所述偏压射频电力为23kW以上且40kW以下。
3.根据权利要求1或2所述的蚀刻方法，其特征在于，
所述偏压射频电力的占空比为10％以上且40％以下。
4.一种蚀刻方法，包括以下工序：
工序(A)，向基板支承体提供具有含硅膜的基板；
工序(B)，向所述基板支承体供给7kV以上且20kV以下、占空比为5％以上且50％以下的电偏压；以及
工序(C)，通过从包含碳氟化合物气体和含氧气体的处理气体生成的等离子体对所述含硅膜进行蚀刻。
5.根据权利要求4所述的蚀刻方法，其特征在于，
所述电偏压的占空比为10％以上且40％以下。
6.根据权利要求1～5中的任一项所述的蚀刻方法，其特征在于，
所述含硅膜包括第一区域和第二区域，所述第一区域具有层叠有从由氧化硅膜、氮化硅膜以及多晶硅膜构成的组中选择的至少两种膜的多层膜，所述第二区域具有氧化硅膜的单层膜。
7.根据权利要求1～5中的任一项所述的蚀刻方法，其特征在于，
所述含硅膜包括第一区域和第二区域，所述第一区域具有交替地层叠有氧化硅膜和氮化硅膜的多层膜，所述第二区域具有氧化硅膜的单层膜。
8.根据权利要求6或7所述的蚀刻方法，其特征在于，
所述工序(C)包括以下工序：
工序(C1)，通过从第一处理气体生成的等离子体对所述含硅膜进行蚀刻，所述第一处理气体包含碳氟化合物气体、氢氟碳化合物气体以及含氧气体，且所述碳氟化合物气体相对于所述含氧气体的流量比大于1.0；以及
工序(C2)，通过从第二处理气体生成的等离子体对所述含硅膜进行蚀刻，所述第二处理气体包含碳氟化合物气体、氢氟碳化合物气体以及含氧气体，且所述碳氟化合物气体相对于所述含氧气体的流量比为1.0以下。
9.根据权利要求8所述的蚀刻方法，其特征在于，
所述第一处理气体中的所述碳氟化合物气体相对于所述氢氟碳化合物气体的流量比大于所述第二处理气体中的所述碳氟化合物气体相对于所述氢氟碳化合物气体的流量比。
10.根据权利要求8或9所述的蚀刻方法，其特征在于，
将包括所述工序(C1)和所述工序(C2)的循环实施一次以上。
11.根据权利要求8～10中的任一项所述的蚀刻方法，其特征在于，
所述工序(C2)的处理时间相对于所述工序(C1)的处理时间之比为2～3。
12.根据权利要求1～11中的任一项所述的蚀刻方法，其特征在于，
还包括工序(D)，在所述工序(D)中，对与所述基板支承体相向的上部电极施加负极性的直流电压。
13.根据权利要求12所述的蚀刻方法，其特征在于，
所述工序(D)包括以下工序：
工序(D1)，在向所述基板支承体供给偏压射频电力或电偏压的第一期间，施加第一电压；以及
工序(D2)，在不向所述基板支承体供给所述偏压射频电力或所述电偏压的第二期间，施加绝对值与所述第一电压的绝对值不同的第二电压。
14.根据权利要求13所述的蚀刻方法，其特征在于，
所述第二电压的绝对值大于所述第一电压的绝对值。
15.根据权利要求14所述的蚀刻方法，其特征在于，
所述第一电压的绝对值为250V以上且500V以下，所述第二电压的绝对值为1000V以上。
16.根据权利要求1～15中的任一项所述的蚀刻方法，其特征在于，
在所述含硅膜之上具有形成有图案的、包含碳或硼的掩模层。
17.一种等离子体处理装置，具备：
处理腔室，其具有气体供给口和排出口；
基板支承体，其设置于所述处理腔室的内部；
等离子体生成部，其用于生成等离子体；
电源，其向所述基板支承体供给电力；以及
控制部，
其中，所述控制部执行处理，所述处理包括以下工序：
工序(A)，向所述基板支承体提供具有含硅膜的基板；
工序(B)，向所述基板支承体周期性地供给20kW以上且50kW以下、占空比为5％以上且50％以下的偏压射频电力；以及
工序(C)，通过从包含碳氟化合物气体和含氧气体的处理气体生成的等离子体对所述含硅膜进行蚀刻。
18.根据权利要求17所述的等离子体处理装置，其特征在于，
所述偏压射频电力为23kW以上且40kW以下。
19.一种等离子体处理装置，具备：
处理腔室，其具有气体供给口和排出口；
基板支承体，其设置于所述处理腔室的内部；
等离子体生成部，其用于生成等离子体；
电源，其向所述基板支承体供给电力；以及
控制部，
其中，所述控制部执行处理，所述处理包括以下工序：
工序(A)，向基板支承体提供具有含硅膜的基板；
工序(B)，向所述基板支承体供给7kV以上且20kV以下、占空比为5％以上且50％以下的电偏压；以及
工序(C)，通过从包含碳氟化合物气体和含氧气体的处理气体生成的等离子体对所述含硅膜进行蚀刻。
20.根据权利要求17～19中的任一项所述的等离子体处理装置，其特征在于，
所述占空比为10％以上且40％以下。
CN202280026699.1A 2021-04-14 2022-04-11 蚀刻方法和等离子体处理装置 Pending CN117099189A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-068571 2021-04-14
JP2021068571 2021-04-14
PCT/JP2022/017522 WO2022220224A1 (ja) 2021-04-14 2022-04-11 エッチング方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
CN117099189A true CN117099189A (zh) 2023-11-21

Family

ID=83640063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280026699.1A Pending CN117099189A (zh) 2021-04-14 2022-04-11 蚀刻方法和等离子体处理装置

Country Status (6)

Country Link
US (1) US20240038501A1 (zh)
JP (1) JPWO2022220224A1 (zh)
KR (1) KR20230165819A (zh)
CN (1) CN117099189A (zh)
TW (1) TW202247281A (zh)
WO (1) WO2022220224A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
JP6328524B2 (ja) 2014-08-29 2018-05-23 東京エレクトロン株式会社 エッチング方法
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
JP6945388B2 (ja) * 2017-08-23 2021-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
CN112119484B (zh) * 2019-04-19 2024-03-22 株式会社日立高新技术 等离子体处理方法

Also Published As

Publication number Publication date
WO2022220224A1 (ja) 2022-10-20
TW202247281A (zh) 2022-12-01
US20240038501A1 (en) 2024-02-01
JPWO2022220224A1 (zh) 2022-10-20
KR20230165819A (ko) 2023-12-05

Similar Documents

Publication Publication Date Title
KR20140130111A (ko) 반도체 장치의 제조 방법 및 컴퓨터 기록 매체
JP7537845B2 (ja) プラズマ処理装置
US20220319860A1 (en) Etching method and etching processing apparatus
CN116997997A (zh) 蚀刻方法和蚀刻装置
CN117099189A (zh) 蚀刻方法和等离子体处理装置
WO2024203479A1 (ja) エッチング方法及びプラズマ処理装置
WO2022215556A1 (ja) エッチング方法及びエッチング処理装置
JP2022158811A (ja) エッチング方法及びエッチング処理装置
WO2024180921A1 (ja) エッチング方法及びプラズマ処理装置
JP7537844B2 (ja) プラズマ処理装置
WO2024062995A1 (ja) 基板処理方法及び基板処理装置
WO2023233673A1 (ja) エッチング方法及びプラズマ処理装置
WO2024117212A1 (ja) エッチング方法及びプラズマ処理装置
US20240213032A1 (en) Etching method and plasma processing apparatus
WO2024090252A1 (ja) 基板処理方法及び基板処理装置
WO2024203220A1 (ja) プラズマ処理方法及びプラズマ処理装置
US20220238348A1 (en) Substrate processing method and substrate processing apparatus
JP2023109497A (ja) エッチング方法及びプラズマ処理装置
WO2023234214A1 (ja) エッチング方法及びプラズマ処理装置
WO2024171666A1 (ja) エッチング方法及びプラズマ処理装置
WO2023058582A1 (ja) エッチング方法及びエッチング装置
JP2023109496A (ja) エッチング方法及びプラズマ処理装置
TW202437384A (zh) 蝕刻方法及電漿處理裝置
JP2024033846A (ja) 基板処理方法及びプラズマ処理装置
JP2024130804A (ja) プラズマ処理方法及びプラズマ処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination