CN116997997A - 蚀刻方法和蚀刻装置 - Google Patents

蚀刻方法和蚀刻装置 Download PDF

Info

Publication number
CN116997997A
CN116997997A CN202280021687.XA CN202280021687A CN116997997A CN 116997997 A CN116997997 A CN 116997997A CN 202280021687 A CN202280021687 A CN 202280021687A CN 116997997 A CN116997997 A CN 116997997A
Authority
CN
China
Prior art keywords
period
substrate
etching method
gas
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280021687.XA
Other languages
English (en)
Inventor
户村幕树
福井信志
木原嘉英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN116997997A publication Critical patent/CN116997997A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种使用基板处理装置进行的基板的蚀刻方法，所述基板处理装置具备：处理腔室，其形成所述基板的处理空间；基板支承体，其设置于所述处理腔室的内部，用于保持所述基板；以及电源，其至少向所述基板支承体供给偏压电力，所述蚀刻方法包括以下工序：工序(a)，将具有基底层和所述基底层上的有机材料层的所述基板提供到所述基板支承体上；工序(b)，在所述处理腔室内生成等离子体；以及工序(c)，以规定的周期重复对所述基板支承体的偏压电力的供给和停止，其中，在所述工序(c)中，将所述周期中的不供给所述偏压电力的断开时间设为10毫秒以上。

Description

蚀刻方法和蚀刻装置
技术领域
本公开涉及一种蚀刻方法和蚀刻装置。
背景技术
在专利文献1中公开了以下一种方法：用于在由带图案的光致抗蚀剂掩模、配置于该光致抗蚀剂掩模下的中间掩模层、配置于该中间掩模层下的功能性有机质掩模层、以及配置于该功能性有机质掩模层下的蚀刻层形成的堆叠体中，控制所述蚀刻层内的蚀刻结构的临界尺寸(CD)。
现有技术文献
专利文献
专利文献1：日本特开2010-109373号公报
发明内容
发明要解决的问题
本公开所涉及的技术对作为用于在蚀刻对象层形成图案的掩模的有机材料层适当地形成高深宽比的孔。
用于解决问题的方案
本公开的一个方式是使用基板处理装置进行的基板的蚀刻方法，所述基板处理装置具备：处理腔室，其形成所述基板的处理空间；基板支承体，其设置于所述处理腔室的内部，用于保持所述基板；以及电源，其至少向所述基板支承体供给偏压电力，所述蚀刻方法包括以下工序：工序(a)，将具有基底层和所述基底层上的有机材料层的所述基板提供到所述基板支承体上；工序(b)，在所述处理腔室内生成等离子体；以及工序(c)，以规定的周期重复对所述基板支承体的偏压电力的供给和停止，其中，在所述工序(c)中，将所述周期中的不供给所述偏压电力的断开时间设为10毫秒以上。
此外，在本公开的技术中，“占空比(Duty比)”是指脉冲状供给的高频电力的每一个周期(接通时间+断开时间)中的接通时间(供给高频电力的时间)的比例(on duty)。
另外，在本公开的技术中，“正圆度”是指形成于有机材料层的孔的截面形状中的、最小直径相对于最大直径的比例(最小直径/最大直径)。
发明的效果
根据本公开，能够对作为用于在蚀刻对象层形成图案的掩模的有机材料层适当地形成高深宽比的孔。
附图说明
图1是示意性地示出等离子体处理系统的结构的一例的纵截面图。
图2是示出蚀刻处理前后的蚀刻对象层及有机材料层的情形的说明图。
图3是示出在有机材料层中的正圆度的恶化和弯曲的产生的情形的说明图。
图4是示出对基板支承体供给高频电力的供给例的曲线图。
图5是示出实施例所涉及的蚀刻处理结果的一例的说明图。
图6是示出实施例所涉及的蚀刻处理结果的一例的说明图。
具体实施方式
在半导体器件的制造工序中，对层叠地形成于半导体基板(下面，简称为“基板”。)的表面的蚀刻对象层(例如含硅膜)进行将形成有图案的掩模层(例如Amorphous CarbonLayer(无定形碳层)：ACL)作为掩模的蚀刻处理。对该掩模层的图案的形成通常由等离子体处理装置来进行。
在上述的专利文献1中公开了一种用于在等离子体处理装置(蚀刻腔室)的内部对掩模层(中间掩模层和功能性有机质层)进行蚀刻的方法。具体地说，通过在向被搬入了形成有掩模层的基板的蚀刻腔室的内部导入蚀刻气体之后向电极供给来自高频(RadioFrequency(射频)：RF)源的高频，来在蚀刻腔室的内部生成等离子体，并依次选择性地对中间掩模层和功能性有机质层进行蚀刻。
另外，在对掩模层的图案的形成时，重要的是将孔的顶部的孔形状保持原样地转印到底部的孔形状。然而，近年来，随着形成于基板表面的图案的精细化，要求在掩模层形成高深宽比的孔(掩模图案)，由此担忧该孔的底部的正圆度的恶化。
以往，作为该正圆度的改善方法，以几百Hz以上的高频来使偏压用的高频电力进行接通/断开驱动。然而，孔的底部的正圆度的改善与孔的侧壁的弯曲(Bowing)形状的产生处于折衷的关系，在该方法中存在无法均匀地控制孔的截面形状这一问题。
本公开所涉及的技术是鉴于上述情况而完成的，对作为用于在蚀刻对象层形成图案的掩模的有机材料层适当地形成高深宽比的孔。下面，参照附图来说明一个实施方式所涉及的等离子体处理系统、以及包括本实施方式所涉及的蚀刻方法的等离子体处理方法。此外，在本说明书和附图中，通过在实质上具有相同的功能结构的要素中标注相同的标记，来省略重复说明。
<等离子体处理系统>
首先，对一个实施方式所涉及的等离子体处理系统进行说明。图1是示出等离子体处理系统的结构的概要的纵截面图。
等离子体处理系统包括电感耦合型(ICP)的等离子体处理装置1和控制部2。等离子体处理装置1包括等离子体处理腔室10、气体供给部20、电源30以及排气系统40。等离子体处理腔室10包括电介质窗。另外，等离子体处理装置1包括基板支承体11、气体导入部以及天线14。基板支承体11配置于等离子体处理腔室10内。天线14配置于等离子体处理腔室10上或上方(即，电介质窗101上或上方)。等离子体处理腔室10具有由电介质窗101、等离子体处理腔室10的侧壁102以及基板支承体11规定出的等离子体处理空间10s。等离子体处理腔室10具有至少一个气体供给口和至少一个气体排出口，该至少一个气体供给口用于将至少一种处理气体供给到等离子体处理空间10s，该至少一个气体排出口用于从等离子体处理空间10s排出气体。
基板支承体11包括主体部111和环组件112。主体部111具有用于支承基板(晶圆)W的中央区域111a(基板支承面)以及用于支承环组件112的环状区域111b(环支承面)。主体部111的环状区域111b在俯视时包围主体部111的中央区域111a。基板W配置于中央区域111a上，环组件112以包围中央区域111a上的基板W的方式配置于环状区域111b上。
在一个实施方式中，主体部111包括未图示的基台和未图示的静电保持盘(保持盘：chuck)。基台包括导电性构件。基台的导电性构件作为下部电极发挥功能。静电保持盘配置于基台上。静电保持盘的上表面具有上述的中央区域111a和环状区域111b。环组件112包括一个或多个环状构件，一个或多个环状构件中的至少一方是边缘环。
另外，虽然省略图示，但是基板支承体11可以包括调温模块，该调温模块构成为将静电保持盘、环组件112以及基板W中的至少一方调节为目标温度。调温模块可以包括加热器、传热介质、流路或它们的组合。在流路中流动如盐水、气体那样的传热流体。另外，基板支承体11可以包括传热气体供给部，该传热气体供给部构成为向基板W的背面与基板支承面之间供给传热气体。
气体导入部构成为将来自气体供给部20的至少一种处理气体导入到等离子体处理空间10s。在一个实施方式中，气体导入部包括中央气体注入部(Center Gas Injector：CGI)13。中央气体注入部13配置于基板支承体11的上方，并安装于在电介质窗101形成的中央开口部。中央气体注入部13具有至少一个气体供给口13a、至少一个气体流路13b、以及至少一个气体导入口13c。供给到气体供给口13a的处理气体通过气体流路13b从气体导入口13c导入到等离子体处理空间10s。此外，气体导入部除中央气体注入部13以外或者作为其替代，可以包括安装于在侧壁102形成的一个或多个开口部的一个或多个侧部气体注入部(Side Gas Injector：SGI)。
气体供给部20可以包括至少一个气体源21和至少一个流量控制器22。在一个实施方式中，气体供给部20构成为将至少一种处理气体从各自对应的气体源21经由各自对应的流量控制器22供给到中央气体注入部13。各流量控制器22例如可以包括质量流量控制器或压力控制式的流量控制器。并且，气体供给部20可以包括一个或一个以上的流量调制设备，该一个或一个以上的流量调制设备对至少一种处理气体的流量进行调制或脉冲化。
电源30包括RF电源31，该RF电源31经由至少一个阻抗匹配电路来与等离子体处理腔室10耦合。RF电源31构成为向基板支承体11的导电性构件(下部电极)和天线14供给如源RF信号和偏压RF信号那样的至少一种RF信号(RF电力)。由此，从供给到等离子体处理空间10s的至少一种处理气体形成等离子体。因而，RF电源31能够作为等离子体生成部的至少一部分发挥功能，该等离子体生成部构成为在等离子体处理腔室10中从一种或一种以上的处理气体生成等离子体。另外，通过向下部电极供给偏压RF信号，能够在基板W产生偏压电位，来将所形成的等离子体中的离子吸引到基板W。
在一个实施方式中，RF电源31包括第一RF生成部31a和第二RF生成部31b。第一RF生成部31a构成为与天线14耦合，并且经由至少一个阻抗匹配电路来生成等离子体生成用的源RF信号(源RF电力：下面有时称作“高频电力HF”。)。在一个实施方式中，源RF信号具有13MHz～150MHz的范围内的频率。在一个实施方式中，第一RF生成部31a可以构成为生成具有不同的频率的多个源RF信号。所生成的一个或多个源RF信号被供给到天线14。
第二RF生成部31b构成为经由至少一个阻抗匹配电路来与下部电极耦合，并生成作为偏压电力的偏压RF信号(偏压RF电力：下面有时称作“高频电力LF”。)。在一个实施方式中，偏压RF信号具有比源RF信号的频率低的频率。在一个实施方式中，偏压RF信号具有400kHz～13.56MHz的范围内的频率。在一个实施方式中，第二RF生成部31b可以构成为生成具有不同的频率的多个偏压RF信号。所生成的一个或多个偏压RF信号被供给到下部电极。另外，在各种实施方式中，也可以将源RF信号和偏压RF信号中的至少一方脉冲化。
另外，在一例中，电源30也可以包括DC电源32，该DC电源32与等离子体处理腔室10耦合。DC电源32包括偏压DC生成部32a。在一个实施方式中，偏压DC生成部32a构成为与下部电极连接，并生成偏压DC信号。所生成的偏压DC信号被供给到下部电极。在一个实施方式中，也可以将偏压DC信号供给到如静电保持盘内的电极那样的其它电极。在各种实施方式中，可以将偏压DC信号脉冲化。此外，可以除设置RF电源31以外还设置偏压DC生成部32a，也可以设置偏压DC生成部32a来代替第二RF生成部31b。
天线14包括一个或多个线圈。在一个实施方式中，天线14可以包括配置于同轴上的外侧线圈及内侧线圈。在该情况下，RF电源31可以与外侧线圈及内侧线圈这两方连接，也可以与外侧线圈及内侧线圈中的任一方连接。在前者的情况下，可以是同一RF生成部与外侧线圈及内侧线圈这两方连接，也可以是不同的RF生成部分别与外侧线圈及内侧线圈连接。
排气系统40能够与例如设置于等离子体处理腔室10的底部的气体排出口10e连接。排气系统40可以包括压力调整阀和真空泵。通过压力调整阀来调整等离子体处理空间10s的内部压力。真空泵可以包括涡轮分子泵、干式泵或它们的组合。
控制部2对使等离子体处理装置1执行在本公开中叙述的各种工序的计算机可执行的命令进行处理。控制部2能够构成为控制等离子体处理装置1的各要素，以执行在此叙述的各种工序。在一个实施方式中，控制部2的一部分或全部可以包括在等离子体处理装置1中。控制部2例如可以包括计算机2a。计算机2a例如可以包括处理部(CPU)2a1、存储部2a2以及通信接口2a3。处理部2a1能够构成为基于保存于存储部2a2的程序来进行各种控制动作。存储部2a2可以包括RAM(Random Access Memory：随机存取存储器)、ROM(Read OnlyMemory：只读存储器)、HDD(Hard Disk Drive：硬盘驱动器)、SSD(Solid State Drive：固态硬盘)、或它们的组合。通信接口2a3可以经由LAN(Local Area Network：局域网)等通信线路来与等离子体处理装置1之间进行通信。
以上，说明了各种例示性的实施方式，但是不限于上述的例示性的实施方式，可以进行各种追加、省略、置换以及变更。另外，能够将不同的实施方式中的要素组合来形成其它实施方式。
例如，在本实施方式中，以等离子体处理系统具有电感耦合型(InductivelyCoupled Plasma：ICP)的等离子体处理装置1的情况为例进行了说明，但是等离子体处理系统的结构不限定于此。例如，等离子体处理系统也可以具有包括电容耦合等离子体(Capacitively Coupled Plasma：CCP)、ECR等离子体(Electron-Cyclotron-resonanceplasma：电子回旋共振等离子体)、螺旋波激励等离子体(Helicon Wave Plasma：HWP)或表面波等离子体(Surface Wave Plasma：SWP)等的等离子体生成部的处理装置。另外，也可以使用包括AC(Alternating Current：交流)等离子体生成部以及DC(Direct Current：直流)等离子体生成部的、包括各种类型的等离子体生成部的处理装置。
<等离子体处理方法>
接着，说明使用如以上那样构成的等离子体处理装置1进行的有机材料层的蚀刻处理。
在本实施方式中，如图2的(a)所示，在基板W上，从下起按照顺序形成有蚀刻对象层E(例如SiOx膜)、基底层G(例如SiN膜)、有机材料层M以及掩模图案P。有机材料层M例如具有无定形碳层(Amorphous Carbon Layer：ACL)。而且，在等离子体处理装置1中，如图2的(b)所示，可以通过本实施方式所涉及的蚀刻方法在有机材料层M形成图案。并且，可以将有机材料层M作为掩模来对蚀刻对象层E进行蚀刻处理，来在蚀刻对象层E形成图案。
首先，将基板W搬入到等离子体处理腔室10的内部，并将基板W载置于基板支承体11上。之后，通过向静电保持盘内的电极供给直流电压，来通过库仑力将基板W静电吸附于静电保持盘。另外，在搬入基板W后，通过排气系统40将等离子体处理腔室10的内部减压到期望的真空度。
接着，从气体供给部20经由中央气体注入部13向等离子体处理空间10s供给包含有机材料层M用的蚀刻气体的处理气体。有机材料层M用的蚀刻气体例如可以是从由CO气体、CO2气体、O2气体、O3气体、COS气体以及H2O气体构成的组中选择出的至少一种含氧气体。处理气体可以包含Ar气体等稀释气体。另外，通过第一RF生成部31a向天线14供给等离子体生成用的高频电力HF，使处理气体激励来生成等离子体。另外，并且通过第二RF生成部31b向下部电极供给偏压用的高频电力LF，来将离子吸引到基板W，由此对有机材料层M进行蚀刻。如图2的(b)所示，有机材料层M被蚀刻，并在有机材料层M形成作为掩模图案的孔H。此外，在本公开的技术中，有时将形成于有机材料层M的孔H表述为“凹部”。
在此，在根据近年来的掩模图案的精细化的需求而形成高深宽比的孔H的情况下，孔H形成得越深，到达该孔H的底部的离子量越减少。于是，如上所述，担忧孔H的底部的正圆度恶化。
作为改善该孔H的底部的正圆度的方法，以往进行了以几百Hz以上的高频来使偏压用的高频电力LF进行接通/断开驱动，即，以规定的周期重复高频电力LF的供给和停止，但在该情况下，有可能产生孔H的侧壁成为弓形的、所谓的弯曲(孔H的CD(临界尺寸)值不均匀)(参照图3)。
因此，在本实施方式中，为了抑制针对该孔H的弯曲的形成以及该孔H的底部的正圆度的恶化，在进行蚀刻时，按照以规定的周期重复接通/断开的脉冲向基板支承体供给作为偏压电力的高频电力LF。在一例中，如图4所示，向基板支承体(下部电极)供给高频电力LF，该高频电力LF是将规定重复第一期间P1和第二期间P2的周期的频率(下面，还称作“脉冲频率”。)设为100Hz以下，并将表示第一期间P1的时间相对于第一期间P1与第二期间P2的总计时间的比例(P1/(P1+P2))的占空比设为20％以上且60％以下的高频电力，在该第一期间P1向基板支承体供给(接通)高频电力LF，在该第二期间P2停止(断开)高频电力LF的供给。此外，可以不以重复接通/断开的脉冲来供给高频电力LF，而如图4所示的那样通过高-低控制来向基板支承体(下部电极)供给高频电力LF。
图5是示意性地示出实施例所涉及的蚀刻处理结果的一例的说明图，(a)示出了作为比较例以连续波(Continuous Wave：CW)供给了高频电力LF的情况下的“正圆度”和“弯曲CD值(BB Bias：孔H中的最大CD值与底部CD值的差分)”，(b)～(e)示出了作为实施例以脉冲频率为2Hz～200Hz、占空比为50％的脉冲供给了高频电力LF的情况下的“正圆度”和“弯曲CD值”。
另外，图6是示意性地示出实施例所涉及的蚀刻处理结果的一例的说明图，(a)示出了作为比较例以连续波供给了高频电力LF的情况下的“正圆度”和“弯曲CD值”，(b)～(d)示出了作为实施例以占空比为30％～90％、断开时间为50msec(在脉冲波中不供给高频电力LF的时间)的脉冲供给了高频电力LF的情况下的“正圆度”和“弯曲CD值”。此外，作为比较例的图6的(a)与图5的(a)所示的比较例相同。
如图5的(a)和图6的(a)所示，可知：在蚀刻处理中以连续波向下部电极供给高频电力LF的情况下，虽然在某种程度上改善了孔H的底部的正圆度，但在侧壁产生了弯曲。具体地说，可知：孔H的底部形状(Hole底形状)虽然为大致圆形，但在截面形状中最大CD值与底部CD值产生差分，孔H的形状成为弓形。
另一方面，如图5的(b)～(e)所示，可知：在蚀刻处理中，供给到下部电极的高频电力LF的接通/断开的周期越长，则孔H的底部的正圆度越得到改善。具体地说，可知：(c)在脉冲频率为50Hz的情况下，正圆度为与(a)比较例大致相同的值，(d)在脉冲频率为10Hz以下的情况下，正圆度接近“1”、即孔H的最大直径与最小直径之差变小，正圆度得到了改善。
接下来，如图6的(b)～(d)所示，可知：不依赖于向下部电极供给的高频电力LF的占空比地抑制了孔H的弯曲。另外，通过对图5的(e)与图6的(b)进行比较，可知：在以相同的脉冲频率条件而使占空比改变的情况下，当占空比变小时，弯曲得到了改善。换言之，预测到：随着高频电力LF的占空比变小，孔H的弯曲有改善倾向。
另一方面，如图6的(b)～(d)所示，可知：在将断开时间固定(在图6的例子中为50msec)并使高频电力LF的占空比变大的情况下，作为高频电力LF的接通/断开的周期的脉冲频率变小，因此正圆度有改善的倾向。
像这样，通过以低频的脉冲状向下部电极供给高频电力LF，能够改善孔H的底部的正圆度，并且能够减少在该孔H中产生的弯曲。
这被认为是由于通过以脉冲状供给偏压用的高频电力LF，能够在该高频电力LF的接通时间中将离子积极地吸引到孔H来使蚀刻进展，在断开时间中将离子吸引到孔H的底部的作用变小而在孔H的侧壁均匀且牢固地生成作为保护膜的聚合物(由蚀刻气体产生的反应生成物)的作用变大。换言之，通过在断开时间中形成的聚合物，能够从接通时间中的蚀刻中保护孔H的侧壁，由此抑制弯曲的产生。
另外，并且如果使用低频作为高频电力LF，则能够使到达高深宽比的孔H的底部的离子增加，由此与以往相比能够促进该底部的蚀刻。
以上，如根据图5和图6所示的结果可知那样，通过在蚀刻中以低频的脉冲状的输出向下部电极供给高频电力LF，能够改善孔H的正圆度，还能够抑制处于折衷关系的弯曲。
返回到使用作为一例的等离子体处理装置1进行的基板W的等离子体处理的说明。
当通过有机材料层M的蚀刻形成掩模图案时，停止来自RF电源31的高频电力HF及高频电力LF的供给、以及由气体供给部20进行的处理气体的供给。
接着，从气体供给部20经由中央气体注入部13向等离子体处理空间10s供给包含蚀刻对象层E用的蚀刻气体的处理气体。蚀刻对象层E用的蚀刻气体例如可以是从由CF4、CHF3以及O2构成的组中选择出的至少一种气体。处理气体可以包括Ar气体等稀释气体。另外，通过第一RF生成部31a向天线14供给等离子体生成用的高频电力HF，使处理气体激励来生成等离子体。然后，通过所生成的等离子体的作用对基板W实施蚀刻处理。在该蚀刻处理中，如图2的(c)所示，将有机材料层M作为掩模，来对蚀刻对象层E和基底层G进行蚀刻，以将掩模图案转印到基板W上。
在蚀刻对象层E的蚀刻处理中，如上所述对有机材料层M适当地形成了掩模图案(孔H)、即形成正圆度良好且抑制了弯曲的掩模图案(孔H)，因此能够将该掩模图案适当地转印到蚀刻对象层E。
之后，当掩模图案向形成于基板W的表面的蚀刻对象层E的转印完成时，结束针对蚀刻对象层的蚀刻处理。在结束蚀刻处理时，首先，停止来自RF电源31的高频电力HF的供给、以及由气体供给部20进行的处理气体的供给。另外，在等离子体处理期间供给了高频电力LF的情况下，也停止该高频电力LF的供给。接下来，停止向基板W的背面的传热气体的供给，并停止由静电保持盘对基板W的吸附保持。
之后，通过未图示的基板搬送机构从等离子体处理腔室10搬出实施了蚀刻处理的基板W，针对基板W的一系列的等离子体处理结束。此外，在该例子中，示出了以共同的等离子体处理装置1来进行有机材料层M的蚀刻和蚀刻对象层E的蚀刻的情况，但也可以使用不同的等离子体处理装置来进行各个蚀刻。
如以上那样，根据本实施方式，在进行有机材料层M的蚀刻时，通过以低频的脉冲状的输出向下部电极供给偏压用的高频电力LF，能够适当地改善孔H(掩模图案)的底部的正圆度，并且能够抑制在该孔H的侧壁产生的弯曲。以往，在改善这些孔H的正圆度的情况下，该孔H的弯曲的产生处于折衷关系，但是根据本实施方式，通过以低频的脉冲状的输出向下部电极供给高频电力LF，能够适当地改善孔H的正圆度，并抑制弯曲。
另外，在此时，通过将高频电力LF的脉冲频率控制为2Hz以上且小于100Hz、将占空比控制为20％以上且90％以下，并且优选地将脉冲频率控制为2Hz以上且50Hz以下、将占空比控制为30％以上且90％以下，能够更适当地实现孔H的正圆度和弯曲的改善。
具体地说，如图5及图6中也所示的那样，能够确认出关于通过上述蚀刻方法形成的孔H，其正圆度为0.90以上，且弯曲CD值(BB Bias)为40nm以下。
此外，在以上的实施方式中，通过控制高频电力LF的脉冲频率和占空比改善了孔H的正圆度和弯曲，但本公开所涉及的技术中的蚀刻处理中的控制项目不限定于此。
如图5所示，在上述实施方式中，通过在将高频电力LF的接通时间的比例即占空比固定地控制为50％的状态下减少接通/断开周期(脉冲频率)，改善了孔H的正圆度。然而，如根据图5也可知的那样能够得出通过在将高频电力LF的接通时间的比例即占空比固定地控制为50％的状态下使断开时间增加，能够改善孔H的正圆度。即，通过控制以脉冲状供给的高频电力LF的断开时间，能够改善孔H的正圆度。
具体地说，如图5所示，通过以脉冲状的输出向下部电极供给高频电力LF，并将该脉冲输出的断开时间控制为10msec以上，能够与上述实施方式同样地实现孔H的正圆度和弯曲的改善。在一例中，可以以使脉冲输出的断开时间成为10msec以上的方式设定高频电力LF的脉冲频率和占空比。例如，在选择脉冲频率50Hz的情况下，只要将占空设为50％以下即可。另外，在选择脉冲频率2Hz的情况下，只要将占空设为98％以下即可。例如，如果占空比为20％，则将高频电力LF的脉冲频率设为80Hz以下即可。如果占空比为90％，则将高频电力LF的脉冲频率设为10Hz以下即可。另外，在另一例中，优选的是将脉冲输出的占空比控制为20％以上且60％以下，优选地控制为50％。
此外，总结以上的实施例的结果，认为：通过以低频的脉冲向下部电极供给高频电力LF，并延长在等离子体处理空间10s中产生的氧自由基与有机材料层M的反应时间(提高反应性)，能够改善孔H的正圆度。鉴于该点认为：除例如通过以低频的脉冲状的输出的方式供给高频电力LF之外，例如还能够使等离子体处理腔室10的内部压力、内部温度上升、或者使处理气体中的含氧气体比率上升，来提高氧自由基与有机材料层M的反应性，由此进一步改善孔H的正圆度。
此外，在以上的实施方式中，以通过第二RF生成部31b向下部电极供给偏压RF信号(高频电力LF)的情况为例进行了说明，但偏压用的电力的种类不限于此。具体地说，可以代替来自第二RF生成部31b的偏压RF信号或除偏压RF信号以外，还从图1所示的DC电源32的偏压DC生成部32a向下部电极供给偏压用的直流电压(偏压DC信号)。可以将偏压用的直流电压供给到下部电极，以在基板W产生负电位。在一例中，将偏压用的直流电压作为具有负极性的脉冲电压供给到下部电极。在该情况下，脉冲电压可以是矩形波脉冲，也可以是三角波脉冲，还可以是冲激(impulse)，或者也可以具有其它电压波形的脉冲。
而且，即使在像这样从偏压DC生成部32a向下部电极供给直流电压的情况下，通过将该直流电压以保持10毫秒的断开期间的方式脉冲化，也能够抑制孔H的正圆度的恶化，并且能够适当地抑制在孔H的侧壁产生弯曲。
此外，在上述实施方式中，以通过高频电力LF的接通/断开控制进行等离子体处理装置1中的蚀刻处理的情况为例进行了说明，但可以如上所述在等离子体处理装置1中通过高-低控制来代替高频电力LF的接通/断开控制进行蚀刻处理。
具体地说，在进行蚀刻时，如图4所示那样使第一期间和第二期间以预先决定的周期重复，在该第一期间，以第一电平向基板支承体供给作为偏压电力的高频电力LF，在该第二期间，以比第一电平低的第二电平向基板支承体供给作为偏压电力的高频电力LF。
在本实施方式中，以第二电平(低电平)供给高频电力LF的第二期间相当于上述实施方式中的断开时间，将离子吸引到孔H的底部的作用变小，在孔H的侧壁形成作为保护膜的聚合物。
另外，以第一电平(高电平)供给高频电力LF的第一期间相当于上述实施方式中的接通时间，通过形成于孔H的侧壁的聚合物(保护膜)，能够保护孔H的侧壁，并且能够将离子积极地吸引到该孔H来使底部处的蚀刻进展。
而且，本发明的发明人们经过深入研究后能够确认出：即使在像这样对针对基板支承体进行的高频电力LF的供给进行高-低控制的情况下，也能够通过与上述的接通/断开控制的情况同样的条件使蚀刻进展。
即，通过将包括第一期间和第二期间的周期中的、第二期间的时间控制为10毫秒以上，能够与上述实施方式同样地改善孔H的正圆度和弯曲。
另外，此时，通过将高频电力LF的脉冲频率控制为2Hz以上且小于100Hz、并将占空比控制为20％以上且90％以下，并且优选地将脉冲频率控制为2Hz以上且50Hz以下、将占空比控制为30％以上且90％以下，能够与上述实施方式同样地更适当地改善孔H的正圆度和弯曲。
具体地说，在通过本蚀刻方法形成的孔H中，也与上述实施方式所示的接通/断开控制所涉及的蚀刻方法同样，能够确认出正圆度为0.90以上，且弯曲CD值(BB Bias)为40nm以下。
此外，像这样对高频电力LF进行高-低控制的情况下的“占空比”是指高频电力的每一个周期(第一期间+第二时间)的第一期间(以第一电平电平供给高频电力LF的时间)的比例。
另外，像这样对高频电力LF进行高-低控制的情况下的“脉冲频率”是指对高频电力进行高-低切换的切换频率。换言之，进行高-低控制的情况下的“脉冲频率”也可以说是规定第一期间和第二期间中的至少任一方的周期的脉冲频率。
此外，在以上的实施方式中，以在基板W上例如形成有ACL膜作为有机材料层M的情况为例进行了说明，但有机材料层M的种类和层叠数等不限于此，能够适宜地设定。
另外，在以上的实施方式中，以在基板W上层叠地形成有蚀刻对象层E和基底层G的情况为例进行了说明，但蚀刻对象层E、基底层G的种类、层叠数等也并不限定于上述实施例，能够适宜地设定。
应当认为，本次公开的实施方式在所有方面均是例示，而不是限制性的。上述的实施方式可以不脱离所附的权利要求书及其主旨地以各种方式进行省略、置换、变更
附图标记说明
1：等离子体处理装置；10：等离子体处理腔室；10s：等离子体处理空间；11：基板支承体；31：RF电源；G：基底层；LF：高频电力；M：有机材料层；W：基板。

Claims (19)

1.一种蚀刻方法，是使用基板处理装置进行的基板的蚀刻方法，
所述基板处理装置具备：
处理腔室，其形成所述基板的处理空间；
基板支承体，其设置于所述处理腔室的内部，用于保持所述基板；以及
电源，其至少向所述基板支承体供给偏压电力，
所述蚀刻方法包括以下工序：
工序(a)，将具有基底层和所述基底层上的有机材料层的所述基板提供到所述基板支承体上；
工序(b)，在所述处理腔室内生成等离子体；以及
工序(c)，以规定的周期重复对所述基板支承体的偏压电力的供给和停止，
其中，在所述工序(c)中，将所述周期中的不供给所述偏压电力的断开时间设为10毫秒以上。
2.根据权利要求1所述的蚀刻方法，其特征在于，
规定所述周期的频率为2Hz以上且小于100Hz。
3.根据权利要求2所述的蚀刻方法，其特征在于，
规定所述周期的频率为2Hz以上且50Hz以下。
4.根据权利要求1至3中的任一项所述的蚀刻方法，其特征在于，
所述偏压电力的占空比被设定为20％以上且90％以下。
5.根据权利要求4所述的蚀刻方法，其特征在于，
通过将所述断开时间设为固定并变更所述周期中的供给所述偏压电力的接通时间，来调整所述占空比。
6.根据权利要求1至5中的任一项所述的蚀刻方法，其特征在于，
所述偏压电力是高频电力。
7.根据权利要求1至5中的任一项所述的蚀刻方法，其特征在于，
所述偏压电力是直流电力。
8.根据权利要求1至7中的任一项所述的蚀刻方法，其特征在于，
还对所述处理空间的气氛压力、气氛温度、和处理气体中的含氧气体比率中的至少一方进行控制。
9.根据权利要求1至8中的任一项所述的蚀刻方法，其特征在于，
所述有机材料层包括无定形碳膜。
10.一种蚀刻方法，是基板的蚀刻方法，所述蚀刻方法包括以下工序：
工序(a)，将具有基底层和所述基底层上的有机材料层的基板提供到处理腔室内的基板支承体上；以及
工序(b)，使用从包含含氧气体的处理气体生成的等离子体在所述有机材料层形成凹部，
其中，在所述工序(b)中，重复第一期间(b1)和第二期间(b2)，
在所述第一期间，通过以第一电平向所述基板支承体供给偏压电力，来对所述有机材料层进行蚀刻，
在所述第二期间，通过不向所述基板支承体供给所述偏压电力、或以比所述第一电平低的第二电平向所述基板支承体供给所述偏压电力，来在所述凹部的侧壁形成保护膜。
11.根据权利要求10所述的蚀刻方法，其特征在于，
在所述第一期间，通过所述保护膜来保护所述凹部的侧壁，并且对所述凹部的底部进行蚀刻。
12.根据权利要求10或11所述的蚀刻方法，其特征在于，
所述第二期间为10毫秒以上。
13.根据权利要求10或11所述的蚀刻方法，其特征在于，
以使所述第二期间成为10毫秒以上的方式，对规定所述第一期间的周期的频率以及所述第一期间相对于所述第一期间与所述第二期间的总计所占的比例中的至少任一方进行控制。
14.根据权利要求10至13中的任一项所述的蚀刻方法，其特征在于，
规定所述第一期间的周期的频率为2Hz以上且小于100Hz。
15.根据权利要求10至14中的任一项所述的蚀刻方法，其特征在于，
所述第一期间相对于所述第一期间与所述第二期间的总计时间所占的比例为20％以上且90％以下。
16.根据权利要求10至15中的任一项所述的蚀刻方法，其特征在于，
所述含氧气体包括从由CO气体、CO2气体、O2气体、O3气体、COS气体以及H2O气体构成的组中选择出的至少一种气体。
17.根据权利要求10至16中的任一项所述的蚀刻方法，其特征在于，
所述处理气体还包含非活性气体。
18.根据权利要求10至17中的任一项所述的蚀刻方法，其特征在于，
在所述工序(b2)中，形成于所述有机材料层的所述凹部的正圆度为0.90以上，并且弯曲临界尺寸值为40nm以下。
19.一种蚀刻装置，具备：
处理腔室；
基板支承体，其设置于所述处理腔室内；
等离子体生成部；以及
控制部，
所述控制部执行以下控制：
控制(a)，将具有基底层和所述基底层上的有机材料层的基板提供到所述处理腔室内的所述基板支承体上；以及
控制(b)，使用从包含含氧气体的处理气体生成的等离子体在所述有机材料层形成凹部，
其中，在所述工序(b)中重复执行以下控制：
控制(b1)，通过以第一电平向所述基板支承体供给偏压电力，来对所述有机材料层进行蚀刻；以及
控制(b2)，通过不向所述基板支承体供给所述偏压电力、或以比所述第一电平低的第二电平向所述基板支承体供给所述偏压电力，来在所述凹部的侧壁形成保护膜。
CN202280021687.XA 2021-03-30 2022-03-18 蚀刻方法和蚀刻装置 Pending CN116997997A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021057609 2021-03-30
JP2021-057609 2021-03-30
PCT/JP2022/012748 WO2022210043A1 (ja) 2021-03-30 2022-03-18 エッチング方法及びエッチング装置

Publications (1)

Publication Number Publication Date
CN116997997A true CN116997997A (zh) 2023-11-03

Family

ID=83456033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280021687.XA Pending CN116997997A (zh) 2021-03-30 2022-03-18 蚀刻方法和蚀刻装置

Country Status (6)

Country Link
US (1) US20240006152A1 (zh)
JP (1) JPWO2022210043A1 (zh)
KR (1) KR20230161474A (zh)
CN (1) CN116997997A (zh)
TW (1) TW202303747A (zh)
WO (1) WO2022210043A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244250A (ja) * 2000-03-01 2001-09-07 Hitachi Ltd 表面処理方法および装置
US8394722B2 (en) 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
JP6159757B2 (ja) * 2014-07-10 2017-07-05 東京エレクトロン株式会社 基板の高精度エッチングのプラズマ処理方法
JP6516542B2 (ja) * 2015-04-20 2019-05-22 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP6449141B2 (ja) * 2015-06-23 2019-01-09 東京エレクトロン株式会社 エッチング処理方法及びプラズマ処理装置
US20200058469A1 (en) * 2018-08-14 2020-02-20 Tokyo Electron Limited Systems and methods of control for plasma processing

Also Published As

Publication number Publication date
KR20230161474A (ko) 2023-11-27
US20240006152A1 (en) 2024-01-04
TW202303747A (zh) 2023-01-16
WO2022210043A1 (ja) 2022-10-06
JPWO2022210043A1 (zh) 2022-10-06

Similar Documents

Publication Publication Date Title
US20180226226A1 (en) Power supply system
JP6267953B2 (ja) 半導体装置の製造方法
JP6141855B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US9793134B2 (en) Etching method
KR102390726B1 (ko) 유기막을 에칭하는 방법
JP2010140944A (ja) プラズマエッチング装置及びプラズマクリーニング方法
JP2014096500A (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2016162795A (ja) プラズマ処理装置およびプラズマ処理方法
JP6621882B2 (ja) エッチング装置
US20200168468A1 (en) Etching method and substrate processing apparatus
US20190006186A1 (en) Plasma etching method and plasma etching apparatus
TW202147925A (zh) 電漿處理裝置及電漿處理方法
CN116997997A (zh) 蚀刻方法和蚀刻装置
TWI754002B (zh) 電漿處理方法及電漿處理裝置
JP2022102856A (ja) プラズマ処理装置及びプラズマ処理方法
WO2022215556A1 (ja) エッチング方法及びエッチング処理装置
US20240087846A1 (en) Plasma processing apparatus and rf system
EP4231785A1 (en) Substrate processing method and substrate processing device
US20220319860A1 (en) Etching method and etching processing apparatus
WO2022220224A1 (ja) エッチング方法及びプラズマ処理装置
US20240105424A1 (en) Plasma processing apparatus and plasma processing method
WO2024070580A1 (ja) プラズマ処理装置及び電源システム
JP2022158811A (ja) エッチング方法及びエッチング処理装置
JP2024035702A (ja) プラズマ処理装置及びプラズマ処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination