TW202247281A - 蝕刻方法及電漿處理裝置 - Google Patents

蝕刻方法及電漿處理裝置 Download PDF

Info

Publication number
TW202247281A
TW202247281A TW111114010A TW111114010A TW202247281A TW 202247281 A TW202247281 A TW 202247281A TW 111114010 A TW111114010 A TW 111114010A TW 111114010 A TW111114010 A TW 111114010A TW 202247281 A TW202247281 A TW 202247281A
Authority
TW
Taiwan
Prior art keywords
gas
mentioned
bias
silicon
substrate support
Prior art date
Application number
TW111114010A
Other languages
English (en)
Inventor
中川顕
小松賢次
上村一真
平山司
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202247281A publication Critical patent/TW202247281A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

本發明係一種使用電漿處理裝置進行之基板之蝕刻方法，其包括：步驟(A)，其係將具有含矽膜之基板提供至基板支持體；步驟(B)，其係對上述基板支持體週期性地供給20 kW以上50 kW以下且占空比為5%以上50%以下之偏壓RF電力；以及步驟(C)，其係利用由包含氟碳氣體及含氧氣體之處理氣體所產生之電漿，對上述含矽膜進行蝕刻。

Description

蝕刻方法及電漿處理裝置
本發明係關於一種蝕刻方法及電漿處理裝置。
專利文獻1中，揭示有一種對具有藉由交替設置氧化矽膜及氮化矽膜而構成之多層膜的第1區域、以及具有單層之氧化矽膜的第2區域進行蝕刻之方法。根據專利文獻1中所記載之蝕刻方法，交替地反覆執行產生包含氫氟碳之第1處理氣體之電漿的步驟、以及產生包含氟碳之第2處理氣體之電漿的步驟。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-51750號公報
[發明所欲解決之問題]
本發明之技術改善蝕刻圖案之形狀異常。 [解決問題之技術手段]
本發明之一態樣係一種使用電漿處理裝置進行之基板之蝕刻方法，其包括：步驟(A)，其係將具有含矽膜之基板提供至基板支持體；步驟(B)，其係對上述基板支持體週期性地供給20 kW以上50 kW以下且占空比(Duty Ratio)為5%以上50%以下之偏壓RF電力；以及步驟(C)，其係利用由包含氟碳氣體及含氧氣體之處理氣體所產生之電漿，對上述含矽膜進行蝕刻。 [發明之效果]
根據本發明，能夠改善蝕刻圖案之形狀異常。
於半導體元件之製造步驟中，對積層形成於半導體基板(以下，簡稱為「基板」)之表面之蝕刻對象層，進行將形成有圖案之遮罩層作為遮罩之蝕刻處理。該蝕刻處理一般利用電漿處理裝置進行。
上述專利文獻1中，揭示有一種於電漿處理裝置之處理容器內，反覆進行產生包含氫氟碳之第1處理氣體之電漿的步驟、以及產生包含氟碳之第2處理氣體之電漿的步驟，藉此進行蝕刻對象層(第1區域及第2區域)之蝕刻之方法。又，專利文獻1中所記載之蝕刻方法中，於對蝕刻對象層進行蝕刻時，將1000～7000 W之高頻偏壓電力供給至下部電極。
然，於近年來之電漿處理裝置中，作為上述蝕刻處理，有時執行對積層形成有蝕刻對象層之基板深挖而形成孔之3D(Three Dimension，三維)之NAND(Not AND，反及)HARC(High Aspect Ratio Contact，高深寬比接觸)步驟。對於3D之NAND HARC步驟，伴隨著近年來器件之大容量化或低成本化之要求，要求器件構造進一步高積層化及積體化。因此，要求開發一種技術，於藉由蝕刻處理形成之蝕刻圖案(孔或狹縫)中，抑制先前技術中未被當作問題之極其微小之形狀異常、例如產生於蝕刻圖案之側壁面之微小粗糙度(LER：Line Edge Roughness(線邊緣粗糙度))。
本發明之技術係鑒於上述情況完成者，其改善於蝕刻處理時形成於基板之蝕刻圖案之形狀異常。以下，參照圖式對一實施方式之電漿處理系統及本實施方式之蝕刻方法進行說明。再者，本說明書及圖式中，對實質上具有相同功能構成之要素標註相同符號，藉此省略重複說明。
＜電漿處理系統＞ 首先，對一實施方式之電漿處理系統進行說明。圖1係表示電漿處理系統之構成之概略之縱剖視圖。
電漿處理系統包含電容耦合型之電漿處理裝置1及控制部2。電漿處理裝置1包含電漿處理腔室10、氣體供給部20、電源30及排氣系統40。又，電漿處理裝置1包含基板支持體11及氣體導入部。基板支持體11配置於電漿處理腔室10內。氣體導入部構成為將至少一種處理氣體導入至電漿處理腔室10內。氣體導入部包含簇射頭13。簇射頭13配置於基板支持體11之上方。於一實施方式中，簇射頭13構成電漿處理腔室10之頂部(ceiling)之至少一部分。於電漿處理腔室10之內部形成有由簇射頭13、電漿處理腔室10之側壁10a及基板支持體11所界定之電漿處理空間10s。電漿處理腔室10具有用以將至少一種處理氣體供給至電漿處理空間10s之至少一個氣體供給口、及用以將氣體自電漿處理空間10s排出之至少一個氣體排出口。側壁10a接地。簇射頭13及基板支持體11與電漿處理腔室10電性絕緣。
基板支持體11包含本體構件111及環狀組件112。本體構件111之上表面具有用以支持基板(晶圓)W之中央區域111a(基板支持面)、及用以支持環狀組件112之環狀區域111b(環狀支持面)。環狀區域111b於俯視下包圍中央區域111a。環狀組件112包含一個或複數個環狀構件，一個或複數個環狀構件中之至少一個為邊緣環。
於一實施方式中，本體構件111包含基台113及靜電吸盤114。基台113包含導電性構件。基台113之導電性構件作為下部電極發揮功能。靜電吸盤114配置於基台113之上表面。靜電吸盤114之上表面具有上述中央區域111a及環狀區域111b。
又，雖然省略了圖示，但基板支持體11亦可包含調溫模組，該調溫模組構成為將環狀組件112、靜電吸盤114及基板W中之至少一者調節成目標溫度。調溫模組亦可包含加熱器、傳熱介質、流路、或該等之組合。鹽水或氣體之類的傳熱流體於流路中流動。又，基板支持體11亦可包含傳熱氣體供給部，該傳熱氣體供給部構成為向基板W之背面與靜電吸盤114之上表面之間供給傳熱氣體(背面氣體)。
簇射頭13構成為將來自氣體供給部20之至少一種處理氣體導入至電漿處理空間10s內。簇射頭13具有至少一個氣體供給口13a、至少一個氣體擴散室13b、及複數個氣體導入口13c。供給至氣體供給口13a之處理氣體通過氣體擴散室13b，自複數個氣體導入口13c被導入至電漿處理空間10s內。又，簇射頭13包含矽、碳化矽等導電性構件。簇射頭13之導電性構件作為上部電極發揮功能。再者，氣體導入部亦可除了包含簇射頭13以外，還包含安裝於形成在側壁10a之一個或複數個開口部的一個或複數個側氣體注入部(SGI：Side Gas Injector)。
氣體供給部20亦可包含至少一個氣體源21及至少一個流量控制器22。於一實施方式中，氣體供給部20構成為將至少一種處理氣體從各自對應之氣體源21經由各自對應之流量控制器22供給至簇射頭13。各流量控制器22例如亦可包含質量流量控制器或壓力控制式之流量控制器。進而，氣體供給部20亦可包含對至少一種處理氣體之流量進行調變或脈波化之一個或一個以上之流量調變器件。
電源30包含經由至少一個阻抗匹配電路與電漿處理腔室10耦合之RF(Radio Frequency，射頻)電源31。RF電源31構成為對基板支持體11之導電性構件及/或簇射頭13之導電性構件供給源RF信號及偏壓RF信號之類的至少一種RF信號(RF電力)。藉此，由供給至電漿處理空間10s之至少一種處理氣體形成電漿。因此，RF電源31可作為電漿產生部之至少一部分發揮功能，上述電漿產生部構成為於電漿處理腔室10中由一種或一種以上之處理氣體產生電漿。又，藉由對下部電極供給偏壓RF信號，於基板W中產生偏壓電位，從而能夠將所形成之電漿中之離子成分饋入至基板W。
於一實施方式中，RF電源31包含第1RF產生部31a及第2RF產生部31b。第1RF產生部31a構成為經由至少一個阻抗匹配電路與基板支持體11之導電性構件及/或簇射頭13之導電性構件耦合，產生用於產生電漿之源RF信號(源RF電力)。於一實施方式中，源RF信號具有13 MHz～150 MHz之範圍內之頻率。於一實施方式中，第1RF產生部31a亦可構成為產生具有不同頻率之複數個源RF信號。所產生之一個或複數個源RF信號被供給至下部電極 或上部電極。第2RF產生部31b構成為經由至少一個阻抗匹配電路與下部電極耦合，產生偏壓RF信號(偏壓RF電力)。於一實施方式中，偏壓RF信號具有較源RF信號低之頻率。於一實施方式中，偏壓RF信號具有400 kHz～13.56 MHz之範圍內之頻率。於一實施方式中，第2RF產生部31b亦可構成為產生具有不同頻率之複數個偏壓RF信號。所產生之一個或複數個偏壓RF信號被供給至下部電極。又，於各種實施方式中，源RF信號及偏壓RF信號中之至少一者亦可脈波化。
再者，一實施方式中，第2RF產生部31b亦可藉由週期性地重複第1期間(接通(ON)期間)及第2期間(斷開(OFF)期間)之接通/斷開控制，而對下部電極供給偏壓RF信號(偏壓RF電力)，上述第1期間(接通期間)對下部電極供給偏壓RF信號(偏壓RF電力)，上述第2期間(斷開期間)停止供給偏壓RF信號(偏壓RF電力)。或者，一實施方式中，第2RF產生部31b亦可藉由週期性地重複第1期間(高(High)期間)及第2期間(低(Low)期間)之高-低控制，而對下部電極供給偏壓RF信號(偏壓RF電力)，上述第1期間(高期間)對下部電極供給高位準之偏壓RF信號(偏壓RF電力)，上述第2期間(低期間)對下部電極供給低位準之偏壓RF信號(偏壓RF電力)。 再者，以下說明中，所謂「占空比」，係指一個週期(第1期間與第2期間之總時間)內供給偏壓RF信號(偏壓RF電力)之第1期間所占之比率(第1期間/(第1期間＋第2期間))。更具體而言，於對偏壓RF信號(偏壓RF電力)之供給進行接通/斷開控制之情形時，將[接通期間/(接通期間＋斷開期間)]稱為占空比，於進行高-低控制之情形時，將[高期間/(高期間＋低期間)]稱為占空比。
又，電源30亦可包含與電漿處理腔室10耦合之DC (Direct Current，直流)電源32。DC電源32包含第1DC產生部32a及第2DC產生部32b。於一實施方式中，第1DC產生部32a構成為連接於下部電極，產生第1DC信號。所產生之第1偏壓DC信號施加至下部電極。於一實施方式中，第1DC信號亦可施加至靜電吸盤內之電極等其他電極。於一實施方式中，第2DC產生部32b構成為連接於上部電極，產生第2DC信號。所產生之第2DC信號施加至上部電極。於各種實施方式中，第1及第2DC信號中之至少一者亦可脈波化。再者，於本實施方式中，此外第1及第2DC產生部32a、32b亦可設置於RF電源31，亦可設置第1DC產生部32a來代替第2RF產生部31b。
排氣系統40例如可連接於設置於電漿處理腔室10之底部的氣體排出口10e。排氣系統40亦可包含壓力調整閥及真空泵。藉由壓力調整閥對電漿處理空間10s內之壓力進行調整。真空泵亦可包含渦輪分子泵、乾式真空泵或該等之組合。
控制部2對使電漿處理裝置1執行本發明中所敍述之各種步驟之電腦可執行命令進行處理。控制部2可構成為控制電漿處理裝置1之各要素，以執行此處所敍述之各種步驟。於一實施方式中，控制部2之一部分或全部亦可包含於電漿處理裝置1。控制部2例如亦可包含電腦2a。電腦2a例如亦可包含處理部(CPU：Central Processing Unit(中央處理單元))2a1、記憶部2a2、及通信介面2a3。處理部2a1可構成為基於儲存於記憶部2a2之程式進行各種控制動作。記憶部2a2亦可包含RAM(Random Access Memory，隨機存取記憶體)、ROM(Read Only Memory，唯讀記憶體)、HDD(Hard Disk Drive，硬碟驅動器)、SSD(Solid State Drive，固態驅動器)、或該等之組合。通信介面2a3亦可經由LAN(Local Area Network，區域網路)等通信線路與電漿處理裝置1之間進行通信。
以上，對各種例示性實施方式進行了說明，但並不限定於上述例示性實施方式，亦可進行各種追加、省略、置換及變更。又，可將不同實施方式中之要素組合而形成其他實施方式。
例如，於本實施方式中，以電漿處理系統具有電容耦合型(CCP；Capacitively Coupled Plasma(電容耦合電漿))之電漿處理裝置1之情形為例進行了說明，但電漿處理系統之構成並不限定於此。例如，電漿處理系統亦可具有包含感應耦合電漿(ICP；Inductively Coupled Plasma)、ECR電漿(Electron-Cyclotron-resonance plasma，電子回旋共振電漿)、螺旋波激發電漿(HWP：Helicon Wave Plasma)、或表面波電漿(SWP：Surface Wave Plasma)等之電漿產生部的處理裝置。又，亦可使用包含各種類型之電漿產生部之處理裝置，上述各種類型之電漿產生部包含AC(Alternating Current，交流)電漿產生部及DC(Direct Current)電漿產生部。
＜電漿處理方法＞ 繼而，對使用以如上方式構成之電漿處理裝置1所進行之本發明之技術的基板W之蝕刻處理進行說明。
本實施方式之蝕刻處理應用於具有基底層及形成於基底層上之蝕刻對象層之基板。基底層例如為氮化矽膜。蝕刻對象層例如為含矽膜。含矽膜可為選自由氧化矽膜、氮化矽膜及多晶矽膜所組成之群中之至少一種。再者，蝕刻對象層上亦可形成有遮罩層。遮罩層可包含選自由有機膜及含硼膜所組成之群中之至少一種。作為有機膜，例如可使用光阻、旋塗式碳、碳化鎢或非晶形碳。作為含硼膜，例如可使用氮化硼或碳化硼。 圖2(a)係表示應用了本實施方式之蝕刻處理之基板W之一例之圖。基板W包含基底層G、設置於基底層G上之蝕刻對象層E、及設置於蝕刻對象層上之遮罩層M。於圖2(a)所示之例中，蝕刻對象層E包含第1區域R1及第2區域R2。第1區域及第2區域均為含矽膜。第1區域R1係由選自上述含矽膜中之至少兩種膜、圖示之例中為氧化矽膜Ox與氮化矽膜Nit交替積層而成之多層膜ON。又，第2區域R2為單層之氧化矽膜Ox。
於本實施方式中，如圖2(b)所示，藉由蝕刻處理於蝕刻對象層E形成高深寬比之蝕刻圖案即溝槽孔H。本實施方式之蝕刻處理包括步驟S1～S4。
於步驟S1中，將基板W搬入電漿處理腔室10之內部，將基板W載置於基板支持體11上。其後，對靜電吸盤114供給直流電壓，藉此，基板W吸附保持於靜電吸盤114。當基板W保持於靜電吸盤114時，藉由排氣系統40使電漿處理腔室10之內部減壓至所需之真空度。
於步驟S2中，首先，將處理氣體自氣體供給部20經由簇射頭13供給至電漿處理空間10s。又，藉由第1RF產生部31a對下部電極供給源RF電力，激發處理氣體產生電漿。又，進而，藉由第2RF產生部31b對下部電極週期性地供給偏壓RF電力。可如上所述，藉由週期性地重複第1期間及第2期間之接通/斷開控制或高-低控制，而自第2RF產生部31b對下部電極供給偏壓RF電力。繼而，藉由所產生之電漿之作用，對形成於基板W上之蝕刻對象層E實施蝕刻處理。
於本實施方式中，規定步驟S2中供給偏壓RF電力之週期之頻率可為1 kHz～10 kHz。
該偏壓RF電力之大小控制為20 kW以上50 kW以下，較佳為23 kW以上40 kW以下。藉由將偏壓RF電力之大小設為20 kW以上，能夠使蝕刻處理時入射至溝槽孔H之離子之垂直分量變大，並且，藉由設為50 kW以下，能夠抑制遮罩之選擇比之下降。
又，一個週期(上述第1期間＋第2期間)內供給偏壓RF電力之期間或供給高位準之偏壓RF電力之期間(上述第1期間)所占之比率即占空比控制為5%以上50%以下，較佳為10%以上40%以下。藉此，於不供給偏壓RF電力之期間，能夠增加饋入至基板W(溝槽孔H)之負離子之量，減少充電(charging)。因此，於供給偏壓RF電力之期間，能夠使入射至溝槽孔H之離子之垂直分量變大。又，藉由將占空比控制為5%以上，能夠抑制偏壓RF電力之供給時間變得極短，其結果為能夠抑制蝕刻速率或處理量之下降。
如此，藉由供給20 kW以上50 kW以下且占空比為5%以上50%以下之偏壓RF電力，能夠抑制溝槽孔H之側壁之損傷，改善LER。
於步驟S2中，處理氣體包含選自由氟碳氣體及氫氟碳氣體所組成之群中之至少一種含碳氣體及含氧氣體。氟碳氣體可為選自由C 4F 6氣體、C 4F 8氣體及C 3F 8氣體所組成之群中之至少一種。氫氟碳氣體可為選自由CH 2F 2氣體、CHF 3氣體及CH 3F氣體所組成之群中之至少一種。含氧氣體可為選自由O 2氣體、CO氣體及CO 2氣體所組成之群中之至少一種。又，處理氣體中亦可進而包含其他氣體。例如，亦可包含選自由COS氣體、NF 3氣體及SF 6氣體所組成之群中之至少一種氣體。
再者，於對如圖2(a)所示之蝕刻對象層E具有第1區域R1及第2區域R2之基板W進行蝕刻處理之情形時，步驟S2可包括後述步驟S21～S22。於此情形時，步驟S21及步驟S22中之偏壓RF電力可與上述步驟S2中之偏壓RF電力同樣地進行設定。又，關於步驟S21中之第1處理氣體及步驟S22中之第2處理氣體，可使用作為上述步驟S2中之處理氣體例示出之氣體。
於步驟S21中，利用由包含氟碳氣體、氫氟碳氣體及含氧氣體之第1處理氣體所產生之電漿，對蝕刻對象層E進行蝕刻。於步驟S21中，選擇不會擴大CD(Critical Dimension，關鍵尺寸)值之條件，上述CD值表示形成於蝕刻對象層E之溝槽孔H之寬度。具體而言，以使氟碳氣體相對於含氧氣體之流量比成為大於1.0之方式，選擇第1處理氣體中所包含之含氧氣體及氟碳氣體之流量。於該條件下，包含氟碳之聚合物堆積於溝槽孔H之側壁，其作為保護膜發揮功能，因此CD值之擴大得到抑制。
又，於步驟S21中所使用之第1處理氣體與於後述步驟S22中所使用之第2處理氣體相比，氟碳氣體相對於氫氟碳氣體之流量比設定得較大。由氟碳氣體所產生之電漿對氧化矽膜Ox之蝕刻速率高於對氮化矽膜Nit之蝕刻速率。因此，由第1處理氣體所產生之電漿對第2區域R2之蝕刻速率高於該由第1處理氣體所產生之電漿對第1區域R1之蝕刻速率。因此，於步驟S21中，第2區域R2優先於第1區域R1被蝕刻。
以下，例示步驟S21(第1蝕刻處理)中之各種蝕刻處理條件。再者，以下示出之處理條件均為例示，可任意地選擇第1蝕刻處理之處理條件。 ・第1處理氣體 氟碳氣體之流量：50～200 sccm 氫氟碳氣體之流量：50～200 sccm 含氧氣體之流量：50～200 sccm ・源RF電力：6000～8000 W ・偏壓RF電力：20 kW以上50 kW以下(例如25 kW) ・偏壓RF電力之占空比：5%以上50%以下(例如35%) ・電漿處理腔室之壓力：20～100 mT ・處理時間：20～90 sec
於步驟S22中，利用由包含氟碳氣體、氫氟碳氣體及含氧氣體之第2處理氣體所產生之電漿，對蝕刻對象層E進行蝕刻。於步驟S22中，選擇會擴大形成於蝕刻對象層E之溝槽孔H之CD值之條件。具體而言，以使氟碳氣體相對於含氧氣體之流量比成為1.0以下之方式，選擇第2處理氣體中所包含之含氧氣體及氟碳氣體之流量比。於該條件下，利用由含氧氣體所產生之電漿去除堆積於溝槽孔H之側壁之聚合物，蝕刻不僅朝溝槽孔H之深度方向進行，而且朝寬度方向(與深度方向垂直之方向)進行，因此，CD值擴大。
又，於步驟S22中所使用之第2處理氣體與於上述步驟S21中所使用之第1處理氣體相比，氟碳氣體相對於氫氟碳氣體之流量比設定得較小。由氫氟碳氣體所產生之電漿對氮化矽膜Nit之蝕刻速率高於對氧化矽膜Ox之蝕刻速率。因此，由第2處理氣體所產生之電漿對第2區域R2之蝕刻速率高於該由第2處理氣體所產生之電漿對第1區域R1之蝕刻速率。因此，於步驟S22中，第1區域R1優先於第2區域R2被蝕刻。
以下，例示步驟S22(第2蝕刻處理)中之各種蝕刻處理條件。再者，以下示出之處理條件均為例示，可任意地選擇第2蝕刻處理之處理條件。 ・第2處理氣體 氟碳氣體之流量：40～100 sccm 氫氟碳氣體之流量：40～100 sccm 含氧氣體之流量：40～100 sccm ・源RF電力：6000～8000 W ・偏壓RF電力：20 kW以上50 kW以下(例如25 kW) ・偏壓RF電力之占空比：5%以上50%以下(例如35%) ・電漿處理腔室之壓力：20～100 mT ・處理時間：10～30 sec
再者，亦可交替地反覆執行步驟S21與步驟S22。於此情形時，抑制第1區域R1之蝕刻速率與第2區域R2之蝕刻速率之間產生差異。即，適當抑制形成於第1區域R1之溝槽孔H之深度與形成於第2區域R2之溝槽孔H之深度之間產生差異。
又，步驟S21之處理時間及步驟S22之處理時間根據作為蝕刻對象之膜之種類或厚度等適當調整。於一例中，步驟S22(第2蝕刻處理)之處理時間相對於步驟S21(第1蝕刻處理)之處理時間之比率調整為2～3。
於本實施方式之步驟S2(步驟S21及步驟S22)中，亦可自第2DC產生部32b對與基板支持體11對向之上部電極週期性地施加負極性之直流電壓。藉此，存在於電漿處理空間10s內之正離子與上部電極碰撞，二次電子自上部電極發射。所發射出之二次電子照射至基板W，藉此，將遮罩層M改質。又，於上部電極包含矽之情形時，正離子與上部電極碰撞，藉此，矽原子與二次電子一起發射。藉由下述(1)所示之反應，該矽原子與電漿處理空間10s內或基板W上過剩之氟原子發生反應而將過剩之氟原子去除。其結果，伴隨蝕刻處理之遮罩層M之損傷得到抑制，因此，能夠進而改善溝槽孔H之LER。 Si＋4F→SiF 4↑  (1)
該直流電壓可控制為於第1期間施加第1電壓，於第2期間施加與第1電壓大小不同之第2電壓，上述第1期間係一個週期內對基板支持體11供給偏壓RF電力或供給高位準之偏壓RF電力之期間，上述第2期間係一個週期內對基板支持體11不供給偏壓RF電力或供給低位準之偏壓RF電力之期間。第2電壓之絕對值可大於第1電壓之絕對值。於一例中，第1電壓之絕對值可為250以上500 V以下。又，第2電壓之絕對值可為1000 V以上。
於步驟S2(步驟S21及步驟S22)後，亦可包含下述步驟作為步驟S3，即，判定步驟S2之蝕刻處理是否滿足預先設定之特定處理結束條件。於滿足特定條件之情形時，結束對基板W之蝕刻處理。另一方面，於不滿足特定條件之情形時，再次對基板W執行步驟S2。特定條件可為處理時間或藉由蝕刻處理所形成之溝槽孔H之深度。又，於反覆執行步驟S21及步驟S22作為步驟S2之情形時，特定條件亦可為步驟S21及步驟S22之反覆次數。
當步驟S2或步驟S3完成時，結束電漿處理裝置1中之蝕刻處理。於結束蝕刻處理時，首先，停止源RF電力及偏壓RF電力自RF電源31之供給、直流電壓自DC電源32之施加、以及利用氣體供給部20所進行之處理氣體之供給。繼而，停止傳熱氣體向基板W之背面之供給，停止靜電吸盤對基板W之吸附保持。
其後，藉由未圖示之基板搬送機構將實施蝕刻處理後之基板W自電漿處理腔室10搬出(圖3之步驟S4：搬出基板W)，對基板W之一系列電漿處理結束。
(實施例) 圖4係表示實施例之蝕刻處理結果之一例之說明圖。圖4(a)係分別示出參考例中溝槽孔H之LER之平均值及LER之偏差3σ之值之圖，該參考例係對基板支持體11供給13 kW之占空比為70%之偏壓RF電力，並對上部電極施加-250 V之直流電壓。圖4(b)係分別示出實施例1中溝槽孔H之LER之平均值及LER之偏差3σ之值之圖，該實施例1係對基板支持體11供給25 kW之占空比為35%之偏壓RF電力，並對上部電極施加-250 V之直流電壓。圖4(c)係分別示出實施例2中溝槽孔H之LER之平均值及LER之偏差3σ之值之圖，該實施例2係對基板支持體11供給25 kW之占空比為35%之偏壓RF電力，並對上部電極施加-500 V之直流電壓。 再者，蝕刻處理中之其他條件(源RF電力之供給條件或循環數等)如圖4所示。
如圖4所示，與參考例相比，實施例1及2中溝槽孔H之形狀良好。具體而言，可知LER之平均值(Ave.LER)及LER之偏差3σ減少，溝槽孔H之粗糙度變小。可以認為其原因在於：如上所述，增大偏壓RF電力並減小占空比，使入射至溝槽孔H之離子之垂直分量變大，藉此，溝槽孔H之側壁之損傷得到抑制。
又，由實施例1與實施例2之比較可知，施加於上部電極之直流電壓之絕對值越大，溝槽孔H之LER之平均值及LER之偏差3σ越會進一步減少。可以認為其原因在於：施加於上部電極之直流電壓之絕對值越大，遮罩層M之改質或過剩氟原子之去除的效果越大，伴隨蝕刻處理之遮罩層M之損傷越會得到抑制。
再者，於以上之實施方式中，為了將電漿中之離子成分饋入至基板W，自第2RF產生部31b對基板支持體11供給偏壓RF電力。亦可對基板支持體11供給除了RF電力以外之電偏壓來代替該偏壓RF電力。此處，所謂電偏壓，可為自脈波電源以週期性重複接通期間與斷開期間之方式供給之脈波狀之電壓(上述接通/斷開控制)，亦可為以電壓值之絕對值週期性重複高位準(高期間)與低位準(低期間)之方式供給之電壓(上述高-低控制)。脈波電源可構成為電源本身供給脈波波，亦可於脈波電源之下流側具備用以對電壓進行脈波化之元件。於一例中，電偏壓被供給至下部電極以使基板W產生負電位。更加具體而言，上述高-低控制之情形時，上述高位準及低位準均具有負值。電偏壓可為自上述第1DC產生部32a供給的負極性之直流電壓之脈波。再者，電偏壓可為矩形波之脈波，可為三角波之脈波，可為脈衝，或者亦可具有其他電壓波形。
電偏壓之頻率與偏壓RF電力同樣地可為1 kHz～10 kHz。
又，電偏壓之大小係以入射至蝕刻對象層E之離子之平均能量成為與上述偏壓RF電力同等程度之方式進行調整。於一例中，電偏壓之大小之絕對值控制為7 kV以上20 kV以下。於電偏壓之大小之絕對值超過20 kV之情形時，有遮罩之選擇比下降之虞。
又，關於一個週期(上述第1期間＋第2期間)內供給電偏壓之期間或供給高位準之電偏壓之期間(上述第1期間)所占之比率，即占空比，其與偏壓RF電力同樣地控制為5%以上50%以下，較佳為10%以上40%以下。
藉由於以上之條件下供給電偏壓，與偏壓RF電力之情形時同樣地，能夠使入射至溝槽孔H之離子之垂直分量變大，抑制溝槽孔H之側壁之損傷，因此能夠改善LER。
於對基板支持體11供給電偏壓之情形時，亦可自第2DC產生部32b對與基板支持體11對向之上部電極週期性地施加負極性之直流電壓。於此情形時，於對基板支持體11施加電偏壓或施加高位準之電偏壓之第1期間供給第1電壓。又，於對基板支持體11不供給電偏壓或施加低位準之電偏壓之第2期間供給第2電壓。第1電壓及第2電壓之大小可與於供給上述偏壓RF電力之情形時相同。
以上，對本實施方式及其變化例進行了說明，但應認為該等實施方式於所有方面均為例示而不具限制性。上述實施方式亦可於不脫離隨附之申請專利範圍及其主旨的情況下以各種形態進行省略、置換、變更。
1:電漿處理裝置 2:控制部 2a:電腦 2a1:處理部 2a2:記憶部 2a3:通信介面 10:電漿處理腔室 10a:側壁 10e:氣體排出口 10s:電漿處理空間 11:基板支持體 13:簇射頭 13a:氣體供給口 13b:氣體擴散室 13c:氣體導入口 20:氣體供給部 21:氣體源 22:流量控制器 30:電源 31:RF電源 31a:第1RF產生部 31b:第2RF產生部 32:DC電源 32a:第1DC產生部 32b:第2DC產生部 40:排氣系統 111:本體構件 111a:中央區域 111b:環狀區域 112:環狀組件 113:基台 114:靜電吸盤 E:蝕刻對象層 G:基底層 H:蝕刻孔 LF:高頻電力 M:遮罩層 Nit:氮化矽膜 ON:多層膜 Ox:氧化矽膜 R1:第1區域 R2:第2區域 W:基板
圖1係模式性地表示電漿處理系統之構成之一例之縱剖視圖。 圖2(a)、(b)係表示形成於基板表面之蝕刻對象層之一例之說明圖。 圖3係表示一實施方式之電漿處理之主要步驟之流程圖。 圖4係表示實施例之蝕刻處理結果之一例之說明圖。
1:電漿處理裝置
2:控制部
2a:電腦
2a1:處理部
2a2:記憶部
2a3:通信介面
10:電漿處理腔室
10a:側壁
10e:氣體排出口
10s:電漿處理空間
11:基板支持體
13:簇射頭
13a:氣體供給口
13b:氣體擴散室
13c:氣體導入口
20:氣體供給部
21:氣體源
22:流量控制器
30:電源
31:RF電源
31a:第1RF產生部
31b:第2RF產生部
32:DC電源
32a:第1DC產生部
32b:第2DC產生部
40:排氣系統
111:本體構件
111a:中央區域
111b:環狀區域
112:環狀組件
113:基台
114:靜電吸盤
W:基板

Claims (20)

  1. 一種蝕刻方法，其包括： 步驟(A)，其係將具有含矽膜之基板提供至基板支持體； 步驟(B)，其係對上述基板支持體週期性地供給20 kW以上50 kW以下且占空比為5%以上50%以下之偏壓RF電力；以及 步驟(C)，其係利用由包含氟碳氣體及含氧氣體之處理氣體所產生之電漿，對上述含矽膜進行蝕刻。
  2. 如請求項1之蝕刻方法，其中上述偏壓RF電力為23 kW以上40 kW以下。
  3. 如請求項1或2之蝕刻方法，其中上述偏壓RF電力之占空比為10%以上40%以下。
  4. 一種蝕刻方法，其包括： 步驟(A)，其係將具有含矽膜之基板提供至基板支持體； 步驟(B)，其係對上述基板支持體供給7 kV以上20 kV以下且占空比為5%以上50%以下之電偏壓；以及 步驟(C)，其係利用由包含氟碳氣體及含氧氣體之處理氣體所產生之電漿，對上述含矽膜進行蝕刻。
  5. 如請求項4之蝕刻方法，其中上述電偏壓之占空比為10%以上40%以下。
  6. 如請求項1至5中任一項之蝕刻方法，其中上述含矽膜包含第1區域及第2區域，上述第1區域具有多層膜，上述多層膜係由選自由氧化矽膜、氮化矽膜及多晶矽膜所組成之群中之至少兩種膜積層而成，上述第2區域具有氧化矽膜之單層膜。
  7. 如請求項1至5中任一項之蝕刻方法，其中上述含矽膜包含第1區域及第2區域，上述第1區域具有由氧化矽膜與氮化矽膜交替積層而成之多層膜，上述第2區域具有氧化矽膜之單層膜。
  8. 如請求項6或7之蝕刻方法，其中 上述步驟(C)包括： 步驟(C1)，其係利用由第1處理氣體所產生之電漿對上述含矽膜進行蝕刻，上述第1處理氣體包含氟碳氣體、氫氟碳氣體及含氧氣體，且上述氟碳氣體相對於上述含氧氣體之流量比大於1.0；以及 步驟(C2)，其係利用由第2處理氣體所產生之電漿對上述含矽膜進行蝕刻，上述第2處理氣體包含氟碳氣體、氫氟碳氣體及含氧氣體，且上述氟碳氣體相對於上述含氧氣體之流量比為1.0以下。
  9. 如請求項8之蝕刻方法，其中上述第1處理氣體中上述氟碳氣體相對於上述氫氟碳氣體之流量比大於上述第2處理氣體中上述氟碳氣體相對於上述氫氟碳氣體之流量比。
  10. 如請求項8或9之蝕刻方法，其實施一次以上包括上述步驟(C1)及上述步驟(C2)之循環。
  11. 如請求項8至10中任一項之蝕刻方法，其中上述步驟(C2)之處理時間相對於上述步驟(C1)之處理時間之比為2～3。
  12. 如請求項1至11中任一項之蝕刻方法，其進而包括步驟(D)，其係對與上述基板支持體對向之上部電極施加負極性之直流電壓。
  13. 如請求項12之蝕刻方法，其中 上述步驟(D)包括： 步驟(D1)，其係於對上述基板支持體供給偏壓RF電力或電偏壓之第1期間施加第1電壓；以及 步驟(D2)，其係於對上述基板支持體供給上述偏壓RF電力或上述電偏壓之第2期間施加絕對值與上述第1電壓不同之第2電壓。
  14. 如請求項13之蝕刻方法，其中上述第2電壓之絕對值大於上述第1電壓之絕對值。
  15. 如請求項14之蝕刻方法，其中上述第1電壓之絕對值為250 V以上500 V以下，上述第2電壓之絕對值為1000 V以上。
  16. 如請求項1至15中任一項之蝕刻方法，其中於上述含矽膜之上具有形成有圖案之包含碳或硼之遮罩層。
  17. 一種電漿處理裝置，其具備： 處理腔室，其具有氣體供給口及排出口； 基板支持體，其設置於上述處理腔室之內部； 電漿產生部，其用以產生電漿； 電源，其對上述基板支持體供給電力；以及 控制部； 上述控制部執行包括下述步驟之處理： 步驟(A)，其係將具有含矽膜之基板提供至上述基板支持體； 步驟(B)，其係對上述基板支持體週期性地供給20 kW以上50 kW以下且占空比為5%以上50%以下之偏壓RF電力；以及 步驟(C)，其係利用由包含氟碳氣體及含氧氣體之處理氣體所產生之電漿，對上述含矽膜進行蝕刻。
  18. 如請求項17之電漿處理裝置，其中上述偏壓RF電力為23 kW以上40 kW以下。
  19. 一種電漿處理裝置，其具備： 處理腔室，其具有氣體供給口及排出口； 基板支持體，其設置於上述處理腔室之內部； 電漿產生部，其用以產生電漿； 電源，其對上述基板支持體供給電力；以及 控制部； 上述控制部執行包括下述步驟之處理： 步驟(A)，其係將具有含矽膜之基板提供至基板支持體； 步驟(B)，其係對上述基板支持體供給7 kV以上20 kV以下且占空比為5%以上50%以下之電偏壓；以及 步驟(C)，其係利用由包含氟碳氣體及含氧氣體之處理氣體所產生之電漿，對上述含矽膜進行蝕刻。
  20. 如請求項17至19中任一項之電漿處理裝置，其中上述占空比為10%以上40%以下。
TW111114010A 2021-04-14 2022-04-13 蝕刻方法及電漿處理裝置 TW202247281A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021068571 2021-04-14
JP2021-068571 2021-04-14

Publications (1)

Publication Number Publication Date
TW202247281A true TW202247281A (zh) 2022-12-01

Family

ID=83640063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114010A TW202247281A (zh) 2021-04-14 2022-04-13 蝕刻方法及電漿處理裝置

Country Status (6)

Country Link
US (1) US20240038501A1 (zh)
JP (1) JPWO2022220224A1 (zh)
KR (1) KR20230165819A (zh)
CN (1) CN117099189A (zh)
TW (1) TW202247281A (zh)
WO (1) WO2022220224A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
JP6328524B2 (ja) 2014-08-29 2018-05-23 東京エレクトロン株式会社 エッチング方法
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
JP6945388B2 (ja) * 2017-08-23 2021-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
WO2020008703A1 (ja) * 2019-04-19 2020-01-09 株式会社日立ハイテクノロジーズ プラズマ処理方法

Also Published As

Publication number Publication date
WO2022220224A1 (ja) 2022-10-20
KR20230165819A (ko) 2023-12-05
CN117099189A (zh) 2023-11-21
JPWO2022220224A1 (zh) 2022-10-20
US20240038501A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
KR102627546B1 (ko) 이방성 텅스텐 에칭을 위한 방법 및 장치
JP6449674B2 (ja) プラズマ処理方法及びプラズマ処理装置
US20060021704A1 (en) Method and apparatus for etching Si
US20210050222A1 (en) Plasma etching method
TW202147925A (zh) 電漿處理裝置及電漿處理方法
JP6959999B2 (ja) プラズマ処理方法
TW202247281A (zh) 蝕刻方法及電漿處理裝置
WO2022215556A1 (ja) エッチング方法及びエッチング処理装置
TW202245053A (zh) 蝕刻方法及蝕刻處理裝置
JP2022158811A (ja) エッチング方法及びエッチング処理装置
WO2023048281A1 (ja) プラズマ処理方法及びプラズマ処理システム
US20240087846A1 (en) Plasma processing apparatus and rf system
WO2022210043A1 (ja) エッチング方法及びエッチング装置
WO2023234214A1 (ja) エッチング方法及びプラズマ処理装置
WO2024070580A1 (ja) プラズマ処理装置及び電源システム
WO2023058582A1 (ja) エッチング方法及びエッチング装置
WO2023233673A1 (ja) エッチング方法及びプラズマ処理装置
JP2023121650A (ja) プラズマ処理方法及びプラズマ処理システム
KR20230162544A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2023109497A (ja) エッチング方法及びプラズマ処理装置
JP2024033846A (ja) 基板処理方法及びプラズマ処理装置
TW202412101A (zh) 蝕刻方法及電漿處理裝置
KR20220020775A (ko) 에칭 방법 및 플라즈마 처리 시스템
JP2024039240A (ja) エッチング方法及びプラズマ処理装置
JP2023109496A (ja) エッチング方法及びプラズマ処理装置