KR20220020775A - 에칭 방법 및 플라즈마 처리 시스템 - Google Patents

에칭 방법 및 플라즈마 처리 시스템 Download PDF

Info

Publication number
KR20220020775A
KR20220020775A KR1020210103004A KR20210103004A KR20220020775A KR 20220020775 A KR20220020775 A KR 20220020775A KR 1020210103004 A KR1020210103004 A KR 1020210103004A KR 20210103004 A KR20210103004 A KR 20210103004A KR 20220020775 A KR20220020775 A KR 20220020775A
Authority
KR
South Korea
Prior art keywords
etching
deposit
plasma processing
resist film
treated
Prior art date
Application number
KR1020210103004A
Other languages
English (en)
Inventor
스롱 꾸오
히코이치로 사사키
요시미츠 콘
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220020775A publication Critical patent/KR20220020775A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

에칭 대상층과 미리 패턴 형성된 마스크층이 표면에 형성된 처리 대상체의 에칭 처리에 있어서, 당해 처리 대상체의 표면 몰폴로지를 개선하고, 또한 당해 에칭 처리에 있어서의 마스크층의 소모를 억제한다. 에칭 대상층과, 당해 에칭 대상층보다 상층에 형성되고, 또한 미리 패턴 형성된 마스크층이 표면에 형성된 처리 대상체를 에칭하는 방법으로서, (a) 상기 마스크층을 마스크로서 상기 에칭 대상층을 에칭하는 공정과, (b) 상기 처리 대상체의 표면을 퇴적물로 덮는 공정과, (c) 상기 퇴적물로 덮인 상기 처리 대상체의 표면을 에칭 하여, 당해 표면을 평탄화하는 공정을 포함한다.

Description

에칭 방법 및 플라즈마 처리 시스템 {ETCHING METHOD AND PLASMA PROCESSING SYSTEM}
본 개시는 에칭 방법 및 플라즈마 처리 시스템에 관한 것이다.
특허 문헌 1에는, 실리콘층과, 미리 패턴이 형성된 레지스트막을 가지는 피처리체에 대하여, 특정한 조합의 처리 가스로부터 생성되는 플라즈마를 이용하고, 상기 레지스트막을 마스크로서 상기 실리콘층을 플라즈마 에칭하는 방법이 개시되어 있다.
일본특허공개공보 2007-258426호
본 개시에 따른 기술은, 에칭 대상층과 미리 패턴 형성된 마스크층이 표면에 형성된 처리 대상체의 에칭 처리에 있어서, 당해 처리 대상체의 표면 몰폴로지를 개선하고, 또한 당해 에칭 처리에 있어서의 마스크층의 소모를 억제한다.
본 개시의 일태양은, 에칭 대상층과, 당해 에칭 대상층보다 상층에 형성되고, 또한 미리 패턴 형성된 마스크층이 표면에 형성된 처리 대상체를 에칭하는 방법으로서, (a) 상기 마스크층을 마스크로서 상기 에칭 대상층을 에칭하는 공정과, (b) 상기 처리 대상체의 표면을 퇴적물로 덮는 공정과, (c) 상기 퇴적물로 덮인 상기 처리 대상체의 표면을 에칭하여, 당해 표면을 평탄화하는 공정을 포함한다.
본 개시에 따르면, 에칭 대상층과 미리 패턴 형성된 마스크층이 표면에 형성된 처리 대상체의 에칭 처리에 있어서, 당해 처리 대상체의 표면 몰폴로지를 개선하고, 또한 당해 에칭 처리에 있어서의 마스크층의 소모를 억제할 수 있다.
도 1은 기판 표면의 몰폴로지의 악화의 모습을 모식적으로 나타내는 설명도이다.
도 2는 플라즈마 처리 시스템의 구성의 일례를 모식적으로 나타내는 종단면도이다.
도 3은 본 실시 형태에 따른 에칭 처리 전후의 에칭 대상층 및 마스크층의 모습을 나타내는 설명도이다.
도 4는 본 실시 형태에 따른 퇴적물 커버 공정의 모습을 나타내는 설명도이다.
도 5는 본 실시 형태에 따른 트리밍 공정의 모습을 나타내는 설명도이다.
도 6은 본 개시에 따른 기술의 실시예의 결과를 나타내는 설명도이다.
반도체 디바이스의 제조 공정에서는, 반도체 기판(이하, 단순히 '기판'이라 함)의 표면에 적층하여 형성된 에칭 대상층(예를 들면 실리콘 함유막)에 대하여, 미리 패턴이 형성된 마스크층(예를 들면 레지스트막)을 마스크로 한 에칭 처리가 행해지고 있다. 이 에칭 처리는, 일반적으로 플라즈마 처리 장치에서 행해진다.
상술한 특허 문헌 1에는, 플라즈마 처리 장치의 처리실 내에서, 충분히 큰 마스크 선택비와 에칭 레이트를 확보하면서 레지스트막을 마스크로서 적층층 중의 실리콘막을 에칭하는 방법이 개시되어 있다. 구체적으로, 특정한 조합의 처리 가스로부터 생성되는 플라즈마를 이용하여 에칭을 실시함으로써, 적층하여 형성된 에칭 대상층을 포함하는 적층체를 단일의 장치 내에서 처리할 수 있어, 장치의 감소와, 공정수 및 처리 시간의 대폭적인 감소를 도모하고 있다.
그런데, 최근, 기판 표면에 형성되는 마스크층의 패턴의 미세화에 수반하여 당해 패턴의 피치(Pitch)가 좁아져, 마스크층의 CD(Critical Dimension : 패턴의 선폭) 불균일에 따른 기판 표면의 몰폴로지(Morphology)의 악화, 즉 기판 표면의 평탄도의 악화가 염려되고 있다.
구체적으로, 예를 들면 도 1의 (a)에 나타내는 바와 같이, 마스크층을 형성하는 Bar에 CD 불균일이 생김으로써, 도 1의 (b)에 나타내는 바와 같이 당해 Bar에 대한 퇴적물(D)의 퇴적 높이에 불균일이 생긴다. 그리고, 이와 같이 퇴적물(D)의 퇴적 높이가 상이한 상태에서 에칭 대상층의 에칭 처리를 행한 경우, 도 1의 (c)에 나타내는 바와 같이 에칭 처리 중의 마스크층에 높낮이차(H)가 생기고, 그 결과, 표면 몰폴로지가 악화된다.
종래, 이 표면 몰폴로지의 개선 방법으로서, 예를 들면 기판 온도의 고온화 또는 처리 압력의 저하, 그 외 각종 방법이 제안되고 있다. 그러나, 이들 종래의 방법에서는 몰폴로지의 개선과 마스크층의 에칭 선택성의 악화가 트레이드 오프의 관계에 있어, 즉 에칭 처리에 있어서의 마스크층의 소모를 억제할 수 없게 된다고 하는 과제가 있었다.
본 개시에 따른 기술은 상기 사정을 감안하여 이루어진 것으로, 에칭 대상층과 미리 패턴 형성된 마스크층이 표면에 형성된 처리 대상체의 에칭 처리에 있어서, 당해 처리 대상체의 표면 몰폴로지를 개선하고, 또한 당해 에칭 처리에 있어서의 마스크층의 소모를 억제한다. 이하, 일실시 형태에 따른 플라즈마 처리 시스템 및 본 실시 형태에 따른 에칭 방법을 포함하는 플라즈마 처리 방법에 대하여, 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에 있어서 실질적으로 동일한 기능 구성을 가지는 요소에 있어서는, 동일한 부호를 부여함으로써 중복 설명을 생략한다.
<플라즈마 처리 시스템>
먼저, 일실시 형태에 따른 플라즈마 처리 시스템에 대하여 설명한다. 도 2는 플라즈마 처리 시스템(1)의 구성의 개략을 나타내는 종단면도이다. 플라즈마 처리 시스템(1)은, 용량 결합형의 플라즈마 처리 장치를 가지고 있다. 플라즈마 처리 시스템(1)에서는, 처리 대상체로서의 기판(W)에 대하여 플라즈마 처리를 행한다. 본 실시 형태에 있어서는, 플라즈마 처리로서, 예를 들면 에칭 처리 또는 애싱 처리가 행해진다.
일실시 형태에 있어서, 플라즈마 처리 시스템(1)은, 플라즈마 처리 장치(1a) 및 제어부(1b)를 포함한다. 플라즈마 처리 장치(1a)는, 플라즈마 처리 챔버(10), 가스 공급부(20), RF(Radio Frequency) 전력 공급부(30) 및 배기 시스템(40)을 포함한다. 또한, 플라즈마 처리 장치(1a)는, 지지부(11) 및 상부 전극 샤워 헤드(12)를 포함한다. 지지부(11)는, 플라즈마 처리 챔버(10) 내의 플라즈마 처리 공간(10s)의 하부 영역에 배치된다. 상부 전극 샤워 헤드(12)는, 지지부(11)의 상방에 배치되고, 플라즈마 처리 챔버(10)의 천장부(ceiling)의 일부로서 기능할 수 있다.
지지부(11)는, 플라즈마 처리 공간(10s)에 있어서 기판(W)을 지지하도록 구성된다. 일실시 형태에 있어서, 지지부(11)는, 하부 전극(111), 정전 척(112) 및 엣지 링(113)을 포함한다. 정전 척(112)은, 하부 전극(111) 상에 배치되고, 정전 척(112)의 상면으로 기판(W)을 지지하도록 구성된다. 엣지 링(113)은, 하부 전극(111)의 주연부 상면에 있어서 기판(W)을 둘러싸도록 배치된다. 또한 도시는 생략하지만, 일실시 형태에 있어서, 지지부(11)는, 정전 척(112) 및 기판(W) 중 적어도 하나를 타겟 온도로 조절하도록 구성되는 온조(溫調) 모듈을 포함해도 된다. 온조 모듈은 히터, 유로 또는 이들의 조합을 포함해도 된다. 유로에는, 냉매, 전열 가스와 같은 온조 유체가 흐른다.
상부 전극 샤워 헤드(12)는, 가스 공급부(20)로부터의 1 또는 그 이상의 처리 가스를 플라즈마 처리 공간(10s)에 공급하도록 구성된다. 일실시 형태에 있어서, 상부 전극 샤워 헤드(12)는, 가스 입구(12a), 가스 확산실(12b) 및 복수의 가스 출구(12c)를 가진다. 가스 입구(12a)는, 가스 공급부(20) 및 가스 확산실(12b)과 유체 연통하고 있다. 복수의 가스 출구(12c)는, 가스 확산실(12b) 및 플라즈마 처리 공간(10s)과 유체 연통하고 있다. 일실시 형태에 있어서, 상부 전극 샤워 헤드(12)는, 1 또는 그 이상의 처리 가스를 가스 입구(12a)로부터 가스 확산실(12b) 및 복수의 가스 출구(12c)를 거쳐 플라즈마 처리 공간(10s)에 공급하도록 구성된다.
가스 공급부(20)는, 1 또는 그 이상의 가스 소스(21) 및 1 또는 그 이상의 유량 제어기(22)를 포함해도 된다. 일실시 형태에 있어서, 가스 공급부(20)는, 1 또는 그 이상의 처리 가스를, 각각에 대응하는 가스 소스(21)로부터 각각에 대응하는 유량 제어기(22)를 거쳐 가스 입구(12a)에 공급하도록 구성된다. 각 유량 제어기(22)는, 예를 들면 매스 플로우 컨트롤러 또는 압력 제어식의 유량 제어기를 포함해도 된다. 또한 가스 공급부(20)는, 1 또는 그 이상의 처리 가스의 유량을 변조 또는 펄스화하는 1 또는 그 이상의 유량 변조 디바이스를 포함해도 된다.
RF 전력 공급부(30)는 RF 전력, 예를 들면 1 또는 그 이상의 RF 신호를, 하부 전극(111), 상부 전극 샤워 헤드(12), 또는, 하부 전극(111) 및 상부 전극 샤워 헤드(12)의 쌍방과 같은 1 또는 그 이상의 전극에 공급하도록 구성된다. 이에 의해, 플라즈마 처리 공간(10s)에 공급된 1 또는 그 이상의 처리 가스로부터 플라즈마가 생성된다. 따라서, RF 전력 공급부(30)는, 플라즈마 처리 챔버(10)에 있어서 1 또는 그 이상의 처리 가스로부터 플라즈마를 생성하도록 구성되는 플라즈마 생성부 중 적어도 일부로서 기능할 수 있다. 일실시 형태에 있어서, RF 전력 공급부(30)는, 2 개의 RF 생성부(31a, 31b) 및 2 개의 정합 회로(32a, 32b)를 포함한다. 일실시 형태에 있어서, RF 전력 공급부(30)는, 제 1 RF 신호를 제 1 RF 생성부(31a)로부터 제 1 정합 회로(32a)를 개재하여 하부 전극(111)에 공급하도록 구성된다. 예를 들면, 제 1 RF 신호는, 27 MHz ~ 100 MHz의 범위 내의 주파수를 가져도 된다.
또한, 일실시 형태에 있어서, RF 전력 공급부(30)는, 제 2 RF 신호를 제 2 RF 생성부(31b)로부터 제 2 정합 회로(32b)를 개재하여 하부 전극(111)에 공급하도록 구성된다. 예를 들면, 제 2 RF 신호는 400 kHz ~ 13.56 MHz의 범위 내의 주파수를 가져도 된다. 대신, 제 2 RF 생성부(31b) 대신에, DC(Direct Current) 펄스 생성부를 이용해도 된다.
또한 도시는 생략하지만, 본 개시에 있어서는 다른 실시 형태가 고려된다. 예를 들면, 대체 실시 형태에 있어서, RF 전력 공급부(30)는, 제 1 RF 신호를 RF 생성부로부터 하부 전극(111)에 공급하고, 제 2 RF 신호를 다른 RF 생성부로부터 하부 전극(111)에 공급하고, 제 3 RF 신호를 또 다른 RF 생성부로부터 하부 전극(111)에 공급하도록 구성되어도 된다. 이와 더불어, 다른 대체 실시 형태에 있어서, DC 전압이 상부 전극 샤워 헤드(12)에 인가되어도 된다.
또한 각종 실시 형태에 있어서, 1 또는 그 이상의 RF 신호(즉, 제 1 RF 신호, 제 2 RF 신호 등)의 진폭이 펄스화 또는 변조되어도 된다. 진폭 변조는, 온 상태와 오프 상태와의 사이, 혹은, 2 또는 그 이상의 상이한 온 상태의 사이에서 RF 신호 진폭을 펄스화하는 것을 포함해도 된다.
배기 시스템(40)은, 예를 들면 플라즈마 처리 챔버(10)의 저부에 마련된 배기구(10e)에 접속될 수 있다. 배기 시스템(40)은, 압력 밸브 및 진공 펌프를 포함해도 된다. 진공 펌프는 터보 분자 펌프, 러핑 진공 펌프 또는 이들의 조합을 포함해도 된다.
일실시 형태에 있어서, 제어부(1b)는, 본 개시에 있어서 기술되는 각종 공정을 플라즈마 처리 장치(1a)에 실행시키는 컴퓨터 실행 가능한 명령을 처리한다. 제어부(1b)는, 여기서 기술되는 각종 공정을 실행하도록 플라즈마 처리 장치(1a)의 각 요소를 제어하도록 구성될 수 있다. 일실시 형태에 있어서, 제어부(1b)의 일부 또는 전부가 플라즈마 처리 장치(1a)에 포함되어도 된다. 제어부(1b)는 예를 들면 컴퓨터(51)를 포함해도 된다. 컴퓨터(51)는 예를 들면, 처리부(CPU : Central Processing Unit)(511), 기억부(512) 및 통신 인터페이스(513)를 포함해도 된다. 처리부(511)는, 기억부(512)에 저장된 프로그램에 기초하여 각종 제어 동작을 행하도록 구성될 수 있다. 기억부(512)는 RAM(Random Access Memory), ROM(Read Only Memory), HDD(Hard Disk Drive), SSD(Solid State Drive), 또는 이들의 조합을 포함해도 된다. 통신 인터페이스(513)는 LAN(Local Area Network) 등의 통신 회선을 개재하여 플라즈마 처리 장치(1a)와의 사이에서 통신해도 된다.
이상, 각종 예시적 실시 형태에 대하여 설명했지만, 상술한 예시적 실시 형태에 한정되지 않고, 다양한 추가, 생략, 치환 및 변경이 이루어져도 된다. 또한, 상이한 실시 형태에 있어서의 요소를 조합하여 다른 실시 형태를 형성하는 것이 가능하다.
<플라즈마 처리 방법>
이어서, 이상과 같이 구성된 플라즈마 처리 시스템(1)을 이용하여 행해지는 기판(W)의 에칭 처리를 포함하는 플라즈마 처리 방법에 대하여 설명한다.
또한 본 실시 형태에서는, 도 3의 (a)에 나타내는 바와 같이, 플라즈마 처리 시스템(1)의 외부에 있어서 기판(W)의 표면에, 에칭 대상층으로서의 STN막, 옥사이드막(Ox) 및 SiN막과, 마스크층으로서의 레지스트막(R)이 적층 형성되어 있다. 레지스트막(R)으로서는, 예를 들면 폴리 실리콘(Poly-Silicon)막을 선택할 수 있다. 그리고 플라즈마 처리 시스템(1)에서는, 도 3의 (b)에 나타내는 바와 같이, 미리 레지스트 패턴이 형성된 레지스트막(R)을 마스크로서, STN막, 옥사이드막(Ox) 및 SiN막에 에칭 처리를 행하여, 기판(W)에 레지스트 패턴을 전사한다.
플라즈마 처리에 있어서는, 먼저, 플라즈마 처리 챔버(10)의 내부로 기판(W)을 반입하고, 정전 척(112) 상에 기판(W)을 배치한다. 이 후, 하부 전극(111)에 직류 전압을 인가함으로써, 기판(W)은 쿨롱력에 의해 정전 척(112)에 정전 흡착되고, 유지된다. 또한, 기판(W)의 반입 후, 배기 시스템(40)에 의해 플라즈마 처리 챔버(10)의 내부를 원하는 진공도까지 감압한다.
이어서, 가스 공급부(20)로부터 상부 전극 샤워 헤드(12)를 거쳐 플라즈마 처리 공간(10s)에 에칭 가스 및 희석 가스를 포함하는 처리 가스(예를 들면 CF4, CHF3, Ar, 및 O2의 혼합 가스)를 공급한다. 또한, RF 전력 공급부(30)에 의해 플라즈마 생성용의 고주파 전력(HF)을 하부 전극(111)에 공급하고, 처리 가스를 여기시켜 플라즈마를 생성한다. 그리고, 생성된 플라즈마의 작용에 의해, 기판(W)에 플라즈마 에칭 처리가 실시된다. 당해 플라즈마 에칭 처리에서는, 상술한 바와 같이 레지스트막(R)을 마스크로서 STN막, 옥사이드막(Ox) 및 SiN막이 에칭되어, 기판(W) 상에 레지스트 패턴이 전사된다((A) 에칭 공정).
여기서 도 1의 (a)에 나타낸 바와 같이, 최근의 레지스트 패턴의 미세화의 영향에 의해, 레지스트 패턴에 CD 불균일이 생겨 있는 경우가 있다. 그리고 이와 같이 CD 불균일이 생겨 있는 경우, 도 1의 (b)에 나타낸 바와 같이 에칭 공정에 있어서 발생한 퇴적물(D)의 퇴적량에 불균일이 생기고, 그 결과, 도 1의 (c)에 나타낸 바와 같이 기판(W)의 표면 몰폴로지가 악화될 우려가 있다. 구체적으로, 예를 들면 Bar가 굵고 퇴적물(D)의 퇴적량이 많은 부분에서는 레지스트막(R)의 소모가 적고, 예를 들면 Bar가 가늘고 퇴적물(D)의 퇴적량이 적은 부분에서는 레지스트막(R)의 소모가 많아지고, 그 결과, 에칭 공정 중의 레지스트막(R)에 높낮이차가 생긴다. 또한, 이하의 설명에 있어서는, 기판(W)의 표면에 형성된 레지스트막(R) 중, 에칭 공정에 있어서의 소모가 작고, 선단면의 높이 위치가 큰 부분을 '레지스트막(Rh)', 소모가 크고, 선단면의 높이 위치가 작은 부분을 '레지스트막(Rl)'이라고 하는 경우가 있다(도 4를 참조).
따라서 본 실시 형태에 따른 플라즈마 처리에 있어서는, 이와 같이 에칭 공정에 있어서 기판(W)의 표면 몰폴로지가 악화되었을 시에, 당해 기판(W)의 표면 몰폴로지를 개선하기 위한 처리를 행한다. 구체적으로, 도 4에 나타내는 바와 같이 몰폴로지가 악화된 기판(W)의 표면을 퇴적물로서의 퇴적물 커버(DC)로 덮은 후((B) 퇴적물 커버 공정), 도 5에 나타내는 바와 같이 당해 퇴적물 커버(DC)로 덮인 기판(W)의 표면을 에칭한다((C) 트리밍 공정).
퇴적물 커버 공정에 있어서는, 가스 공급부(20)로부터 상부 전극 샤워 헤드(12)를 개재하여 플라즈마 처리 공간(10s)에 퇴적물 커버용의 처리 가스(예를 들면 C4F6, C3F8, NF3 및 O2의 혼합 가스)를 공급한다. 또한, RF 전력 공급부(30)에 의해 플라즈마 생성용의 고주파 전력을 하부 전극(111)에 공급하고, 처리 가스를 여기시켜 플라즈마를 생성한다. 그리고, 생성된 플라즈마의 작용에 의해 발생한 퇴적물(D)이 기판(W)의 표면에 퇴적하고, 이에 의해 당해 표면이 퇴적물 커버(DC)로 덮인다. 또한, 퇴적물 커버(DC)는 예를 들면 CF(플루오르 카본)계의 퇴적물(D)에 의해 구성된다.
당해 퇴적물 커버 공정에서는, 몰폴로지가 악화된 기판(W)의 표면에 있어서, 선단면의 높이 위치가 큰 레지스트막(Rh)에 있어서는 볼록 형상, 선단면의 높이 위치가 작은 레지스트막(Rl)에 있어서는 오목 형상이 되도록, 퇴적물 커버(DC)가 대략 포물선 형상으로 형성된다.
여기서, 본 실시 형태에 있어서의 퇴적물 커버 공정에 있어서는, 적어도 기판(W)의 전면에 있어서 레지스트 패턴의 피치를 완전하게 폐색하여 퇴적물 커버(DC)가 형성되도록, 퇴적물 커버 공정의 조건(예를 들면 출력 또는 시간)을 제어하는 것이 바람직하다.
또한 여기서, 본 실시 형태에 있어서의 퇴적물 커버 공정에 있어서는, 적어도 기판(W)의 면내에 있어서, 레지스트막(Rl)의 선단면(도 4의 높이(H1))과, 레지스트막(Rh)의 선단면(도 4의 높이(H2))과의 높이 차분(H2 - H1) 이상 두께로 퇴적물 커버(DC)를 형성하는 것이 바람직하다.
또한, 형성된 퇴적물 커버(DC)의 레지스트막(Rh)의 선단면으로부터의 두께(도 4의 높이(H3))가 큰 경우, 후의 트리밍 공정에 걸리는 처리 시간이 증가한다. 이 때문에, 퇴적물 커버(DC)의 레지스트막(Rh)의 선단면으로부터의 두께(H3)는 작은 편이 바람직하다.
트리밍 공정에 있어서는, 가스 공급부(20)로부터 상부 전극 샤워 헤드(12)를 개재하여 플라즈마 처리 공간(10s)에 트리밍용 가스 및 희석 가스를 포함하는 처리 가스(예를 들면 C4F6, Ar 및 O2의 혼합 가스)를 공급한다. 또한, RF 전력 공급부(30)에 의해 플라즈마 생성용의 고주파 전력을 하부 전극(111)에 공급하고, 처리 가스를 여기시켜 플라즈마를 생성한다. 그리고, 생성된 플라즈마의 작용에 의해 기판(W)에 트리밍 처리가 실시된다.
당해 트리밍 공정에서는, 사이드 에칭을 강화한 조건으로 기판(W)의 표면을 등방적(等方的)으로 에칭하고, 이에 의해 기판(W)의 표면에 형성된 퇴적물 커버(DC), 및 마스크층으로서의 레지스트막(R)의 일부를 트리밍한다. 트리밍 처리에 있어서의 사이드 에칭 성분은, 예를 들면 당해 트리밍 처리의 처리 압력, 처리 가스에 혼합하는 희석 가스(본 실시 형태에 있어서는 Ar 가스)의 비율, 또는 RF 전력 공급부(30)로부터 공급되는 고주파 전력(LF)의 출력 등을 조정함으로써 제어할 수 있다.
당해 트리밍 공정에 있어서는, 먼저, 도 5의 (a)에 나타내는 바와 같이 기판(W)의 표면에 형성된 퇴적물 커버(DC)가 에칭된다. 이 때, 상술한 바와 같이 사이드 에칭을 강화한 조건으로 트리밍을 행함으로써, 퇴적물 커버(DC)에 있어서의 볼록 부분이 중점적으로 에칭된다.
퇴적물 커버(DC)의 에칭이 진행되면, 볼록 부분이 중점적으로 깎임으로써, 도 5의 (b)에 나타내는 바와 같이, 선단면의 높이 위치가 큰 레지스트막(Rh)이 퇴적물 커버(DC)로부터 노출된다. 그리고, 이러한 상태에서 에칭 처리를 계속함으로써, 퇴적물 커버(DC)와 함께 노출된 레지스트막(Rh)이 에칭되고, 도 5의 (c)에 나타내는 바와 같이, 기판(W)의 전면에 있어서 레지스트막(R)의 선단 높이가 일치되어 기판(W)의 표면이 평탄화된다. 즉, 에칭 공정에 있어서 악화된 몰폴로지가 개선된다.
몰폴로지가 개선된 기판(W)은, 이 후, 또한 (A) 에칭 공정이 계속된다. 그리고, 기판(W)의 표면에 형성된 에칭 대상층에 대한 레지스트 패턴의 전사가 완료되면, 플라즈마 처리 시스템(1)에 있어서의 에칭 처리를 종료한다.
에칭 처리를 종료할 시에는, 먼저, RF 전력 공급부(30)로부터의 고주파 전력(HF)의 공급 및 가스 공급부(20)에 의한 처리 가스의 공급을 정지한다. 또한, 플라즈마 처리 중에 고주파 전력(LF)을 공급하고 있었을 경우에는, 당해 고주파 전력(LF)의 공급도 정지한다. 이어서, 기판(W)의 이면에 대한 전열 가스의 공급을 정지하고, 정전 척(112)에 의한 기판(W)의 흡착 유지를 정지한다.
에칭 처리가 실시된 기판(W)은, 이어서, 플라즈마 처리 챔버(10)로부터 반출되어, 플라즈마 처리 시스템(1)의 외부에 마련된 애싱 장치(도시하지 않음)로 반입된다. 당해 애싱 장치에 있어서는, 플라즈마 처리 시스템(1)으로부터 반출된 기판(W)에 부착, 잔존한 퇴적물(D)을 제거한다((D) 애싱 공정). 당해 애싱 장치의 구성은 특별히 한정되는 것은 아니지만, 예를 들면 플라즈마 처리 시스템(1)과 동일한 구성을 취할 수 있다. 즉 애싱 장치는, 내부로 반입된 기판(W)에 대하여, 애싱용의 처리 가스를 여기시켜 생성된 플라즈마의 작용에 의해 애싱 처리를 실시하여, 기판(W) 상에 남는 퇴적물(D)의 제거를 행한다.
이 후, 애싱 처리가 실시된 기판(W)은 애싱 장치로부터 반출되어, 기판(W)에 대한 일련의 플라즈마 처리가 종료된다.
이상과 같이 본 실시 형태에 따르면, 몰폴로지가 악화된 기판(W)의 표면을 퇴적물 커버(DC)로 덮은 후, 당해 퇴적물 커버(DC) 상으로부터 레지스트막(R)의 트리밍 처리를 행함으로써, 적절하게 기판(W)의 표면 몰폴로지를 개선할 수 있다. 구체적으로는, 트리밍 공정에 있어서 퇴적물 커버(DC)로부터 노출된 선단면의 높이 위치가 큰 레지스트막(Rh)부터 순차 에칭이 진행되고, 선단면의 높이 위치가 가장 작은 레지스트막(Rl)을 기준으로서 기판(W)의 표면이 평탄화되어, 몰폴로지가 개선된다.
또한 이 때, 트리밍 공정에 있어서는 사이드 에칭을 강화한 조건으로 퇴적물 커버(DC) 및 레지스트막(R)의 에칭을 행하기 때문에, 기판(W)의 표면에 있어서 퇴적물 커버(DC)가 볼록 형상으로 형성된 레지스트막(Rh)의 대응 위치에 있어서 퇴적물 커버(DC)의 에칭이 적극적으로 진행된다. 환언하면, 퇴적물 커버(DC)가 볼록 형상이 된 레지스트막(Rh)을 적절하게 노출시킬 수 있기 때문에, 기판(W)의 표면을 보다 적절하게 평탄화할 수 있다.
또한 본 실시 형태에 있어서는, 퇴적물 커버 공정에 있어서 기판(W)의 전면에 있어서 레지스트 패턴의 피치를 완전하게 폐색하도록 퇴적물 커버(DC)를 형성하고, 또한 트리밍 공정을 기판(W)의 표면에 대하여 등방적으로 행한다. 이에 의해, 기판(W)의 전면에 있어서 균일하게 트리밍을 행할 수 있고, 또한 퇴적물 커버(DC) 하방의 피치, 즉 기판(W) 상에 전사된 패턴에 대하여 영향을 주는 것을 적절하게 억제할 수 있다.
또한 본 실시 형태에 따르면, 도 4에 나타낸 바와 같이, 적어도 레지스트막(Rl)의 선단면과, 레지스트막(Rh)의 선단면과의 높이 차분(H2 - H1) 이상의 두께로 퇴적물 커버(DC)를 형성한다. 환언하면, 트리밍 공정에 있어서, 퇴적물 커버(DC) 하방의 피치, 즉 기판(W) 상에 전사된 패턴이 노출되는 것이 억제되기 때문에, 당해 패턴에 대하여 영향을 주는 것을 더 적절하게 억제할 수 있다.
또한 이 때, 트리밍 공정에 있어서는 선단면의 높이 위치의 가장 작은 레지스트막(Rl)을 기준으로서, 당해 선단면보다 상방에 위치하는 레지스트막(R)만이 제거된다. 즉, 트리밍 공정에서의 레지스트막(R)의 소모 두께를 최소한으로, 구체적으로 레지스트막(Rh)과 레지스트막(Rl)의 높이 차분(H2 - H1)의 두께로 레지스트막(R)을 소모하는 것 만에 의해 기판(W)의 몰폴로지를 개선할 수 있다. 이 때문에, 종래의 몰폴로지 개선 방법에 있어서 과제가 된 몰폴로지의 개선과 마스크층의 에칭 선택성과의 트레이드 오프의 관계를 해소할 수 있다.
또한, 이상의 실시 형태에 있어서는 (B) 퇴적물 커버 공정, 및 (C) 트리밍 공정을, (A) 에칭 공정에 있어서 몰폴로지가 악화되었을 시에 행했지만, 이들 퇴적물 커버 공정 및 트리밍 공정의 실시 타이밍은 특별히 한정되는 것은 아니다.
예를 들면 퇴적물 커버 공정 및 트리밍 공정은, 도 3에 나타낸 바와 같이, 기판(W)의 표면에 형성된 모든 에칭 대상층(예를 들면 STN막, 옥사이드막(Ox) 및 SiN막)의 에칭 처리가 완료된 후에 행해도 된다.
또한 예를 들면, 기판(W)의 표면에 형성된 각각의 에칭 대상층의 에칭의 완료 후에, 퇴적물 커버 공정 및 트리밍 공정을 행하도록 해도 된다. 환언하면, 에칭 공정, 퇴적물 커버 공정 및 트리밍 공정이, 각각의 에칭 대상층마다 각각 반복하여 행해져도 된다.
또한 예를 들면, 에칭 공정에 있어 기판(W)의 몰폴로지의 검지를 동시에 행하고, 몰폴로지의 악화가 검지되었을 시에, 순차, 퇴적물 커버 공정 및 트리밍 공정을 행하도록 해도 된다.
또한, 이상의 실시 형태에서는(C) 트리밍 공정에 있어서, 사이드 에칭을 강화한 조건으로 기판(W)의 표면을 등방적으로 에칭함으로써 퇴적물 커버(DC)의 트리밍을 행했지만, 당해 트리밍 공정은 기판(W)의 표면을 이방적으로 에칭해도 된다. 단, 기판(W)의 표면을 이방적으로 에칭한 경우, 당해 표면에 대한 스퍼터링이 강하고, 이에 의해 마스크층으로서의 레지스트막(R)을 소모시킬 우려가 있다. 즉, 마스크층의 소모를 최소한으로 억제하여 몰폴로지의 개선을 행하는 점을 감안하면, 트리밍 공정은 기판(W)의 표면을 등방적으로 에칭하는 것이 바람직하다.
또한, 이상의 실시 형태에 있어서는 에칭 대상층으로서, 기판(W) 상에 STN막, 옥사이드막(Ox) 및 SiN막이 형성되어 있는 경우를 예로 설명을 행했지만, 에칭 대상층의 종류 및 적층 수 등은 이에 한정되는 것은 아니며, 임의로 결정할 수 있다.
또한, 본 실시 형태에 있어서는 마스크층으로서 폴리 실리콘막으로 이루어지는 레지스트막(R)을 사용하는 경우를 예로 설명을 행했지만, 마스크층의 종류 및 적층 수 등도 이에 한정되는 것은 아니다. 또한 레지스트막(R)은, W(텅스텐) 또는 B(붕소) 중 적어도 어느 하나를 도프함으로써 경도를 향상시켜도 된다. 이와 같이 레지스트막(R)의 경도를 향상시킴으로써 당해 레지스트막(R)의 에칭 공정에 있어서의 소모량이 경감되어, 즉, 에칭 대상층에 대한 선택성을 향상시킬 수 있다.
또한, 본 실시 형태에 있어서는 기판(W)의 표면에 CF계 퇴적물로 이루어지는 퇴적물 커버(DC)를 형성했지만, 퇴적물 커버(DC)의 종류도 이에 한정되는 것은 아니다.
또한, 이상의 실시 형태의 플라즈마 처리 시스템(1)은 용량 결합형의 플라즈마 처리 장치를 가지고 있었지만, 본 개시가 적용되는 플라즈마 처리 시스템은 이에 한정되지 않는다. 예를 들면 플라즈마 처리 시스템은, 유도 결합형의 플라즈마 처리 장치를 가지고 있어도 된다. 플라즈마 처리 시스템이 어떠한 시스템 구성을 가지고 있어도, 본 실시 형태의 에칭 방법을 이용하면, 상술한 효과를 얻을 수 있다.
금회 개시된 실시 형태는 모든 점에서 예시로 제한적인 것은 아니라고 생각되어야 한다. 상기의 실시 형태는 첨부한 청구의 범위 및 그 주지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
[실험예]
이하, 본 개시에 따른 기술의 실험예에 대하여 설명하지만, 본 기술은 이하의 실험예에 한정되는 것은 아니다.
<실험 조건>
도 3의 (a)에 나타낸 바와 같이 표면에 에칭 대상층으로서의 STN막, 옥사이드막(Ox) 및 SiN막과, 마스크층으로서의 레지스트막(R)이 적층되어 형성된 기판(W)에 대하여, 도 3의 (b)에 나타낸 바와 같이 레지스트막(R)을 마스크로서 레지스트 패턴을 전사한 후(에칭 공정), 퇴적물 커버 공정 및 트리밍 공정을 실시하여 몰폴로지를 개선했다.
구체적으로, 퇴적물 커버 공정에 있어서는, C4F6를 총 유량의 50% 이상 포함하는 퇴적물 커버용의 처리 가스를 이용하여 플라즈마 처리를 행하고, 트리밍 공정에 있어서는, Ar을 총 유량의 80% 이상 포함하는 트리밍용의 처리 가스를 이용하여 플라즈마 처리를 행했다.
<실험 결과>
도 6은 본 실험예의 결과를 모식적으로 나타내는 설명도로서, (a) 에칭 공정 후, 퇴적물 커버 공정 및 트리밍 공정을 실시하기 전에 있어서의 애싱 전후의 상태, (b) 퇴적물 커버 공정 후, 2 분간의 트리밍 공정을 실시한 후에 있어서의 애싱 전후의 상태, (c) 퇴적물 커버 공정 후, 4 분간의 트리밍 공정을 실시한 후에 있어서의 애싱 전후의 상태를 각각 나타내고 있다.
도 6의 (a)에 나타내는 바와 같이, 에칭 공정 후, 퇴적물 커버 공정 및 트리밍 공정을 행하기 전에는, 레지스트막(R)의 높이에 불균일이 생겨, 몰폴로지가 악화되고 있는 것을 알 수 있다. 구체적으로, 기판(W) 상에 잔막되는 레지스트막(R)의 최소 높이는 약 105 nm, 최대 높이는 약 120 nm가 되고, 레지스트막(R)의 평균 잔막 높이는 약 115 nm였다.
도 6의 (a)에 나타낸 에칭 공정 후의 기판(W)에 대하여 퇴적물 커버(DC)를 형성하고, 2 분간의 트리밍 공정을 실시한 바, 도 6의 (b)에 나타내는 바와 같이 레지스트막(R)의 높이가 균일화되어, 몰폴로지가 개선된 것을 알 수 있다. 이 때, 레지스트막(R)의 평균 잔막 높이는 약 105 nm이며, 즉, 트리밍 공정에 있어서는 약 10 nm의 레지스트막(R)이 소모된 것을 알 수 있었다.
또한, 트리밍 공정을 더 계속한 바, 도 6의 (c)에 나타내는 바와 같이 레지스트막(R)의 높이가 보다 균일화되어, 몰폴로지가 더 개선된 것을 알 수 있다. 이 때, 레지스트막(R)의 평균 잔막 높이는 약 100 nm였다. 즉 트리밍 공정에 있어서 소모된 레지스트막(R)의 총량은, 도 6의 (a)에 나타낸 기판(W) 상에 잔막하는 레지스트막(R)의 최소 높이와 최대 높이의 차분인 15 nm에 대략 일치하는 것을 알 수 있었다.
이상의 결과로부터 알 수 있는 바와 같이, 에칭 공정에 있어서 기판(W)의 몰폴로지가 악화되었을 시에는, 당해 기판(W)의 표면에 퇴적물 커버(DC)를 형성(퇴적물 커버 공정)하고, 또한 당해 퇴적물 커버(DC) 상으로부터 에칭을 행함(트리밍 공정)으로써, 적절하게 악화된 몰폴로지를 개선시킬 수 있다. 또한 이 때, 트리밍 공정에 있어서 소모되는 레지스트막(R)은, 에칭 공정 후에 기판(W) 상에 잔막하는 레지스트막(R)의 최소 높이와 최대 높이의 차분과 대략 일치하고, 즉, 레지스트막(R)의 소모를 최소한으로 억제할 수 있다.

Claims (20)

  1. 에칭 대상층과, 상기 에칭 대상층보다 상층에 형성되고 또한 미리 패턴 형성된 마스크층이 표면에 형성된 처리 대상체를 에칭하는 에칭 방법으로서,
    (A) 상기 마스크층을 마스크로서 상기 에칭 대상층을 에칭하는 공정과,
    (B) 상기 처리 대상체의 표면을 퇴적물로 덮는 공정과,
    (C) 상기 퇴적물로 덮인 상기 처리 대상체의 표면을 에칭하여, 상기 표면을 평탄화하는 공정을 포함하는, 에칭 방법.
  2. 제 1 항에 있어서,
    (D) 상기 처리 대상체의 표면으로부터 상기 퇴적물을 제거하는 공정을 더 포함하는, 에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 대상체의 표면에는, 상기 에칭 대상층이 적층하여 형성되고,
    상기 (A) 공정, 상기 (B) 공정 및 상기 (C) 공정을, 적층하여 형성된 상기 에칭 대상층마다 반복하여 행하는, 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 (B) 공정 및 상기 (C) 공정을, 상기 (A) 공정에 있어서 상기 처리 대상체의 표면의 평탄도의 악화를 검지했을 시에 행하는, 에칭 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 (C) 공정에 있어서는, 상기 처리 대상체의 표면을 등방적으로 에칭하는, 에칭 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 퇴적물은 플루오르 카본계 폴리머로 이루어지는 퇴적물인, 에칭 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 에칭 대상층은 실리콘 함유막인, 에칭 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 마스크층은 레지스트막인, 에칭 방법.
  9. 제 8 항에 있어서,
    상기 레지스트막은 폴리 실리콘막인, 에칭 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 레지스트막에, 텅스텐 또는 붕소 중 적어도 어느 하나를 도프하는 것을 포함한, 에칭 방법.
  11. 표면에 에칭 대상층과, 상기 에칭 대상층보다 상층에 형성되고 또한 미리 패턴 형성된 마스크층이 형성된 처리 대상체에 플라즈마 처리를 행하는 플라즈마 처리 시스템으로서,
    플라즈마가 생성되는 처리 공간을 구획 형성하는 챔버와,
    상기 챔버의 내부에 마련되어, 상기 처리 대상체를 배치하는 배치대와,
    상기 챔버의 내부를 배기하는 배기 수단과,
    상기 챔버의 내부에 처리 가스를 공급하는 급기 수단과,
    상기 챔버의 내부에 있어서의 상기 플라즈마 처리를 제어하는 제어부를 가지고,
    상기 제어부는,
    (A) 상기 마스크층을 마스크로서 상기 에칭 대상층을 에칭하는 공정과,
    (B) 상기 처리 대상체의 표면을 퇴적물로 덮는 공정과,
    (C) 상기 퇴적물로 덮인 상기 처리 대상체의 표면을 에칭하여, 상기 표면을 평탄화하는 공정을 상기 처리 대상체에 행하도록 상기 플라즈마 처리를 제어하는, 플라즈마 처리 시스템.
  12. 제 11 항에 있어서,
    상기 제어부는, (D) 상기 처리 대상체의 표면으로부터 상기 퇴적물을 제거하는 공정을 더 행하도록 상기 플라즈마 처리를 제어하는, 플라즈마 처리 시스템.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 처리 대상체의 표면에는, 상기 에칭 대상층이 적층하여 형성되고,
    상기 제어부는, 상기 (A) 공정, 상기 (B) 공정 및 상기 (C) 공정을, 적층하여 형성된 상기 에칭 대상층마다 반복하여 행하도록 상기 플라즈마 처리를 제어하는, 플라즈마 처리 시스템.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제어부는, 상기 (B) 공정 및 상기 (C) 공정을, 상기 (A) 공정에 있어서 상기 처리 대상체의 표면의 평탄도의 악화를 검지했을 시에 행하도록 상기 플라즈마 처리를 제어하는, 플라즈마 처리 시스템.
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제어부는, 상기 (C) 공정에 있어서는, 상기 처리 대상체의 표면을 등방적으로 에칭하도록 상기 플라즈마 처리를 제어하는, 플라즈마 처리 시스템.
  16. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 퇴적물은 플루오르 카본계 폴리머로 이루어지는 퇴적물인, 플라즈마 처리 시스템.
  17. 제 11 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 에칭 대상층은 실리콘 함유막인, 플라즈마 처리 시스템.
  18. 제 11 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 마스크층은 레지스트막인, 플라즈마 처리 시스템.
  19. 제 18 항에 있어서,
    상기 레지스트막은 폴리 실리콘막인, 플라즈마 처리 시스템.
  20. 제 18 항 또는 제 19 항에 있어서,
    상기 레지스트막은, 텅스텐 또는 붕소 중 적어도 어느 하나에 도프되는 것을 포함하는, 플라즈마 처리 시스템.
KR1020210103004A 2020-08-12 2021-08-05 에칭 방법 및 플라즈마 처리 시스템 KR20220020775A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-136286 2020-08-12
JP2020136286A JP2022032467A (ja) 2020-08-12 2020-08-12 エッチング方法及びプラズマ処理システム

Publications (1)

Publication Number Publication Date
KR20220020775A true KR20220020775A (ko) 2022-02-21

Family

ID=80283273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210103004A KR20220020775A (ko) 2020-08-12 2021-08-05 에칭 방법 및 플라즈마 처리 시스템

Country Status (3)

Country Link
JP (1) JP2022032467A (ko)
KR (1) KR20220020775A (ko)
CN (1) CN114078697A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258426A (ja) 2006-03-23 2007-10-04 Tokyo Electron Ltd プラズマエッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258426A (ja) 2006-03-23 2007-10-04 Tokyo Electron Ltd プラズマエッチング方法

Also Published As

Publication number Publication date
JP2022032467A (ja) 2022-02-25
CN114078697A (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
JP6498022B2 (ja) エッチング処理方法
US8263496B1 (en) Etching method for preparing a stepped structure
KR101772701B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
US20040171254A1 (en) Dry-etching method
US20190139781A1 (en) Plasma etching method
US10714355B2 (en) Plasma etching method and plasma etching apparatus
JP2017098323A (ja) プラズマエッチング方法
US11972925B2 (en) Plasma processing apparatus and plasma processing method
KR20220020775A (ko) 에칭 방법 및 플라즈마 처리 시스템
US11482425B2 (en) Etching method and etching apparatus
US20200144051A1 (en) Processing method and substrate processing apparatus
US20220319860A1 (en) Etching method and etching processing apparatus
WO2022215556A1 (ja) エッチング方法及びエッチング処理装置
US11569094B2 (en) Etching method and plasma processing apparatus
WO2022220224A1 (ja) エッチング方法及びプラズマ処理装置
JP7426840B2 (ja) エッチング方法及びプラズマ処理装置
US20070102399A1 (en) Method and apparatus for manufacturing a semiconductor device, control program and computer-readable storage medium
US10720328B2 (en) Etching method and etching apparatus
JP2022158811A (ja) エッチング方法及びエッチング処理装置
JP7229033B2 (ja) 基板処理方法及び基板処理装置
WO2022244638A1 (ja) プラズマ処理装置及びｒｆシステム
JP2006253222A (ja) エッチング方法及びエッチング装置
KR20220109325A (ko) 기판 처리 방법 및 기판 처리 장치
KR20230161474A (ko) 에칭 방법 및 에칭 장치
JP2021150418A (ja) 基板処理方法及び基板処理装置