CN114078697A - 蚀刻方法和等离子体处理系统 - Google Patents

蚀刻方法和等离子体处理系统 Download PDF

Info

Publication number
CN114078697A
CN114078697A CN202110887494.XA CN202110887494A CN114078697A CN 114078697 A CN114078697 A CN 114078697A CN 202110887494 A CN202110887494 A CN 202110887494A CN 114078697 A CN114078697 A CN 114078697A
Authority
CN
China
Prior art keywords
etching
plasma processing
layer
deposit
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110887494.XA
Other languages
English (en)
Inventor
郭世荣
佐佐木彦一郎
昆泰光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN114078697A publication Critical patent/CN114078697A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及蚀刻方法和等离子体处理系统。在表面形成有蚀刻对象层和预先进行了图案形成的掩模层的处理对象体的蚀刻处理中，改善该处理对象体的表面形态学，且抑制该蚀刻处理中的掩模层的消耗。一种蚀刻方法，其为对在表面形成有蚀刻对象层、和形成于比该蚀刻对象层还靠上层、且预先进行了图案形成的掩模层的处理对象体进行蚀刻的方法，所述蚀刻方法包括如下工序：工序(a)，将前述掩模层作为掩模，对前述蚀刻对象层进行蚀刻；工序(b)，用堆积物覆盖前述处理对象体的表面；和，工序(c)，对用前述堆积物覆盖了的前述处理对象体的表面进行蚀刻，使该表面平坦化。

Description

蚀刻方法和等离子体处理系统
技术领域
本公开涉及蚀刻方法和等离子体处理系统。
背景技术
专利文献1中公开了一种方法，所述方法中，对具有硅层和预先形成有图案的抗蚀膜的被处理体，使用自特定的组合的处理气体生成的等离子体，将前述抗蚀膜作为掩模，对前述硅层进行等离子体蚀刻。
现有技术文献
专利文献
专利文献1：日本特开2007-258426号公报
发明内容
发明要解决的问题
本公开所涉及的技术如下：在表面形成有蚀刻对象层和预先进行了图案形成的掩模层的处理对象体的蚀刻处理中，改善该处理对象体的表面形态学，且抑制该蚀刻处理中的掩模层的消耗。
用于解决问题的方案
本公开的一方式为一种蚀刻方法，其为对在表面形成有蚀刻对象层、和形成于比该蚀刻对象层还靠上层、且预先进行了图案形成的掩模层的处理对象体进行蚀刻的方法，所述蚀刻方法包括如下工序：工序(a)，将前述掩模层作为掩模，对前述蚀刻对象层进行蚀刻；工序(b)，用堆积物(堆積物)覆盖前述处理对象体的表面；和，工序(c)，对用前述堆积物覆盖了的前述处理对象体的表面进行蚀刻，使该表面平坦化。
发明的效果
根据本公开，在表面形成有蚀刻对象层和预先进行了图案形成的掩模层的处理对象体的蚀刻处理中，可以改善该处理对象体的表面形态学，且抑制该蚀刻处理中的掩模层的消耗。
附图说明
图1为示意性示出基板表面的形态学的恶化样子的说明图。
图2为示意性示出等离子体处理系统的构成的一例的纵截面图。
图3为示出本实施方式所涉及的蚀刻处理前后的蚀刻对象层和掩模层的样子的说明图。
图4为示出本实施方式所涉及的沉积物覆盖层工序的样子的说明图。
图5为示出本实施方式所涉及的修整工序的样子的说明图。
图6为示出本公开所涉及的技术的实施例的结果的说明图。
附图标记说明
D 沉积物(デポ)
DC 沉积物覆盖层
Ox 氧化物膜
R 抗蚀膜
SiN SiN膜
STN STN膜
W 基板
具体实施方式
半导体器件的制造工序中，对于在半导体基板(以下，简称为“基板”)的表面层叠并形成的蚀刻对象层(例如含硅膜)，进行了将预先形成有图案的掩模层(例如抗蚀膜)作为掩模的蚀刻处理。该蚀刻处理通常在等离子体处理装置中进行。
上述专利文献1中公开了如下方法：在等离子体处理装置的处理室内，确保充分的相对掩模选择比与蚀刻速率，且将抗蚀膜作为掩模，对层叠层中的硅膜进行蚀刻。具体而言，使用由特定组合的处理气体生成的等离子体实施蚀刻，从而可以在单一的装置内对层叠并形成的包含蚀刻对象层的层叠体进行处理，实现装置的削减以及工序数和处理时间的大幅的削减。
然而，近年来，随着形成于基板表面的掩模层的图案的微细化，该图案的间距(Pitch)变窄，担心掩模层的CD(Critical Dimen sion：图案的线宽)波动所导致的基板表面的形态学(Morphology)的恶化、即基板表面的平坦度的恶化。
具体而言，例如如图1的(a)所示，形成掩模层的条状物(Bar)中产生CD波动，从而如图1的(b)所示，相对于该条状物(Bar)的沉积物D的堆积高度产生波动。而且，在如此沉积物D的堆积高度不同的状态下进行蚀刻对象层的蚀刻处理的情况下，如图1的(c)所示，蚀刻处理中的掩模层产生高低差H，其结果，表面形态学恶化。
以往，作为该表面形态学的改善手法，例如提出了基板温度的高温化、处理压力的降低、其他各种方法。然而，这些以往的方法中，形态学的改善与掩模层的蚀刻选择性的恶化处于折衷关系，即，存在变得无法抑制蚀刻处理中的掩模层的消耗的课题。
本公开所涉及的技术是鉴于上述情况而作出的，在表面形成有蚀刻对象层和预先进行了图案形成的掩模层的处理对象体的蚀刻处理中，改善该处理对象体的表面形态学，且抑制该蚀刻处理中的掩模层的消耗。以下，对于一实施方式所涉及的等离子体处理系统、和包含本实施方式所涉及的蚀刻方法的等离子体处理方法，边参照附图边进行说明。需要说明的是，本说明书和附图中，对实质上具有相同的功能构成的要素，标注相同的符号，从而省略重复说明。
＜等离子体处理系统＞
首先，对一实施方式所涉及的等离子体处理系统进行说明。图2为示出等离子体处理系统1的构成的概要的纵截面图。等离子体处理系统1具有电容耦合型的等离子体处理装置。等离子体处理系统1中，对作为处理对象体的基板W，进行等离子体处理。本实施方式中，作为等离子体处理，例如进行蚀刻处理、灰化处理。
一实施方式中，等离子体处理系统1包含等离子体处理装置1a和控制部1b。等离子体处理装置1a包含等离子体处理腔室10、气体供给部20、RF(Radio Frequency)电力供给部30和排气系统40。另外，等离子体处理装置1a包含支撑部11和上部电极喷淋头12。支撑部11配置于等离子体处理腔室10内的等离子体处理空间10s的下部区域。上部电极喷淋头12配置于支撑部11的上方，可以作为等离子体处理腔室10的顶部(ceiling)的一部分发挥功能。
支撑部11以在等离子体处理空间10s中支撑基板W的方式构成。一实施方式中，支撑部11包含下部电极111、静电卡盘112、和边环113。静电卡盘112配置于下部电极111上，以在静电卡盘112的上表面支撑基板W的方式构成。边环113以在下部电极111的周缘部上表面包围基板W的方式配置。另外，省略图示，但一实施方式中，支撑部11可以包含以调节静电卡盘112和基板W中的至少1者为靶温度的方式构成的温度调节组件。温度调节组件可以包含加热器、流路、或它们的组合。制冷剂、导热气体那样的温度调节流体在流路中流动。
上部电极喷淋头12以从气体供给部20向等离子体处理空间10s供给1种或1种以上的处理气体的方式构成。一实施方式中，上部电极喷淋头12具有气体入口12a、气体扩散室12b、和多个气体出口12c。气体入口12a与气体供给部20和气体扩散室12b流体连通。多个气体出口12c与气体扩散室12b和等离子体处理空间10s流体连通。一实施方式中，上部电极喷淋头12以将1种或1种以上的处理气体从气体入口12a借助气体扩散室12b和多个气体出口12c向等离子体处理空间10s供给的方式构成。
气体供给部20可以包含1种或1种以上的气体源21和1种或1种以上的流量控制器22。一实施方式中，气体供给部20以将1种或1种以上的处理气体从与各自对应的气体源21借助与各自对应的流量控制器22向气体入口12a供给的方式构成。各流量控制器22例如可以包含质量流量控制器或压力控制式的流量控制器。进而，气体供给部20可以包含使1种或1种以上的处理气体的流量进行调制或脉冲化的1种或1种以上的流量调制器件。
RF电力供给部30以将RF电力、例如1种或1种以上的RF信号供给至下部电极111、上部电极喷淋头12、或下部电极111和上部电极喷淋头12这两者那样的1种或1种以上的电极的方式构成。由此，由向等离子体处理空间10s供给的1种或1种以上的处理气体生成等离子体。因此，RF电力供给部30可以作为以在等离子体处理腔室10中由1种或1种以上的处理气体生成等离子体的方式构成的等离子体生成部的至少一部分发挥功能。一实施方式中，RF电力供给部30包含2个RF生成部31a、31b和2个匹配电路32a、32b。一实施方式中，RF电力供给部30以将第1RF信号从第1RF生成部31a借助第1匹配电路32a向下部电极111供给的方式构成。例如，第1RF信号可以具有27MHz～100MHz的范围内的频率。
另外，一实施方式中，RF电力供给部30以将第2RF信号从第2RF生成部31b借助第2匹配电路32b向下部电极111供给的方式构成。例如，第2RF信号可以具有400kHz～13.56MHz的范围内的频率。可以使用DC(Direct Current)脉冲生成部代替第2RF生成部31b。
进而，省略图示，但本公开中考虑了其他实施方式。例如，代替实施方式中，RF电力供给部30以将第1RF信号从RF生成部向下部电极111供给、将第2RF信号从其他RF生成部向下部电极111供给、将第3RF信号从进一步其他RF生成部向下部电极111供给的方式构成。此外，其他代替实施方式中，DC电压可以施加至上部电极喷淋头12。
而且进而，各种实施方式中，1种或1种以上的RF信号(即，第1RF信号、第2RF信号等)的振幅可以进行脉冲化或调制。振幅调制可以包括在打开状态与关闭状态之间、或者在2个或其以上的不同打开状态之间使RF信号振幅脉冲化。
排气系统40例如可以与设置于等离子体处理腔室10的底部的排气口10e连接。排气系统40可以包含压力阀和真空泵。真空泵可以包含涡轮分子泵、初级泵(粗引きポンプ)或它们的组合。
一实施方式中，控制部1b对能实现使等离子体处理装置1a执行本公开中所述的各种工序的计算机执行的命令进行处理。控制部1b以执行此处所述的各种工序的方式构成使其可以控制等离子体处理装置1a的各要素。一实施方式中，控制部1b的一部分或全部可以包含于等离子体处理装置1a中。控制部1b例如可以包含计算机51。计算机51例如可以包含处理部(CPU：中央处理器，Central Processing Unit)511、存储部512、和通信界面513。处理部511可以以基于存储部512中存储的程序进行各种控制动作的方式构成。存储部512可以包含RAM(随机存储器，Random Access Memory)、ROM(只读存储器，Read Only Memory)、HDD(硬盘驱动器，Hard Disk Drive)、SSD(固态硬盘，Solid State Drive)、或它们的组合。通信界面513可以借助LAN(局域网，Local Area Network)等通信线路在其与等离子体处理装置1a之间进行通信。
以上，对各种示例的实施方式进行了说明，但不限定于上述示例的实施方式，可以进行各种追加、省略、置换和变更。另外，可以将不同的实施方式中的要素组合而形成其他实施方式。
＜等离子体处理方法＞
接着，对包括使用如以上构成的等离子体处理系统1进行的基板W的蚀刻处理的等离子体处理方法进行说明。
需要说明的是，本实施方式中，如图3的(a)所示，在等离子体处理系统1的外部，在基板W的表面层叠形成作为蚀刻对象层的STN膜、氧化物膜Ox和SiN膜、以及作为掩模层的抗蚀膜R。作为抗蚀膜R，例如可以选择多晶硅(Poly-Silicon)膜。而且，等离子体处理系统1中，如图3的(b)所示，将预先形成有抗蚀图案的抗蚀膜R作为掩模，对STN膜、氧化物膜Ox和SiN膜进行蚀刻处理，将抗蚀图案转印至基板W。
等离子体处理中，首先，将基板W搬入等离子体处理腔室10的内部，将基板W载置于静电卡盘112上。之后，对下部电极111施加直流电压，从而基板W利用库仑力而静电吸附于静电卡盘112并保持。另外，搬入基板W后，利用排气系统40，将等离子体处理腔室10的内部减压至期望的真空度。
接着，从气体供给部20，借助上部电极喷淋头12，向等离子体处理空间10s供给包含蚀刻气体和稀释气体的处理气体(例如CF4、CHF3、Ar和O2的混合气体)。另外，由RF电力供给部30将等离子体生成用的高频电力HF供给至下部电极111，使处理气体激发，生成等离子体。然后，利用生成的等离子体的作用，对基板W实施等离子体蚀刻处理。该等离子体蚀刻处理中，如上述，将抗蚀膜R作为掩模，对STN膜、氧化物膜Ox和SiN膜进行蚀刻，将抗蚀图案转印至基板W上((A)蚀刻工序)。
此处如图1的(a)所示，由于近年来的抗蚀图案的微细化的影响而抗蚀图案有时产生CD波动。而且，如此产生CD波动的情况下，如图1的(b)所示，蚀刻工序中产生的沉积物D的堆积量产生波动，其结果，如图1的(c)所示，有基板W的表面形态学恶化的担心。具体而言，例如条状物(Bar)粗且沉积物D的堆积量多的部分中，抗蚀膜R的消耗少，例如条状物(Bar)细且沉积物D的堆积量少的部分中，抗蚀膜R的消耗变多，其结果，蚀刻工序中的抗蚀膜R产生高低差。需要说明的是，以下的说明中，将形成于基板W表面的抗蚀膜R中，蚀刻工序中的消耗小、前端面的高度位置大的部分有时称为“抗蚀膜Rh”，消耗大、前端面的高度位置小的部分有时称为“抗蚀膜Rl”(参照图4)。
因此，本实施方式所涉及的等离子体处理中，如此蚀刻工序中基板W的表面形态学恶化时，进行用于改善该基板W的表面形态学的处理。具体而言，如图4所示，利用作为堆积物的沉积物覆盖层DC覆盖形态学恶化了的基板W的表面后((B)沉积物覆盖层工序)，如图5所示，对用该沉积物覆盖层DC覆盖了的基板W的表面进行蚀刻((C)修整工序)。
沉积物覆盖层工序中，从气体供给部20，借助上部电极喷淋头12，向等离子体处理空间10s供给沉积物覆盖层用的处理气体(例如C4F6、C3F8、NF3和O2的混合气体)。另外，由RF电力供给部30向下部电极111供给等离子体生成用的高频电力，使处理气体激发，生成等离子体。然后，利用生成的等离子体的作用而产生的沉积物D在基板W的表面堆积，由此，该表面由沉积物覆盖层DC所覆盖。需要说明的是，沉积物覆盖层DC例如由CF(氟化碳)系的沉积物D构成。
该沉积物覆盖层工序中，在形态学恶化了的基板W的表面，前端面的高度位置大的抗蚀膜Rh中成为凸形状、前端面的高度位置小的抗蚀膜Rl中成为凹形状，沉积物覆盖层DC成为大致山而形成。
此处，本实施方式中的沉积物覆盖层工序中，优选以至少在基板W的整面完全阻塞抗蚀图案的间距而形成沉积物覆盖层DC的方式，控制沉积物覆盖层工序的条件(例如功率、时间)。
而且此处，本实施方式中的沉积物覆盖层工序中，期望至少在基板W的面内，以抗蚀膜Rl的前端面(图4的高度H1)与抗蚀膜Rh的前端面(图4的高度H2)的高度差值(H2-H1)以上的厚度形成沉积物覆盖层DC。
而且进而，所形成的沉积物覆盖层DC的自抗蚀膜Rh的前端面的厚度(图4的高度H3)大的情况下，后续修整工序所消耗的处理时间增加。因此，沉积物覆盖层DC的自抗蚀膜Rh的前端面的厚度H3越小越优选。
修整工序中，从气体供给部20，借助上部电极喷淋头12，向等离子体处理空间10s供给包含修整用气体和稀释气体的处理气体(例如C4F6、Ar和O2的混合气体)。另外，利用RF电力供给部30，将等离子体生成用的高频电力供给至下部电极111，使处理气体激发，生成等离子体。然后，利用生成的等离子体的作用，对基板W实施修整处理。
该修整工序中，在增强了侧蚀刻的条件下，对基板W的表面各向同性地进行蚀刻，由此，对形成于基板W表面的沉积物覆盖层DC、和作为掩模层的抗蚀膜R的一部分进行修整。修整处理中的侧蚀刻成分例如可以通过调整该修整处理的处理压力、处理气体中混合的稀释气体(本实施方式中为Ar气体)的比率、或自RF电力供给部30供给的高频电力LF的功率等来控制。
该修整工序中，首先，如图5的(a)所示，对形成于基板W表面的沉积物覆盖层DC进行蚀刻。此时，如上述在增强了侧蚀刻的条件下进行修整，从而对沉积物覆盖层DC的凸部分进行重点蚀刻。
沉积物覆盖层DC的蚀刻进行时，凸部分重点被磨削，从而如图5的(b)所示，前端面的高度位置大的抗蚀膜Rh从沉积物覆盖层DC露出。然后，在上述状态下继续蚀刻处理，从而与沉积物覆盖层DC一起露出的抗蚀膜Rh被蚀刻，如图5的(c)所示，在基板W的整面，抗蚀膜R的前端高度一致而使基板W的表面平坦化。即，蚀刻工序中恶化了的形态学得到改善。
形态学得到改善的基板W之后进一步继续(A)蚀刻工序。然后，抗蚀图案对形成于基板W表面的蚀刻对象层的转印完成时，使等离子体处理系统1中的蚀刻处理结束。
使蚀刻处理结束时，首先，停止高频电力HF自RF电力供给部30的供给和基于气体供给部20的处理气体的供给。另外，在等离子体处理中供给高频电力LF的情况下，也停止该高频电力LF的供给。然后，停止导热气体向基板W的背面的供给，停止基于静电卡盘112的基板W的吸附保持。
实施了蚀刻处理的基板W接着从等离子体处理腔室10被搬出，搬入至设置于等离子体处理系统1的外部的灰化装置(未作图示)。该灰化装置中，将附着、残留在从等离子体处理系统1搬出的基板W上的沉积物D去除((D)灰化工序)。该灰化装置的构成没有特别限定，例如可以取与等离子体处理系统1同样的构成。即，对于灰化装置，对搬入至内部的基板W，使灰化用的处理气体激发，利用生成的等离子体的作用实施灰化处理，进行残留于基板W上的沉积物D的去除。
之后，实施了灰化处理的基板W从灰化装置被搬出，对基板W的一系列的等离子体处理结束。
如以上根据本实施方式，用沉积物覆盖层DC覆盖形态学恶化了的基板W的表面后，从该沉积物覆盖层DC上进行抗蚀膜R的修整处理，从而可以适当地改善基板W的表面形态学。具体而言，自修整工序中从沉积物覆盖层DC露出的前端面的高度位置大的抗蚀膜Rh依次进行蚀刻，将前端面的高度位置最小的抗蚀膜Rl作为基准，使基板W的表面平坦化，形态学得到改善。
而且此时，修整工序中，在增强了侧蚀刻的条件下进行沉积物覆盖层DC和抗蚀膜R的蚀刻，因此，在基板W表面，在以凸形状形成沉积物覆盖层DC的抗蚀膜Rh的对应位置，沉积物覆盖层DC的蚀刻积极地进行。换言之，可以使沉积物覆盖层DC为凸形状的抗蚀膜Rh适当地露出，因此，可以使基板W的表面更适当地平坦化。
而且本实施方式中，沉积物覆盖层工序中以在基板W的整面完全阻塞抗蚀图案的间距的方式形成沉积物覆盖层DC，且对基板W的表面进行各向同性地进行修整工序。由此，在基板W的整面可以均匀地进行修整，且可以适当地抑制对沉积物覆盖层DC下方的间距、即转印至基板W上的图案产生影响。
进一步根据本实施方式，如图4所示，至少以抗蚀膜Rl的前端面与抗蚀膜Rh的前端面的高度差值(H2-H1)以上的厚度形成沉积物覆盖层DC。换言之，修整工序中，沉积物覆盖层DC下方的间距、即转印至基板W上的图案露出被抑制，因此，可以进一步适当地抑制对该图案产生影响。
而且此时，修整工序中将前端面的高度位置的最小的抗蚀膜Rl作为基准，仅将位于比该前端面还靠近上方的抗蚀膜R去除。即，使修整工序中的抗蚀膜R的消耗厚度为最低限度，具体地仅通过以抗蚀膜Rh与抗蚀膜Rl的高度差值(H2-H1)的厚度消耗抗蚀膜R，从而可以改善基板W的形态学。因此，可以消除以往的形态学改善手法中成为课题的形态学的改善与掩模层的蚀刻选择性的折衷关系。
需要说明的是，以上的实施方式中，在(A)蚀刻工序中形态学恶化时，进行(B)沉积物覆盖层工序和(C)修整工序，但对这些沉积物覆盖层工序和修整工序的实施时机没有特别限定。
例如沉积物覆盖层工序和修整工序如图3所示，可以在形成于基板W表面的全部蚀刻对象层(例如STN膜、氧化物膜Ox和SiN膜)的蚀刻处理完成后进行。
而且例如，可以在形成于基板W表面的各蚀刻对象层的蚀刻完成后，进行沉积物覆盖层工序和修整工序。换言之，可以对于每一个蚀刻对象层重复进行蚀刻工序、沉积物覆盖层工序和修整工序。
而且例如，蚀刻工序时，同时进行基板W的形态学的检测，可以在检测到形态学恶化时，依次进行沉积物覆盖层工序和修整工序。
需要说明的是，以上的实施方式中，(C)修整工序中，在增强了侧蚀刻的条件下对基板W的表面各向同性地进行蚀刻，从而进行沉积物覆盖层DC的修整，但该修整工序可以对基板W的表面各向异性地进行蚀刻。但是，对基板W的表面各向异性地进行蚀刻的情况下，对该表面的溅射强，由此，有会消耗作为掩模层的抗蚀膜R的担心。即，鉴于抑制掩模层的消耗为最低限度以进行形态学的改善的方面，修整工序优选对基板W的表面各向同性地进行蚀刻。
需要说明的是，以上的实施方式中，作为蚀刻对象层，以在基板W上形成有STN膜、氧化物膜Ox和SiN膜的情况为例进行说明，但蚀刻对象层的种类和层叠数等不限定于此，可以任意确定。
另外，本实施方式中，对使用包含多晶硅膜的抗蚀膜R作为掩模层的情况为例进行了说明，但掩模层的种类和层叠数等也不限定于此。而且，抗蚀膜R通过掺杂W(钨)、B(硼)中的至少任一者可以改善硬度。如此改善抗蚀膜R的硬度，从而该抗蚀膜R的蚀刻工序中的消耗量得到减轻，即，可以改善对蚀刻对象层的选择性。
进而，本实施方式中，在基板W的表面形成包含CF系沉积物的沉积物覆盖层DC，但沉积物覆盖层DC的种类也不限定于此。
需要说明的是，以上的实施方式的等离子体处理系统1具有电容耦合型的等离子体处理装置，但本公开所应用的等离子体处理系统不限定于此。例如等离子体处理系统可以具有电感耦合型的等离子体处理装置。等离子体处理系统具有任意系统构成，只要利用本实施方式的蚀刻方法，就可以享有上述效果。
此次公开的实施方式在全部方面为示例，应认为没有限制。上述实施方式在不脱离所附的权利要求书和其主旨的情况下可以以各种形态进行省略、置换、变更。
实施例
以下，对本公开所涉及的技术的实施例进行说明，但本技术不限定于以下的实施例。
＜实施条件＞
如图3的(a)所示，对于在表面层叠作为蚀刻对象层的STN膜、氧化物膜Ox和SiN膜、和作为掩模层的抗蚀膜R而形成的基板W，如图3的(b)所示，将抗蚀膜R作为掩模，转印抗蚀图案后(蚀刻工序)，实施沉积物覆盖层工序和修整工序，改善形态学。
具体而言，沉积物覆盖层工序中，使用包含总流量的50％以上的C4F6的沉积物覆盖层用的处理气体进行等离子体处理，修整工序中，使用包含总流量的80％以上的Ar的修整用的处理气体进行等离子体处理。
＜实施结果＞
图6为示意性示出本实施例的结果的说明图，分别示出(a)蚀刻工序后、实施沉积物覆盖层工序和修整工序前的灰化前后的状态、(b)沉积物覆盖层工序后、实施2分钟的修整工序后的灰化前后的状态、(c)沉积物覆盖层工序后、实施4分钟的修整工序后的灰化前后的状态。
如图6(a)所示，可知，在蚀刻工序后、实施沉积物覆盖层工序和修整工序前，抗蚀膜R的高度产生波动，形态学恶化。具体而言，在基板W上残膜的抗蚀膜R的最小高度为约105nm，最大高度成为约120nm，抗蚀膜R的平均残膜高度为约115nm。
对图6(a)所示的蚀刻工序后的基板W形成沉积物覆盖层DC，实施2分钟的修整工序，结果如图6(b)所示，可知，抗蚀膜R的高度被均匀化，形态学得到改善。此时，抗蚀膜R的平均残膜高度为约105nm，即可知，修整工序中，约10nm的抗蚀膜R被消耗。
另外，进一步继续进行修整工序，结果如图6(c)所示，可知，抗蚀膜R的高度被进一步均匀化，形态学得到进一步改善。此时，抗蚀膜R的平均残膜高度为约100nm。即，可知，修整工序中被消耗的抗蚀膜R的总量与图6(a)所示的在基板W上残膜的抗蚀膜R的最小高度与最大高度的差值即15nm大致一致。
由以上的结果可知，蚀刻工序中基板W的形态学恶化时，在该基板W的表面形成沉积物覆盖层DC(沉积物覆盖层工序)，进一步从该沉积物覆盖层DC上进行蚀刻(修整工序)，从而可以适当改善恶化了的形态学。而且此时，修整工序中被消耗的抗蚀膜R跟蚀刻工序后在基板W上残膜的抗蚀膜R的最小高度与最大高度的差值大致一致，即，可以抑制抗蚀膜R的消耗为最低限度。

Claims (20)

1.一种蚀刻方法，其为对在表面形成有蚀刻对象层、和形成于比该蚀刻对象层还靠上层、且预先进行了图案形成的掩模层的处理对象体进行蚀刻的方法，所述蚀刻方法包括如下工序：
工序(A)，将所述掩模层作为掩模，对所述蚀刻对象层进行蚀刻；
工序(B)，用堆积物覆盖所述处理对象体的表面；和，
工序(C)，对用所述堆积物覆盖了的所述处理对象体的表面进行蚀刻，使该表面平坦化。
2.根据权利要求1所述的蚀刻方法，其中，还包括如下工序(D)：从所述处理对象体的表面去除所述堆积物。
3.根据权利要求1或2所述的蚀刻方法，其中，在所述处理对象体的表面层叠并形成所述蚀刻对象层，
对于每一个层叠并形成的该蚀刻对象层重复进行所述(A)工序、所述(B)工序和所述(C)工序。
4.根据权利要求1～3中任一项所述的蚀刻方法，其中，在检测到所述(A)工序中所述处理对象体的表面的平坦度恶化时，进行所述(B)工序和所述(C)工序。
5.根据权利要求1～4中任一项所述的蚀刻方法，其中，所述(C)工序中，对所述处理对象体的表面各向同性地进行蚀刻。
6.根据权利要求1～5中任一项所述的蚀刻方法，其中，所述堆积物是包含氟化碳系聚合物的沉积物。
7.根据权利要求1～6中任一项所述的蚀刻方法，其中，所述蚀刻对象层为含硅膜。
8.根据权利要求1～7中任一项所述的蚀刻方法，其中，所述掩模层为抗蚀膜。
9.根据权利要求8所述的蚀刻方法，其中，所述抗蚀膜为多晶硅膜。
10.根据权利要求8或9所述的蚀刻方法，其中，包括在所述抗蚀膜中掺杂钨或硼中的至少任一者的步骤。
11.一种等离子体处理系统，其为对在表面形成有蚀刻对象层、和形成于比该蚀刻对象层还靠上层、且预先进行了图案形成的掩模层的处理对象体进行等离子体处理的系统，
所述等离子体处理系统具备：
腔室，其用于划分生成等离子体的处理空间；
载置台，其设置于所述腔室的内部、且用于载置所述处理对象体；
排气单元，其对所述腔室的内部进行排气；
给气单元，其向所述腔室的内部供给处理气体；和，
控制部，其用于控制所述腔室的内部的所述等离子体处理，
所述控制部以对所述处理对象体进行如下工序的方式控制所述等离子体处理：
工序(A)，将所述掩模层作为掩模，对所述蚀刻对象层进行蚀刻；
工序(B)，用沉积物覆盖所述处理对象体的表面；和
工序(C)，对用所述沉积物覆盖了的所述处理对象体的表面进行蚀刻，使该表面平坦化。
12.根据权利要求11所述的等离子体处理系统，其中，所述控制部以还进行如下工序(D)的方式控制所述等离子体处理：从所述处理对象体的表面去除所述堆积物。
13.根据权利要求11或12所述的等离子体处理系统，其中，在所述处理对象体的表面层叠并形成所述蚀刻对象层，
所述控制部以对于每一个层叠并形成的该蚀刻对象层重复进行所述(A)工序、所述(B)工序和所述(C)工序的方式控制所述等离子体处理。
14.根据权利要求11～13中任一项所述的等离子体处理系统，其中，所述控制部以如下方式控制所述等离子体处理：在检测到所述(A)工序中所述处理对象体的表面的平坦度恶化时，进行所述(B)工序和所述(C)工序。
15.根据权利要求11～14中任一项所述的等离子体处理系统，其中，所述控制部以如下方式控制所述等离子体处理：所述(C)工序中对所述处理对象体的表面各向同性地进行蚀刻。
16.根据权利要求11～15中任一项所述的等离子体处理系统，其中，所述堆积物是包含氟化碳系聚合物的沉积物。
17.根据权利要求11～16中任一项所述的等离子体处理系统，其中，所述蚀刻对象层为含硅膜。
18.根据权利要求11～17中任一项所述的等离子体处理系统，其中，所述掩模层为抗蚀膜。
19.根据权利要求18所述的等离子体处理系统，其中，所述抗蚀膜为多晶硅膜。
20.根据权利要求18或19所述的等离子体处理系统，其中，所述抗蚀膜包含掺杂有钨或硼中的至少任一者的物质。
CN202110887494.XA 2020-08-12 2021-08-03 蚀刻方法和等离子体处理系统 Pending CN114078697A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-136286 2020-08-12
JP2020136286A JP2022032467A (ja) 2020-08-12 2020-08-12 エッチング方法及びプラズマ処理システム

Publications (1)

Publication Number Publication Date
CN114078697A true CN114078697A (zh) 2022-02-22

Family

ID=80283273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110887494.XA Pending CN114078697A (zh) 2020-08-12 2021-08-03 蚀刻方法和等离子体处理系统

Country Status (3)

Country Link
JP (1) JP2022032467A (zh)
KR (1) KR20220020775A (zh)
CN (1) CN114078697A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4877747B2 (ja) 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法

Also Published As

Publication number Publication date
JP2022032467A (ja) 2022-02-25
KR20220020775A (ko) 2022-02-21

Similar Documents

Publication Publication Date Title
US7531460B2 (en) Dry-etching method
JP5502756B2 (ja) べベル端部エッチングを行うプラズマエッチング処理チャンバ、及び、そのエッチング方法
US8263496B1 (en) Etching method for preparing a stepped structure
KR101772701B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
US20190139781A1 (en) Plasma etching method
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
US10714355B2 (en) Plasma etching method and plasma etching apparatus
CN111223775A (zh) 蚀刻方法和基板处理装置
US10170336B1 (en) Methods for anisotropic control of selective silicon removal
CN114078697A (zh) 蚀刻方法和等离子体处理系统
US11380545B2 (en) Processing method and substrate processing apparatus
TW202036714A (zh) 蝕刻處理方法及基板處理裝置
JP4541193B2 (ja) エッチング方法
JP7426840B2 (ja) エッチング方法及びプラズマ処理装置
US11881410B2 (en) Substrate processing apparatus and plasma processing apparatus
WO2022215556A1 (ja) エッチング方法及びエッチング処理装置
US11417527B2 (en) Method and device for controlling a thickness of a protective film on a substrate
KR102646804B1 (ko) 실리콘 질화물층을 포함하는 기판을 처리하는 방법
US11810792B2 (en) Etching method and substrate processing apparatus
US20220319860A1 (en) Etching method and etching processing apparatus
US20210358763A1 (en) Method for dry etching silicon carbide films for resist underlayer applications
US20070218698A1 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
TW202247281A (zh) 蝕刻方法及電漿處理裝置
JP2022158811A (ja) エッチング方法及びエッチング処理装置
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination