TW202036714A - 蝕刻處理方法及基板處理裝置 - Google Patents

蝕刻處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202036714A
TW202036714A TW108143087A TW108143087A TW202036714A TW 202036714 A TW202036714 A TW 202036714A TW 108143087 A TW108143087 A TW 108143087A TW 108143087 A TW108143087 A TW 108143087A TW 202036714 A TW202036714 A TW 202036714A
Authority
TW
Taiwan
Prior art keywords
etching
film
opening
pattern
etched
Prior art date
Application number
TW108143087A
Other languages
English (en)
Inventor
昆泰光
宇藤敦司
李黎夫
三輪智典
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202036714A publication Critical patent/TW202036714A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3346—Selectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之課題為控制將被蝕刻膜同時蝕刻為遮罩的不同圖案時的CD。

其解決手段為提供一種蝕刻處理方法，係蝕刻基板之處理方法，該基板係於被蝕刻膜上形成有具有第1開口之凹部及第2開口之凹部的圖案之遮罩，該蝕刻處理方法包含以下工序：第1蝕刻工序，係將該被蝕刻膜蝕刻至特定深度；沉積工序，係在該第1蝕刻工序後會使保護膜沉積在該遮罩上；以及第2蝕刻工序，係在該沉積工序後會蝕刻該被蝕刻膜；該第1開口係小於該第2開口；該沉積工序係會讓該第1開口的凹部封閉，但不會讓該第2開口的凹部封閉。

Description

蝕刻處理方法及基板處理裝置
本揭示係關於一種蝕刻處理方法及基板處理裝置。
專利文獻1係提出一種在蝕刻氧化層之際，可抑制孔洞的開口封閉之電漿處理方法及其裝置。
專利文獻2係提出一種藉由將基板曝露在蝕刻劑來形成犧牲層，以封閉溝槽構造的上部開口部之技術。專利文獻2中已揭示將犧牲層去除後，變形溝槽剖面形狀便會露出，將原來的溝槽剖面形狀與變形溝槽剖面形狀相比較後，由於相對較多量的材料會從溝槽構造的上部被去除，而讓上部開口部的寬度變寬，故可容易地藉由埋入工序來埋入。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特開2014-090022號公報
專利文獻2：日本特表2012-510164號公報
本揭示係提供一種可控制將被蝕刻膜同時蝕刻為遮罩的不同圖案時的CD之蝕刻處理方法及基板處理裝置。
依據本揭示之一樣態，係提供一種蝕刻處理方法，係蝕刻基板之處理方法，該基板係於被蝕刻膜上形成有具有第1開口之凹部及第2開口之凹部的圖案之遮罩，該蝕刻處理方法包含以下工序：第1蝕刻工序，係將該被蝕刻膜蝕刻至 特定深度；沉積工序，係在該第1蝕刻工序後會使保護膜沉積在該遮罩上；以及第2蝕刻工序，係在該沉積工序後會蝕刻該被蝕刻膜；該第1開口係小於該第2開口；該沉積工序係會讓該第1開口的凹部封閉，但不會讓該第2開口的凹部封閉。
依據一面向，便能提供一種可控制將被蝕刻膜同時蝕刻為遮罩的不同圖案時的CD之蝕刻處理方法及基板處理裝置。
1:基板處理裝置
2:腔室
5:細孔用圖案
6:粗孔用圖案
10:矽基板
20:被蝕刻膜
21:下部電極
22:上部電極
32、34:高頻電源
30、40:蝕刻停止層
50:遮罩
70:保護膜
100:控制部
圖1係顯示一實施型態相關的基板處理裝置一範例之剖面示意圖。
圖2係顯示蝕刻為不同圖案時的傳統製程例之圖式。
圖3係比較將被蝕刻膜蝕刻為不同圖案時之本實施型態與比較例之圖式。
圖4係顯示一實施型態相關之蝕刻處理方法的各工序之圖式。
圖5係用以說明一實施型態相關的沉積工序之圖式。
圖6係顯示一實施型態相關之沉積量與參數的關係之圖式。
圖7係顯示一實施型態相關之參數調整與懸突形狀的關係之圖式。
圖8係顯示一實施型態相關的蝕刻處理方法一範例之流程圖。
圖9係顯示一實施型態相關的側壁沉積量一範例之圖式。
圖10係顯示一實施型態相關之蝕刻處理方法的處理結果一範例之圖式。
圖11係顯示一實施型態之變形例1相關之蝕刻處理方法的各工序之圖式。
圖12係顯示一實施型態之變形例2相關之蝕刻處理方法的各工序之圖式。
圖13為一實施型態相關的處理系統一範例之平面示意圖。
以下，針對用以實施本揭示之型態，參見圖式來加以說明。此外，本說明書及圖式中，針對實質相同的構成，係賦予相同的符號而省略重複說明。
[基板處理裝置]
針對一實施型態相關之基板處理裝置1，使用圖1來加以說明。圖1係顯示一實施型態相關的基板處理裝置1一範例之剖面示意圖。此處係舉電容耦合型電漿蝕刻裝置來作為基板處理裝置1一範例而加以說明。
基板處理裝置1係具有例如鋁等導電性材料所構成的腔室2及控制部100。腔室2為電性接地。腔室2的內部係具有下部電極21及對向於下部電極21之上部電極22。下部電極21亦具有用以載置晶圓W之載置台的功能。上部電極22亦具有會噴淋狀地供應氣體之噴淋頭的功能。下部電極21與上部電極22之間為對晶圓W進行處理之處理空間。
下部電極21係透過匹配器33而連接於高頻電源32。又，下部電極21係透過匹配器35而連接於高頻電源34。高頻電源32會對下部電極21施加例如40~100MHz之頻率的電漿生成用高頻電力HF。高頻電源34會對下部電極21施加較高頻電力HF的頻率(例如40MHz)要來得低之例如400KHz~13MHz的離子吸引用高頻電力LF。
匹配器33會使高頻電源32的負荷阻抗整合於輸出阻抗。匹配器35會使高頻電源34的負荷阻抗整合於輸出阻抗。藉此，當腔室2的內部生成有電漿時，則高頻電源32及高頻電源34便會分別發揮功能來讓輸出阻抗與負荷阻抗看起來為一致。
上部電極22係透過披覆其周緣部之絕緣體的遮蔽環41而被安裝在腔室2的頂部。上部電極22係形成有會導入從氣體供應源11被導入的氣體之氣體導入口45。從氣體供應源11所輸出之氣體係透過氣體導入口45而被供應至擴散室51，並經過氣體流道55，而從氣體孔28朝處理空間被供應。
腔室2的底面係透過排氣口64而設置有排氣裝置65。排氣裝置65會將腔室2的內部排氣來將腔室2的內部維持為特定真空度。腔室2的側壁係設置有閘閥G，而對應於閘閥G的開閉來從腔室2進行晶圓W的搬入及搬出。
基板處理裝置1係設置有會控制裝置整體的動作之控制部100。控制部100之CPU101會依據ROM102及RAM103等記憶體所儲存的配方來實施蝕刻等電漿處理。配方可設定有裝置對於製程條件的控制資訊(即製程時間、壓力(氣體的排氣)、高頻電力或電壓、各種氣體流量)。又，配方可設定有腔 室內溫度(上部電極溫度、腔室的側壁溫度、晶圓W溫度、靜電夾具溫度等)、或從冷卻器被輸出之冷媒的溫度等。此外，顯示該等製程的步驟順序或條件之配方可被記憶在硬碟或半導體記憶體。又，配方可在被收納在CD-ROM、DVD等可移動性之能以電腦來讀取的記憶媒體之狀態下，來被安裝在被特定位置並被讀取。
[傳統製程例]
會有使用上述構成的基板處理裝置1來將被蝕刻膜蝕刻為不同尺寸的圖案及不同深度之情況。針對此時的傳統製程例，參見圖2來加以說明。
首先，如圖2(a)所示般地準備晶圓W，該晶圓W係於矽基板10上形成有被蝕刻膜20，被蝕刻膜20係設置有2種蝕刻停止層30、40，且於被蝕刻膜20上形成有特定圖案的遮罩60。
蝕刻停止層40係設置於較蝕刻停止層30要淺之位置處，且在相同高度被隔離為3個。蝕刻停止層30係於較蝕刻停止層40要深之位置處而在不同的高度被設置為3層。蝕刻停止層30的端部會隨著形成於愈深位置處之蝕刻停止層30而變長般地成為段差。
在傳統製程中，係藉由圖2(a)所示之遮罩60而在不會蝕刻蝕刻停止層40側的被蝕刻膜20之情況下來如圖2(b)所示般地進行蝕刻，並以各蝕刻停止層30來讓蝕刻停止。藉此，被蝕刻膜20便會形成有從外側朝內側而依序變淺之孔洞。
接下來，如圖2(c)所示般地藉由灰化來去除遮罩60並加以洗淨。接著，藉由圖2(d)所示之遮罩61來蝕刻蝕刻停止層40側的被蝕刻膜20，且如圖2(e)所示般地以蝕刻停止層40來讓蝕刻停止。接著，如圖2(f)所示般地藉由灰化來去除遮罩61並加以洗淨。
如此般地在傳統製程中，由於是以個別的工序來進行不同尺寸之圖案的蝕刻，故工序數較多，且製程時間較長。於是，便被期望藉由縮短製程時間及減少工序數來降低成本。因此，為了縮短製程時間且減少工序數，而考慮同時進行不同圖案的蝕刻。
例如圖3(a)所示般地，係形成具有細孔用圖案5與粗孔用圖案6之遮罩50來將被蝕刻膜20同時蝕刻為圖案5、6。但此方法中，當細孔的蝕刻到達蝕刻停止層40後，粗孔的蝕刻便會到達蝕刻停止層30，而在結束前會導致細孔被過蝕刻。其結果，便如比較例所示般地，會有鄰接之細孔相連接而發生短路(參見圖3(c)A)，或超出蝕刻停止層40而從蝕刻停止層40的外側來將細孔更深地蝕刻(參見圖3(c)B)之情況。此情況下，便會無法依照尺寸來控制細孔及粗孔的各CD(Critical Dimension)。
[蝕刻處理工序]
因此，一實施型態相關之蝕刻處理方法中，係如圖3(b)所示般地一邊依照尺寸來控制不同尺寸的圖案且不同深度之細孔及粗孔的各CD，且一邊同時蝕刻細孔及粗孔。針對上述蝕刻處理工序，參見圖4來加以說明。圖4係顯示一實施型態相關的蝕刻處理工序一範例之圖式。
首先，如圖4(a)所示般地準備晶圓W，該晶圓W係於矽基板10上形成有被蝕刻膜20，被蝕刻膜20係設置有2種蝕刻停止層30、40，且於被蝕刻膜20上形成有特定圖案的遮罩50。
被蝕刻膜20上係形成有具有細孔用圖案5與粗孔用圖案6之遮罩50。細孔用圖案5為第1開口之凹部的圖案一範例，粗孔用圖案6為第2開口之凹部的圖案一範例。第1開口係小於第2開口。第1開口及第2開口可為孔洞，或是線狀的溝槽。當第1開口及第2開口為孔洞之情況，則CD便為各自之開口的直徑。當第1開口及第2開口為溝槽之情況，則CD便為各自之溝槽的寬度。此外，由於被蝕刻膜20內所形成之蝕刻停止層30、40的配置係與圖3(a)所示之蝕刻停止層30、40的配置相同，故省略說明。
遮罩50為有機膜。此外，遮罩50的材質並未侷限於此，而亦可為多晶矽膜或矽氧化膜等含矽膜，或是鈦氮化膜或鎢等含金屬膜。被蝕刻膜20為矽氧化膜。此外，被蝕刻膜20的材質並未侷限於此，而亦可為多晶矽膜、矽氮化膜、矽氧化膜與矽氮化膜的層積膜等含矽膜。被蝕刻膜20與遮罩係將不同材質且遮罩選擇比為特定以上之材質加以組合。例如，當被蝕刻膜20為矽氧化膜或矽氧化膜與矽氮化膜的層積膜等含矽膜之情況，則遮罩50最好 是選擇有機膜或多晶矽膜。又，當被蝕刻膜20為多晶矽膜之情況，則遮罩50最好是選擇矽氧化膜。
蝕刻停止層40亦可由例如多晶矽所形成。蝕刻停止層30亦可由例如鎢所形成。本實施型態中，蝕刻停止層30、40雖具有作為電極之功能，但並未侷限於此。
本實施型態相關之蝕刻處理方法係具有圖4(b)所示之第1蝕刻工序、圖4(c)所示之沉積工序、以及圖4(d)所示之第2蝕刻工序之3個工序。針對3個工序來依序說明。
(第1蝕刻工序)
第1蝕刻工序係將被蝕刻膜20蝕刻為圖4(b)所示之細孔用圖案5與粗孔用圖案6。第1蝕刻工序會將被蝕刻膜20蝕刻至特定深度。特定深度為在第1蝕刻工序中被蝕刻為遮罩50的細孔用圖案5之被蝕刻膜的蝕刻深度。第1蝕刻工序會將被蝕刻膜20蝕刻至細孔的蝕刻因蝕刻停止層40而停止為止。將第1蝕刻工序的製程條件顯示於下。
<製程條件>
高頻電力：HF：40MHz、1500W；LF：3.2MHz、1500W
壓力：30mTorr(4.0Pa)
氣體種類：C4F6氣體、O2氣體、Ar氣體
(沉積工序)
在第1蝕刻工序後，如圖4(c)所示般地實施於遮罩50上沉積保護膜70之沉積工序。沉積工序係將保護膜70沉積為會讓細孔用圖案5封閉，但不會讓粗孔用圖案6封閉。例如，沉積工序係被控制為使得沉積在遮罩50之圖案5、6的側壁之保護膜70的沉積量為D時(參見圖5)，當圖案5、6為孔洞的情況便會成立式(1)的關係式。
式(1)：細孔用圖案5的直徑<2×D<粗孔用圖案6的直徑
又，沉積工序係被控制為當圖案5、6為溝槽的情況便會成立式(2)的關係式。
式(2)：細孔用圖案5的溝槽寬度≦2×D<粗孔用圖案6的溝槽寬度
將沉積工序的製程條件顯示於下。
<製程條件>
高頻電力：HF：1500W；LF：4500W
壓力：15mTorr(2.0Pa)
氣體種類：C4F6氣體、C4F8氣體、O2氣體、Ar氣體
其中，氣體種類並未侷限於此，只要是包含有含有C與F之氣體即可。作為含有C與F之氣體一範例，舉例有C4F6、C4F8、C5F8、C6F6等氟碳氣體，或CH2F2、CH3F等氫氟碳氣體。沉積工序中亦可供應CH4、C2H6、C2H4、C3H6等碳氫氣體。另外，亦可添加含O氣體。藉由控制氣體中的O流量，便可微調圖案5的封閉狀況。含O氣體一範例舉例有O2、CO、CO2。
(第2蝕刻工序)
第2蝕刻工序係如圖4(d)所示般地蝕刻被蝕刻膜20，來加深針對粗孔用圖案6之蝕刻。第2蝕刻工序會將被蝕刻膜20蝕刻至各蝕刻停止層30。第2蝕刻工序係會進行粗孔用圖案6的蝕刻，但不會進行細孔用圖案5的蝕刻。將第2蝕刻工序的製程條件顯示於下。
<製程條件>
高頻電力：HF：1500W；LF：6000W
壓力：30mTorr(4.0Pa)
氣體種類：C4F6氣體、C3F8氣體、O2氣體、Ar氣體
在第2蝕刻工序的期間，細孔側的圖案5會因保護膜70而被封閉。藉此，便可防止因細孔被過蝕刻，導致鄰接之細孔相連接而發生短路，或超出蝕刻停止層40(圖3(c)的A、B)，來如圖4(d)的C所示般地將細孔控制為適當的CD值。
在第2蝕刻工序中，必須防止沉積工序中所沉積的保護膜70在第2蝕刻工序的期間被去除，而導致遮罩50的圖案5發生開口。因此，沉積工序中沉積在遮罩50上的保護膜70為一種在第2蝕刻工序中會相對於被蝕刻膜20而具有選擇性之膜便非常重要。換言之，保護膜70只要是一種在第2蝕刻工序中相 對於被蝕刻膜20而具有選擇性之膜，則不限於有機膜。例如，當被蝕刻膜20為矽氧化膜或矽氧化膜與矽氮化膜的層積膜等含矽膜之情況，則最好是沉積有有機膜或矽膜來作為保護膜70。當被蝕刻膜20為多晶矽膜之情況，則最好是沉積有矽氧化膜或矽氮化膜來作為保護膜70。又，亦可沉積有鎢等金屬膜。在形成有機膜以外的保護膜70之情況，例如，藉由使用含矽氣體與添加氣體來作為沉積工序之製程條件的氣體種類，便可形成矽氧化膜或矽氮化膜等含矽膜來作為保護膜70。又，係使用濺射技術來形成矽膜或鎢等金屬膜。
第2蝕刻工序中，為了進行粗孔用圖案6的蝕刻，沉積工序中最好是在粗孔用圖案6的底部並未形成有保護膜70。為了能夠如此，則沉積工序中所形成之保護膜70的形狀最好是非均勻的，而是如圖4(c)般地成為懸突形狀。亦即，相較於粗孔用圖案6的上部及上部側壁所沉積之保護膜70的厚度，最好是在粗孔用圖案6的底部並未形成有保護膜70，或是所形成之保護膜70會非常地薄。
對於在沉積工序中進行懸突形狀的沉積來說，使用吸附係數較高的沉積前驅物為有效的。例如，使用作為沉積工序的氣體種類所例示之氟碳氣體或碳氫氣體當中的C4F6、C6F6、CH2F2等高分子氣體、或含碳比率較高之氣體(例如碳含量相對於氟含量的比率較高之氣體)、或具有不飽和鍵結之氣體的電漿為有效的。
此外，雖會因電漿而自氣體種類解離並生成前驅物，但為了生成吸附係數更高的前驅物，則最好是更高分子的狀態，亦即解離度較低之狀態。此情況下，最好是降低電漿生成用的高頻電力HF，或增加對處理空間所供應之氣體的總流量來讓滯留時間變短。又，為了使所生成之前驅物更容易吸附在粗孔用圖案6的上部及上部側壁，則最好是提高會讓平均自由行徑變短之製程處理條件的壓力。
若粗孔用圖案6的底部形成有薄保護膜70之情況，便會在第2蝕刻工序中成為粗孔用圖案6之蝕刻的阻礙要因。因此，係在沉積工序與第2蝕刻工序之間插入用以去除粗孔用圖案6的底部所形成之保護膜之工序。此 情況下，可使用不同於第2蝕刻工序之條件，亦可使用相同條件。不同於第2蝕刻工序之條件一例為可去除O2氣體的電漿所致之有機膜之條件。使用與第2蝕刻工序相同的條件之情況，則保護膜70便會因第2蝕刻工序的處理條件而亦多少被蝕刻。因此，在粗孔用圖案6的底部所形成之保護膜70消失之前，係進行為用以去除保護膜之工序，且直接連續地蝕刻被蝕刻膜20之第2蝕刻工序。在任一情況下，皆是處理成在沉積工序中被封閉的細孔用圖案5不會再次開口之程度。
此外，若插入用以去除粗孔用圖案6的底部所形成之保護膜70之工序，便會導致處理時間增加。因此，為了抑制處理時間增加，則最好是在沉積工序中，讓粗孔用圖案6的底部並未形成有保護膜70，或是所形成之保護膜70會非常地薄。
又，亦可在第2蝕刻工序的期間重複沉積工序與第2蝕刻工序特定次數，來防止遮罩50的圖案5出現開口。特定次數係被預先設定，可為1次或多次。
此外，被認為在沉積工序中，不管遮罩50的圖案5、6所對應之被蝕刻膜20之細孔的CD值及粗孔的CD值之大小關係如何，沉積速率是大致相同的。
藉由重複沉積工序及第2蝕刻工序特定次數，便可防止遮罩50的圖案5出現開口，或即便遮罩50的圖案5出現開口之情況，而仍可讓圖案5再次封閉。
[參數的調整]
一實施型態相關之蝕刻處理方法中，例如圖5所示，遮罩50係具有形成有粗孔用圖案6之遮罩圖案的第1區域與形成有細孔用圖案5之遮罩圖案的第2區域。使用此遮罩50來將被蝕刻膜20同時蝕刻為不同的圖案，而同時地形成細孔與粗孔。此時，係將參數調整為細孔用圖案5之凹部的CD1與粗孔用圖案6之凹部的CD2之間會成立CD1≦2×D<CD2的關係式，並控制遮罩50的圖案側壁所沉積之保護膜70的沉積量D。藉此，沉積工序中，便可控制為會讓細孔用圖案5封閉，但不會讓粗孔用圖案6封閉。
以會成立CD1≦2×D<CD2的關係式之方式，而將可使用在蝕刻處理方法中的參數一範例顯示於圖6。圖6係顯示一實施型態相關之沉積量(側壁沉積量D)與參數的關係之圖表。
圖6(a)係顯示遮罩50之圖案的側壁沉積量D相對於沉積工序的處理時間T之一範例之圖表。圖6(b)係顯示側壁沉積量D相對於O2氣體相對氣體整體的分壓PO2或C4F8/C4F6的流量比之一範例之圖表。圖6(c)係顯示側壁沉積量D相對於腔室內的壓力P之一範例之圖表。
圖6(a)之範例中，在時刻T0時會是圖5所示之CD1封閉的側壁沉積量D，且在時刻T2時會是圖5所示之CD2封閉的側壁沉積量D。控制部100係以會成立CD1≦2×D<CD2的關係式之方式來將沉積工序的處理時間T調整為會是開始時刻到時刻T0的時間或其以上的時間，且為較開始時刻到時刻T2之時間要來得短之時間。例如，將沉積工序控制為會在時刻T0後且時刻T2前的時刻T1結束。藉此，沉積工序中，便可讓細孔用圖案5封閉，但不會讓粗孔用圖案6封閉。蝕刻處理方法中所使用之參數及其調整不限於沉積工序的處理時間，只要是O2氣體相對於整體氣體的分壓、C4F8/C4F6的流量比、或腔室壓力中的至少任一者即可。
接下來，針對沉積工序中之沉積後的形狀，參見圖7來加以說明可藉由參數的調整來控制保護膜70的懸突形狀與均勻形狀之樣態。圖7係顯示一實施型態相關之參數調整與懸突形狀的關係之圖式。
如圖7(a)所示，以遮罩50的上面所沉積之保護膜70的厚度為t1，且以粗孔用圖案6的底部所沉積之保護膜70的厚度為t2。若粗孔用圖案6之底部的保護膜70愈厚，則便會發生蝕刻停止。因此，最好是使保護膜70成為懸突形狀，俾不會發生蝕刻停止。亦即，相較於粗孔用圖案6的上部及上部側壁所沉積之保護膜70的厚度，最好是在粗孔用圖案6的底部未形成有保護膜70，或是所形成之保護膜70會非常地薄。
例如，保護膜70在t1大於t2(t1>t2)之狀態下，若使t1/t2愈大，便會成為懸突形狀，而若t1/t2變小，則會隨著愈接近t1/t2=1而成為均勻形狀。然後，若使得保護膜70愈接近懸突形狀，便可避免蝕刻停止來讓蝕刻順利地 進行，從而縮短蝕刻時間。因此，本實施型態中，係藉由參數的調整來將保護膜70控制為懸突形狀。
作為控制保護膜70的形狀之參數，在圖7(b)中係控制氣體種類的比率，在圖7(c)中係控制基板溫度，在圖7(d)中係控制高頻電力HF的功率，在圖7(e)中係控制氣體的滯留時間。
又，將此時沉積工序的製程條件顯示於下。
<製程條件>
高頻電力：HF：1500W；LF：4500W
壓力：15mTorr(2.0Pa)
氣體種類：CH2F2氣體、C4F8氣體、Ar氣體
基板溫度：10℃
如圖7(b)所示，若CH2F2/C4F8愈大，則t1/t2會變得愈大，可將保護膜70控制為懸突形狀。此外，使用C4F6來取代CH2F2時亦是相同，若C4F6/C4F8愈大，則t1/t2會變得愈大，可將保護膜70控制為懸突形狀。此外，使用C4F6來取代CH2F2時亦是相同。此外，CH2F2及C4F6為高沉積性氣體一範例，C4F8為低沉積性氣體一範例。亦即，若愈增加高沉積性氣體相對於低沉積性氣體的流量，便可控制為懸突形狀。
又，如圖7(c)所示，若基板溫度愈低，則t1/t2會變得愈大，可將保護膜70控制為懸突形狀。又，如圖7(d)所示，若HF功率愈低，則t1/t2會變得愈大，可將保護膜70控制為懸突形狀。
又，如圖7(e)所示，若滯留時間愈短，則t1/t2會變得愈大，可將保護膜70控制為懸突形狀。這是因為若滯留時間愈長，亦即，氣體在電漿生成空間的時間愈長，則氣體便會進行解離而容易朝粗孔用圖案6的內部移動，便導致t1更加下降的緣故。
圖7(b)~(e)之各參數的控制係和前驅物的吸附係數有關。若前驅物的吸附係數愈高，則朝粗孔用圖案6的開口(上部或上部側壁)之附著量便會變高，而導致朝粗孔用圖案6的底部之附著量變少。亦即，若藉由各參數的控制來讓前驅物的吸附係數變大，則t1便會上升，導致朝粗孔用圖案6的上部 或上部側壁之附著量變多，朝底部之附著量變少。相反地，若藉由各參數的控制來讓前驅物的吸附係數變小，則t1便會下降，導致朝粗孔用圖案6的上部或上部側壁之附著量變少，朝底部之附著量變多。由以上可知，藉由控制圖7(b)~(e)所示複數參數中的至少一者來讓前驅物的吸附係數變大，便可避免蝕刻停止來讓蝕刻順利地進行。此外，粗孔用圖案6的上部側壁為較圖案6的側壁中央要略靠上側之側壁。
藉由以上的控制，則在沉積工序中，便可使粗孔用圖案6之凹部之圖案的底部所沉積之保護膜70的沉積量較圖案6之凹部的圖案上部及上部側壁所沉積之保護膜70的沉積量要來得少，或是未沉積。
又，藉由以上的控制，則在沉積工序中，便可使細孔用圖案5的凹部圖案側壁及粗孔用圖案6的側壁所沉積之保護膜70的形狀成為較側壁的中央而略靠略上側會相較於較中央而略靠略下側要來得厚之懸突形狀。
[蝕刻處理方法]
以下，便例舉調整沉積工序的處理時間之範例，而針對一實施型態相關之蝕刻處理，參見圖8來加以說明。圖8係顯示一實施型態相關的蝕刻處理方法一範例之流程圖。圖8的蝕刻處理係藉由控制部100而被控制。
在開始本處理後，步驟S1中，控制部100會準備並將形成有遮罩50之晶圓W搬入至腔室2內，該遮罩50係於被蝕刻膜20上具有細孔的圖案5及粗孔的圖案6。藉此，具有圖4(a)所示構造的晶圓W便會被置放在載置台(下部電極21)。
接著步驟S3中，控制部100會實施第1蝕刻工序。藉此，如圖4(b)所示般地，被蝕刻膜20便會被蝕刻為細孔的圖案5及粗孔的圖案6，且細孔之圖案5的蝕刻會因蝕刻停止層40而停止。
接著步驟S5中，控制部100會實施沉積工序。接著步驟S7中，控制部100會判定是否已經過處理時間。控制部100係如圖6(a)中所顯示一例般地預先設定會成立CD1≦2×D<CD2的關係式之時刻T0~時刻T2間的時刻(例如時刻T1)，當判定為尚未經過時刻T1，便會重複步驟S5及步驟S7的處理。另一方面，當控制部100判定為已經過時刻T1，則會前進至步驟S9。藉此，如圖 4(c)所示般地，遮罩50上便會形成有會讓細孔的圖案5封閉但不會讓粗孔的圖案6封閉之保護膜70。
接著步驟S9中，控制部100會實施第2蝕刻工序。接著步驟S11中，控制部100會判定是否已重複特定次數。特定次數為預先設定的次數。當控制部100判定為尚未重複特定次數之情況，便會回到步驟S5並再次實施步驟S5~S9的處理(沉積工序及第2蝕刻工序)。另一方面，步驟S11中，當控制部100判定為已重複特定次數之情況，則會結束本處理。藉此，如圖4(d)所示般地，被蝕刻膜20便會被蝕刻為粗孔的圖案6直到各蝕刻停止層30為止。
此外，沉積工序中之保護膜70的沉積速率被認為係無關於遮罩50的圖案5、6所相對應之被蝕刻膜20之細孔的CD值及粗孔的CD值之大小關係，而為大致相同。但會有依遮罩50之圖案5、6的形狀是例如依垂直形狀或錐狀而異之情況。
此情況下，沉積工序當使得沉積在遮罩50之圖案5、6的側壁之保護膜70的沉積量為D1、D2時，係將參數調整為細孔用圖案5之凹部的CD1及粗孔用圖案6之凹部的CD2間會同時成立以下的關係式。
CD1≦2×D1，且2×D2<CD2
藉此，便可控制遮罩50的圖案側壁所沉積之保護膜70的沉積量D1及沉積量D2。
圖9之範例中，在時刻T0時為CD1封閉之側壁沉積量D1，在時刻T3時為CD2封閉之側壁沉積量D2。控制部100係以會同時成立CD1≦2×D1，且2×D2<CD2的關係式之方式，來將沉積工序的處理時間T調整為會是開始時刻到時刻T0的時間或其以上的時間，且較開始時刻到時刻T3的時間要來得短之時間。
[實驗結果]
針對以基板處理裝置1來實施以上所說明的蝕刻處理方法之結果一範例，參見圖10來加以說明。圖10係顯示在實施一實施型態相關的蝕刻處 理方法時之實驗結果一範例之圖式。此外，本實驗中，圖8的步驟S11中之預先設定的特定次數為1次。
圖10(a)係顯示在實施第1蝕刻工序後之晶圓W上的構造之縱剖面圖。被蝕刻膜20的一部分係被蝕刻為遮罩50的細孔用圖案5。此外，圖10(a)中，係將被蝕刻膜20的一部分被蝕刻為遮罩50的粗孔用圖案6之狀態予以省略。
圖10(b)係顯示實施沉積工序後之晶圓W上的構造之縱剖面圖。圖10(b)的左側中，遮罩50之細孔用圖案5的上部係因保護膜70而被封閉。另一方面，圖10(b)的右側中，被蝕刻膜20所形成之粗孔用圖案6的上部及上部側壁雖沉積有保護膜70，但遮罩50的粗孔用圖案6並未被封閉。
圖10(c)係顯示實施第2蝕刻工序後之晶圓W上的構造之縱剖面圖。圖10(c)的左側中，係被蝕刻膜20所形成之細孔用圖案5係維持因保護膜70而被封閉之狀態。另一方面，圖10(c)的右側中，由於被蝕刻膜20所形成之粗孔用圖案6呈開口，故可蝕刻至各蝕刻停止層30。在蝕刻粗孔的期間，由於細孔用圖案5會因保護膜70而被封閉，故細孔不會被過蝕刻。因此，便可一邊維持細孔的CD，同時將粗孔蝕刻至蝕刻停止層30為止。
如圖10(c)所示，在實施第2蝕刻工序的期間，最好是使用可一邊讓細孔用圖案5封閉，同時維持粗孔用圖案6的開口之條件。保護膜70亦會因第2蝕刻工序而多少被蝕刻並減少。但藉由控制第2蝕刻工序中的製程條件所含之C4F6氣體等沉積性氣體的流量或O2氣體的分壓等，便可將細孔用圖案5的封閉狀態再次調整為未開口之程度。
又，當保護膜70因第2蝕刻工序而被蝕刻，而有導致細孔用圖案5的封閉狀態再次開口之虞的情況，則是在開口之前便停止第2蝕刻工序。然後，最好是重複沉積工序(步驟S5)及第2蝕刻工序(步驟S9)。
以上，依據本實施型態相關之蝕刻處理方法，藉由實施第1蝕刻工序、沉積工序及第2蝕刻工序，則在將被蝕刻膜20同時蝕刻為遮罩50的不同圖案5、6時，便可控制細孔及粗孔的CD。
[變形例]
圖4(b)中，雖係實施蝕刻處理直到細孔會在蝕刻停止層40停止蝕刻為止，並未侷限於此。
(變形例1)
例如，變形例1相關之晶圓W如圖11(a)所示，係構成為於細孔用圖案5與粗孔用圖案6的遮罩50下形成有被蝕刻膜20，且於其下形成有蝕刻停止層30。蝕刻停止層30係在細孔用圖案5與粗孔用圖案6的下方處一體地設置為相同高度。上述變形例1之晶圓W的構成中亦可使用具有上述3個工序之蝕刻處理方法。
第1蝕刻工序中，如圖11(b)所示，被蝕刻為細孔用圖案5之細孔的蝕刻率係高於被蝕刻為粗孔用圖案6之粗孔的蝕刻率。因此，細孔便會較粗孔而更早到達蝕刻停止層30。當細孔到達蝕刻停止層30後，便結束第1蝕刻工序。
在第1蝕刻工序後的沉積工序中，如圖11(c)所示，係被控制為保護膜70會封閉遮罩50的細孔用圖案5，但不會封閉粗孔用圖案6。
在沉積工序後的第2蝕刻工序中，如圖11(d)所示，係實施蝕刻直到粗孔到達蝕刻停止層30為止。在第2蝕刻工序的期間，細孔用圖案5的開口會因保護膜70而被封閉。因此，細孔便不會被過蝕刻，可一邊維持細孔的CD，同時將粗孔蝕刻至蝕刻停止層30為止。
(變形例2)
變形例2中，以細孔及粗孔來作為目標之蝕刻的深度係有所不同。變形例2相關之晶圓W如圖12(a)所示，由於係與圖11(a)的變形例1相關之晶圓W的構造相同，故此處便省略說明。
在第1蝕刻工序中，如圖12(b)所示，被蝕刻為細孔用圖案5之細孔的蝕刻率係與被蝕刻為粗孔用圖案6之粗孔的蝕刻率相同。因此，當第1蝕刻工序結束時，細孔與粗孔的深度H1便會成為相同。
在第1蝕刻工序後的沉積工序中，如圖12(c)所示，保護膜70會封閉遮罩50的細孔用圖案5，但不會封閉粗孔用圖案6。
在沉積工序後的第2蝕刻工序中，如圖12(d)所示，係藉由第2蝕刻工序來將粗孔蝕刻至到達蝕刻停止層30前的深度H2。細孔用圖案5的開口會因保護膜70而被封閉。因此，細孔便不會被過蝕刻，可一邊維持深度H1之細孔的CD，同時將粗孔蝕刻至預先設定的深度H2。變形例2中亦可不具有蝕刻停止層30。亦即，上述所說明的蝕刻處理方法亦可使用在蝕刻不具蝕刻停止層的被蝕刻膜20之際。
以上，依據變形例1、2相關之蝕刻處理方法，藉由實施第1蝕刻工序、沉積工序及第2蝕刻工序，便可控制將被蝕刻膜20同時蝕刻為遮罩50的不同圖案5、6時之CD。
[處理系統]
上述實施型態及變形例1、2相關之蝕刻處理方法中所實施的第1蝕刻工序、沉積工序及第2蝕刻工序可在未破壞真空而不會曝露在大氣下，亦即維持真空之狀態下來實施。不曝露在大氣來加以實施之方法可在相同的腔室實施，抑或在相同的處理系統(In-Situ)實施。此外，第1蝕刻工序、沉積工序及第2蝕刻工序亦可在個別的腔室實施。
藉由不曝露在大氣下來維持真空，且在相同的腔室或相同的處理系統來實施第1蝕刻工序、沉積工序及第2蝕刻工序，便可提高生產性。另外，可抑制大氣中所含的水分對製程特性之影響。
當在相同的腔室實施第1蝕刻工序、沉積工序及第2蝕刻工序之情況，則亦可在圖1之基板處理裝置1的腔室2來實施。但並未侷限於此，本實施型態相關之蝕刻處理方法亦可以Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)等任何形式的基板處理裝置來實施。
當以相同的處理系統來實施第1蝕刻工序、沉積工序及第2蝕刻工序之情況，則亦可藉由圖13的處理系統來實施。處理系統係具有處理室111~114、真空搬送室120、加載互鎖室131、132、大氣搬送室140、載置埠151~153、閘閥161~168、以及控制裝置170。
處理室111~114係具有用以載置晶圓W之台座111a~114a，且透過閘閥161~164而連接於真空搬送室120。處理室111~114內係被減壓至特定的真空氛圍，且於其內部對晶圓W施予所需的處理(第1蝕刻處理、沉積處理、第2蝕刻處理、灰化處理等)。
真空搬送室120內會被減壓至特定的真空氛圍。又，真空搬送室120係設置有搬送機構121。搬送機構121會相對於處理室111~114及加載互鎖室131、132來搬送晶圓W。
加載互鎖室131、132係具有用以載置晶圓W之台座131a、132a，且透過閘閥165、166而連接於真空搬送室120，並透過閘閥167、168而連接於大氣搬送室140。加載互鎖室131、132內係具有會切換大氣氛圍與真空氛圍之功能。
大氣搬送室140內係成為大氣氛圍，且設置有搬送機構141。搬送機構141會相對於加載互鎖室131、132及載置埠151~153的載置器C來搬送晶圓W。載置埠151~153係安裝有收納有晶圓W之載置器C或空的載置器C。
控制裝置170係藉由進行處理室111~114的動作、搬送機構121、141的動作、閘閥161~168的開閉、加載互鎖室131、132內之真空氛圍或大氣氛圍的切換等來控制處理系統整體。
依據圖13所示之處理系統，亦可在處理室111~114的任一者實施第1蝕刻工序相關的蝕刻處理，並在與實施第1蝕刻工序的處理室不同之處理室來實施沉積工序相關的保護膜形成處理。第2蝕刻工序亦可在實施沉積工序之處理室以外的處理室，且為實施第1蝕刻工序之處理室或其以外的處理室來實施。藉此，對晶圓W施予第1蝕刻工序、沉積工序及第2蝕刻工序之各處理的期間，則不須將晶圓W曝露在大氣，亦即，不須破壞真空即可對晶圓W施予特定的處理。
在相同的腔室實施第1蝕刻工序、沉積工序及第2蝕刻工序之情況，係在處理室111~114中的任一腔室實施上述3個工序。
在個別的腔室實施第1蝕刻工序、沉積工序及第2蝕刻工序之情況，亦可在處理室111~114中的任一腔室實施第1蝕刻工序及第2蝕刻工序，並 將晶圓W搬送至不同處理室111~114以外的CVD(Chemical Vapor Deposition)裝置，而在CVD裝置實施。
以上，已針對一實施型態及變形例相關之蝕刻處理方法及基板處理裝置1來加以說明。一實施型態相關之蝕刻處理方法中，如圖4所示，晶圓W亦可於被蝕刻膜20下具有第1基底膜與第2基底膜。圖4之範例的情況，第1基底膜與第2基底膜為個別的蝕刻停止層。
第1基底膜係位在為第1開口的凹部一範例之圖案5的下方，第2基底膜係位在為第2開口的凹部一範例之圖案6的下方。第1開口的凹部與第1基底膜間之被蝕刻膜20的膜厚係較第2開口的凹部與第2基底膜間之被蝕刻膜20的膜厚要來得薄。又，被蝕刻為第1開口的凹部之被蝕刻膜20的蝕刻深度係較第2開口的凹部與前述第2基底膜間之被蝕刻膜20的膜厚要來得淺。
又，一實施型態之變形例相關之蝕刻處理方法中，如圖11及圖12所示，晶圓W亦可於被蝕刻膜20下具有第1基底膜與第2基底膜。圖11及圖12之範例的情況，第1基底膜與第2基底膜亦可為蝕刻停止層，且為一體成形的膜。
晶圓W係於被蝕刻膜20下具有第1基底膜與第2基底膜，前述第1基底膜係位在為第1開口的凹部一範例之圖案5的下方，前述第2基底膜係位在為第2開口的凹部一範例之圖案6的下方。前述第1開口的凹部與前述第1基底膜間之被蝕刻膜20的膜厚係與前述第2開口的凹部與前述第2基底膜間之被蝕刻膜20的膜厚相同。
被蝕刻為前述第1開口的凹部之被蝕刻膜20的蝕刻深度如圖11所示，亦可與前述第2開口的凹部與前述第2基底膜間之被蝕刻膜20的膜厚相同。另一方面，被蝕刻為前述第1開口的凹部之被蝕刻膜20的蝕刻深度如圖12所示，亦可與前述第2開口的凹部與前述第2基底膜間之被蝕刻膜20的膜厚有所不同。
本說明書所揭示之一實施型態相關的蝕刻處理方法及基板處理裝置應被認為所有要點僅為例示而非用以限制本發明之內容。上述實施型態及變 形例1、2可在未背離添附的申請專利範圍及其要旨之範圍內，而以各種型態來做變形及改良。上述複數實施型態所記載之事項可在不會矛盾之範圍內而亦添加其他構成，又，可在不會矛盾之範圍內來加以組合。
本說明書中，雖已例舉晶圓W來作為基板一範例而加以說明。但基板並未侷限於此，而亦可為FPD(Flat Panel Display)所使用的各種基板、印刷基板等。
5:細孔用圖案
6:粗孔用圖案
10:矽基板
20:被蝕刻膜
30、40:蝕刻停止層
50:遮罩
70:保護膜

Claims (18)

  1. 一種蝕刻處理方法，係蝕刻基板之處理方法，該基板係於被蝕刻膜上形成有具有第1開口之凹部及第2開口之凹部的圖案之遮罩，該蝕刻處理方法包含以下工序：
    第1蝕刻工序，係將該被蝕刻膜蝕刻至特定深度；
    沉積工序，係在該第1蝕刻工序後會使保護膜沉積在該遮罩上；以及
    第2蝕刻工序，係在該沉積工序後會蝕刻該被蝕刻膜；
    該第1開口係小於該第2開口；
    該沉積工序係會讓該第1開口的凹部封閉，但不會讓該第2開口的凹部封閉。
  2. 如申請專利範圍第1項之蝕刻處理方法，其中該第2蝕刻工序係一邊讓該第1開口的凹部封閉，一邊蝕刻該第2開口的凹部。
  3. 如申請專利範圍第1或2項之蝕刻處理方法，其中該沉積工序中，使得沉積在該第1開口之凹部及該第2開口之凹部的圖案側壁之該保護膜的沉積量為D時，係以會成立下式之方式來沉積該保護膜：
    該第1開口的凹部直徑或溝槽寬度≦2×D<該第2開口的凹部直徑或溝槽寬度。
  4. 如申請專利範圍第1或2項之蝕刻處理方法，其中該沉積工序中，使得沉積在該第1開口之凹部的圖案側壁之該保護膜的沉積量為D1，且使沉積在該第2開口之凹部的圖案側壁之該保護膜的沉積量為D2時，係以會同時成立以下的二式之方式來沉積該保護膜：
    該第1開口的凹部直徑或溝槽寬度≦2×D1，且
    2×D2<該第2開口的凹部直徑或溝槽寬度。
  5. 如申請專利範圍第1至4項中任一項之蝕刻處理方法，其中該沉積工序中，沉積在該第2開口之凹部的圖案底部之該保護膜的沉積量係少於沉積在該第2開口之凹部的圖案上部及上部側壁之該保護膜的沉積量，或是未沉積。
  6. 如申請專利範圍第1至5項中任一項之蝕刻處理方法，其中該沉積工序中，沉積在該第1開口之凹部的圖案側壁及該第2開口之凹部的圖案側壁之該保護膜的形狀為懸突形狀。
  7. 如申請專利範圍第1至6項中任一項之蝕刻處理方法，其係重複1次以上該沉積工序與該第2蝕刻工序。
  8. 如申請專利範圍第1至7項中任一項之蝕刻處理方法，其中該第1蝕刻工序中的該特定深度為在該第1蝕刻工序中被蝕刻為該遮罩之該第1開口之凹部的圖案之被蝕刻膜的蝕刻深度。
  9. 如申請專利範圍第1至8項中任一項之蝕刻處理方法，其中該基板係於該被蝕刻膜下具有第1基底膜與第2基底膜；
    該第1基底膜係位在第1開口之凹部的圖案下方；
    該第2基底膜係位在第2開口之凹部的圖案下方；
    該第1開口的凹部與該第1基底膜間之被蝕刻膜的膜厚係較該第2開口的凹部與該第2基底膜間之被蝕刻膜的膜厚要來得薄。
  10. 如申請專利範圍第9項之蝕刻處理方法，其中被蝕刻為該第1開口之凹部的圖案之該被蝕刻膜的蝕刻深度係較該第2開口之凹部的圖案與該第2基底膜間之被蝕刻膜的膜厚要來得淺。
  11. 如申請專利範圍第1至8項中任一項之蝕刻處理方法，其中該基板係於該被蝕刻膜下具有第1基底膜與第2基底膜；
    該第1基底膜係位在第1開口之凹部的圖案下方；
    該第2基底膜係位在第2開口之凹部的圖案下方；
    該第1開口的凹部與該第1基底膜間之被蝕刻膜的膜厚係與該第2開口的凹部與該第2基底膜間之被蝕刻膜的膜厚相同。
  12. 如申請專利範圍第11項之蝕刻處理方法，其中被蝕刻為該第1開口之凹部的圖案之該被蝕刻膜的蝕刻深度係與該第2開口之凹部的圖案與該第2基底膜間之被蝕刻膜的膜厚相同。
  13. 如申請專利範圍第11項之蝕刻處理方法，其中被蝕刻為該第1開口之凹部的圖案之該被蝕刻膜的蝕刻深度係與該第2開口之凹部的圖案與該第2基底膜間之被蝕刻膜的膜厚不同。
  14. 如申請專利範圍第9至13項中任一項之蝕刻處理方法，其中該第1基底膜與該第2基底膜為蝕刻停止層。
  15. 如申請專利範圍第1至14項中任一項之蝕刻處理方法，其中該沉積工序係以在該第2蝕刻工序中相對於該被蝕刻膜而具有選擇比之膜作為保護膜來進行沉積。
  16. 如申請專利範圍第1至15項中任一項之蝕刻處理方法，其中該第1蝕刻工序、該沉積工序及該第2蝕刻工序係不會曝露在大氣下來實施。
  17. 如申請專利範圍第16項中任一項之蝕刻處理方法，其中該第1蝕刻工序、該沉積工序及該第2蝕刻工序係在相同的腔室或相同的處理系統實施。
  18. 一種基板處理裝置，係具有會進行基板的蝕刻之腔室以及控制部，該控制部係以下述方式進行控制：
    在該腔室內準備基板，該基板係於被蝕刻膜上形成有具有第1開口之凹部及第2開口之凹部的圖案之遮罩；
    進行該被蝕刻膜的蝕刻直到成為特定深度為止；
    在進行該蝕刻後，會使保護膜沉積在該遮罩上；
    在沉積該保護膜後，會進行該被蝕刻膜的蝕刻；
    該第1開口係小於該第2開口；
    該保護膜的沉積係會讓該第1開口的凹部封閉，但不會讓該第2開口的凹部封閉。
TW108143087A 2018-12-06 2019-11-27 蝕刻處理方法及基板處理裝置 TW202036714A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018229304 2018-12-06
JP2018-229304 2018-12-06
JP2019-183953 2019-10-04
JP2019183953A JP7346218B2 (ja) 2018-12-06 2019-10-04 エッチング処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
TW202036714A true TW202036714A (zh) 2020-10-01

Family

ID=71084114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108143087A TW202036714A (zh) 2018-12-06 2019-11-27 蝕刻處理方法及基板處理裝置

Country Status (4)

Country Link
US (1) US11264248B2 (zh)
JP (1) JP7346218B2 (zh)
KR (1) KR20200069236A (zh)
TW (1) TW202036714A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11824099B2 (en) * 2020-06-15 2023-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drains in semiconductor devices and methods of forming thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2568638B2 (ja) * 1988-07-18 1997-01-08 富士通株式会社 半導体装置の製造方法
JPH09148270A (ja) * 1995-11-21 1997-06-06 Sony Corp エッチング方法及び半導体装置の製造方法
US6218268B1 (en) * 1998-05-05 2001-04-17 Applied Materials, Inc. Two-step borophosphosilicate glass deposition process and related devices and apparatus
US6025276A (en) * 1998-09-03 2000-02-15 Micron Technology, Inc. Semiconductor processing methods of forming substrate features, including contact openings
US6368974B1 (en) * 1999-08-02 2002-04-09 United Microelectronics Corp. Shrinking equal effect critical dimension of mask by in situ polymer deposition and etching
US7994002B2 (en) 2008-11-24 2011-08-09 Applied Materials, Inc. Method and apparatus for trench and via profile modification
JP5671253B2 (ja) 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2012015268A (ja) 2010-06-30 2012-01-19 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体装置
JP6096470B2 (ja) 2012-10-29 2017-03-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US20170178899A1 (en) * 2015-12-18 2017-06-22 Lam Research Corporation Directional deposition on patterned structures
US20190096751A1 (en) * 2017-09-26 2019-03-28 Microchip Technology Incorporated Dual Damascene Process for Forming Vias and Interconnects in an Integrated Circuit Structure

Also Published As

Publication number Publication date
JP2020096174A (ja) 2020-06-18
JP7346218B2 (ja) 2023-09-19
US11264248B2 (en) 2022-03-01
US20200185229A1 (en) 2020-06-11
KR20200069236A (ko) 2020-06-16

Similar Documents

Publication Publication Date Title
KR102626802B1 (ko) 에칭 방법
US7531460B2 (en) Dry-etching method
KR101772701B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
US8609547B2 (en) Plasma etching method and computer-readable storage medium
US20060021704A1 (en) Method and apparatus for etching Si
KR20030087637A (ko) 유기계 절연막의 에칭 방법 및 이중 상감 방법
JP4008352B2 (ja) 絶縁膜のエッチング方法
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
TW202004902A (zh) 基板處理方法及基板處理裝置
KR102661835B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
TW202002014A (zh) 基板處理方法及基板處理裝置
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
JP7346218B2 (ja) エッチング処理方法及び基板処理装置
KR100867174B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 제어프로그램 및 컴퓨터 기억 매체
US10170336B1 (en) Methods for anisotropic control of selective silicon removal
US20220093406A1 (en) Method and apparatus for processing a substrate
JP7193428B2 (ja) エッチング方法及び基板処理装置
US6482744B1 (en) Two step plasma etch using variable electrode spacing
CN111293041A (zh) 蚀刻处理方法和基板处理装置
US11688609B2 (en) Etching method and plasma processing apparatus
JP7229033B2 (ja) 基板処理方法及び基板処理装置
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
US11881410B2 (en) Substrate processing apparatus and plasma processing apparatus
TWI753413B (zh) 電漿處理方法
US20070218698A1 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium