KR102646804B1 - 실리콘 질화물층을 포함하는 기판을 처리하는 방법 - Google Patents

실리콘 질화물층을 포함하는 기판을 처리하는 방법 Download PDF

Info

Publication number
KR102646804B1
KR102646804B1 KR1020210112082A KR20210112082A KR102646804B1 KR 102646804 B1 KR102646804 B1 KR 102646804B1 KR 1020210112082 A KR1020210112082 A KR 1020210112082A KR 20210112082 A KR20210112082 A KR 20210112082A KR 102646804 B1 KR102646804 B1 KR 102646804B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride layer
etching
gases
processing method
Prior art date
Application number
KR1020210112082A
Other languages
English (en)
Other versions
KR20230030173A (ko
Inventor
권봉수
배세웅
송은진
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Priority to KR1020210112082A priority Critical patent/KR102646804B1/ko
Priority to TW111130307A priority patent/TWI836553B/zh
Priority to US17/895,601 priority patent/US20230073989A1/en
Priority to CN202211024996.0A priority patent/CN115938930A/zh
Publication of KR20230030173A publication Critical patent/KR20230030173A/ko
Application granted granted Critical
Publication of KR102646804B1 publication Critical patent/KR102646804B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

실리콘 질화막의 에치 프로파일을 조절할 수 있는 기판 처리 방법에 대하여 개시한다.
본 발명에 따른 기판 처리 방법은 실리콘 산화물층과 실리콘 질화물층이 교번하여 적층된 기판에서 상기 실리콘 질화물층을 선택적으로 에칭하는 기판 처리 방법에 있어서, 복수의 가스를 플라즈마화하여 실리콘 질화물층들을 플라즈마 에칭하는 단계를 포함하고, 상기 복수의 가스는 삼불화질소(NF3)를 제외한 불소를 함유하는 제1 가스 및 수소를 함유하는 제2 가스를 포함하고, 상기 복수의 가스에 포함된 불소와 수소의 원자비를 조절하여 실리콘 질화물층들의 두께 방향의 에치 프로파일을 제어하는 것을 특징으로 한다.

Description

실리콘 질화물층을 포함하는 기판을 처리하는 방법 {METHOD OF PROCESSING SUBSTRATE HAVING SILICON NITRIDE LAYER}
본 발명은 기판 처리 방법에 관한 것이다. 보다 상세하게는, 기판 상에 형성된 실리콘 질화물층의 에치 프로파일을 조절할 수 있는 기판 처리 방법에 관한 것이다.
최근 반도체 소자의 미세화에 따라, 반도체 소자는 점차 고집적화되고 있다. 실리콘 질화막은 화학적으로 안정한 특성을 가지고 있는 유전막 또는 절연막으로 사용되기 때문에, 메모리 소자의 기본적인 소자분리 공정뿐 만 아니라 컨택트(Contact) 공정이나 캡핑(Capping)공정에서 사이드월(Sidewall) 소재로 사용되는 등 DRAM 및 FLASH Memory 제조 공정에 광범위하게 사용되고 있다.
한편, 반도체 소자 제조시 기판 상에 실리콘 산화막 및 실리콘 질화막이 다층으로 형성되는 경우가 있다. 이 경우, 실리콘 질화막들을 선택적으로 에칭하기 위해서는, 실리콘 산화막 대비 높은 에칭 선택비를 갖는 에천트를 적용해야 한다.
종래, 실리콘 산화막 대비 높은 에칭 선택비를 갖는 에천트로는 인산계 에천트가 알려져 있다. 인산계 에천트를 이용한 실리콘 질화막의 에칭은 습식 에칭에 해당한다. 그러나, 습식 에칭은 표면 장력에 기인하여 에천트가 소자 패턴 내로 침투해버리고, 최하부 질화막까지 에칭이 제대로 이루어지지 않는 문제점이 있다. 이러한 문제점은 반도체 소자의 층수가 더 많아지고 패턴이 더 미세해짐에 따라 더 심화된다.
이러한 습식 에칭의 대안으로 건식 에칭이 제안되었다. 건식 에칭은 에칭 가스를 플라즈마화하고, 이를 통해 발생된 에칭 라디칼들로 실리콘 질화막을 에칭하는 방식이다. 실리콘 질화막 에칭을 위해 이용되는 에칭 가스로는 사불화탄소(CF4), 삼불화질소(NF3) 등이 제시되었다.
한편, 실리콘 질화물 건식 에칭시 모노플루오로메탄(CH3F)나 디플루오로메탄(CH2F2) 등의 수소 함유 에칭 가스는 잘 사용되지 않았는데, 이는 에칭 가스의 플라즈마화시 수소 라디칼에 의한 두꺼운 폴리머막이 생성되기 때문이었다. 이러한 두꺼운 폴리머막은 실리콘 질화막의 에칭률을 저하시킨다.
그러나, 폴리머막의 형성을 억제하고자 수소를 함유하지 않는 에칭 가스만 이용한 경우, 실리콘 산화막에 대한 실리콘 질화막의 에칭 선택비가 높지 않고, 그에 따라 실리콘 산화막도 어느 정도 에칭되는 문제점이 있다.
한국 공개특허공보 제10-2013-0056039호 (2013.05.29. 공개)
본 발명의 목적은 실리콘 산화물층에 대한 실리콘 질화물층의 선택적 에칭이 가능하면서, 또한 에칭 가스에 포함된 불소와 수소의 원자비, RF 주파수 등의 제어를 통해 실리콘 질화물층들의 두께 방향의 에치 프로파일을 조절할 수 있는 기판 처리 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 실시예에 따른 기판 처리 방법은 실리콘 산화물층과 실리콘 질화물층이 교번하여 적층된 기판에서 상기 실리콘 질화물층을 선택적으로 에칭하는 기판 처리 방법으로서, 복수의 가스를 플라즈마화하여 실리콘 질화물층들을 플라즈마 에칭하는 단계를 포함하고, 상기 복수의 가스는 삼불화질소(NF3)를 제외한 불소를 함유하는 제1 가스 및 수소를 함유하는 제2 가스를 포함하고, 상기 복수의 가스에 포함된 불소와 수소의 원자비를 조절하여 실리콘 질화물층들의 두께 방향의 에치 프로파일을 제어하는 것을 특징으로 한다.
상기 불소와 수소의 원자비(F:H)가 15:1 ~ 35:1가 될 수 있다.
상기 제1 가스는 사불화탄소(CF4)이고, 상기 제2 가스는 디플루오로메탄(CH2F2), 모노플루오로메탄(CH3F), 메탄(CH4), 수소(H2), 암모니아(NH3) 및 트리플루오로메탄(CHF3) 중에서 1종 이상 선택될 수 있다.
상기 복수의 가스는 질소 및 산소를 추가로 포함할 수 있다.
상기 플라즈마 에칭은 15MHz 이상 60MHz 미만의 RF 주파수 조건에서 수행될 수 있다.
상기 플라즈마 에칭은 CCP(Capacitively Coupled Plasma) 모드에서 수행될 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 기판 처리 방법은 실리콘 산화물층과 실리콘 질화물층이 교번하여 적층된 기판에서 상기 실리콘 질화물층을 선택적으로 에칭하는 기판 처리 방법으로서, 복수의 가스를 플라즈마화하여, 최상부의 실리콘 질화물층의 에칭률과 최하부의 실리콘 질화물층의 에칭률이 동일하거나 최상부의 실리콘 질화물층으로부터 최하부의 실리콘 질화물층까지 에칭률이 점진적으로 증가하도록 실리콘 질화물층들을 플라즈마 에칭하는 단계를 포함하고, 상기 복수의 가스는 삼불화질소를 제외한 불소를 함유하는 제1 가스 및 수소를 함유하는 제2 가스를 포함하고, 상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 22.5:1 이상 35:1 이하인 것을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 또 다른 실시예에 따른 기판 처리 방법은 실리콘 산화물층과 실리콘 질화물층이 교번하여 적층된 기판에서 상기 실리콘 질화물층을 선택적으로 에칭하는 기판 처리 방법에 있어서, 복수의 가스를 플라즈마화하여, 최상부의 실리콘 질화물층으로부터 최하부의 실리콘 질화물층까지 에칭률이 점진적으로 감소하도록 실리콘 질화물층들을 플라즈마 에칭하는 단계를 포함하고, 상기 복수의 가스는 삼불화질소를 제외한 불소를 함유하는 제1 가스 및 수소를 함유하는 제2 가스를 포함하고, 상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 15:1 이상 22.5:1 미만인 것을 특징으로 한다.
본 발명에 따른 기판 처리 방법은 에칭가스에 삼불화질소(NF3)를 포함하지 않고 또한 사불화탄소(CF4)와 같은 불소 함유 가스, 디플루오로메탄(CH2F2)와 같은 수소 함유 가스를 포함함으로써 실리콘 산화물층에 대한 실리콘 질화물층의 선택적 에칭이 가능하다.
특히, 본 발명에 따른 기판 처리 방법은 에칭 가스에 포함된 불소와 수소의 원자비를 15:1 ~ 35:1로 제어함으로써 실리콘 질화물층의 에치 프로파일을 조절할 수 있다.
나아가, 본 발명에 따른 기판 처리 방법은 플라즈마 에칭을 위한 RF 주파수를 15MHz 이상 60MHz 미만 범위로 제어함으로써 에칭 가스의 플라즈마화 효율을 증대시킬 수 있어, 최하부 질화물층까지 라디컬들이 충분히 도달할 수 있다.
본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 상세한 설명으로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명에 이용될 수 있는 에칭 장치의 예를 개략적으로 나타낸 것이다.
도 2a는 본 발명에 이용될 수 있는 에칭 대상이 되는 기판의 예를 나타낸 것이다.
도 2b는 최하부 실리콘 질화물층에서 최상부 실리콘 질화물층까지 동일한 에칭률로 에칭된 예를 나타낸 것이다.
도 2c는 최상부 실리콘 질화물층에서 최하부 실리콘 질화물층으로 갈수록 점진적으로 증가되는 에칭률로 에칭된 예를 나타낸 것이다.
도 2d는 최상부 실리콘 질화물층에서 최하부 실리콘 질화물층으로 갈수록 점진적으로 감소되는 에칭률로 에칭된 예를 나타낸 것이다.
도 3은 에칭 가스에 포함된 불소와 수소의 원자비에 따른 최상부 실리콘 질화물층과 최하부 실리콘 질화물층의 상대적인 에칭률을 나타낸 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
요소 또는 층이 다른 소자 또는 "위" 또는 "상"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다. 또한, 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다.
공간적으로 상대적인 용어인 "아래", "하부", "위", "상부" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용 시, 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다" 및/또는 "포함하는"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 기판 처리 방법에 관하여 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 기판 처리 방법에 이용될 수 있는 에칭 장치의 예를 개략적으로 나타낸 것이다.
도 1을 참조하면, 도시된 에칭 장치는 챔버(10), 서셉터(20), 샤워헤드(30), 복수의 가스 공급원(40) 및 RF 전원(50)을 포함한다.
챔버(10) 내부의 하측에는 서셉터(20)가 배치되고, 챔버(10) 내부의 상측에는 샤워헤드(30)가 배치된다.
서셉터(20)는 그 상부에 처리 대상이 되는 기판(S)이 배치된다. 서셉터(20)에는 열선이나 냉각수 라인과 같은 온도 조절 수단이 구비될 수 있다. 또한, 서셉터(20)는 그라운드에 연결될 수 있다.
샤워헤드(30)는 챔버(10) 내부의 상측에 배치된다. 샤워헤드(30)는 반응 가스를 분배하여 챔버(10) 내부로 공급하는 역할을 한다. 또한, 샤워헤드(30)는 샤워헤드 내부에서 플라즈마가 형성되거나 또는 샤워헤드와 서셉터 사이의 공간에서 플라즈마가 형성되도록, RF 전극의 역할을 할 수 있다. 예를 들어, 샤워헤드(30) 내부에서 플라즈마를 형성하는 경우, 샤워헤드(30)의 상부 부분(31)은 RF 전원(50)에 연결되어 RF 전극의 역할을 하고, 샤워헤드의 하부 부분(32)은 그라운드에 연결되어 그라운드 전극의 역할을 할 수 있다.
복수의 가스 공급원(40)은 챔버(10) 외부에 배치되며, 불소 함유 가스를 포함하는 복수의 가스를 챔버(10) 내부로 공급한다. 기판 처리를 위해, 불소 함유 가스를 포함하는 복수의 가스가 복수의 가스 공급원(40)으로부터 샤워헤드(30)를 통해 챔버(10) 내부로 제공된다. 복수의 가스 공급원(40)과 챔버(10) 사이에는 각각의 가스의 유량을 조절하기 위한 유량 조절계가 배치될 수 있다. 복수의 가스들은 챔버 외부에서 미리 혼합되어 샤워헤드(30)로 공급되거나, 샤워헤드(30) 내부에서 혼합될 수 있다.
RF 전원(50)은 미리 정해진 RF 주파수(예를 들어, 27.12MHz, 50MHz 등)를 갖는 파워를 인가할 수 있다. 챔버(10) 내부, 예를 들어 샤워헤드 내부에 플라즈마 점화 가스 또는 복수의 가스를 공급한 후 RF 전원(50)에서 미리 정해진 RF 주파수를 갖는 RF 파워(예를 들어 고주파 파워)를 전극으로서 기능하는 샤워헤드의 상부 부분(31)에 인가하여, 샤워헤드(30) 내부에서 플라즈마를 형성한다. 플라즈마를 형성한다는 것은 챔버 내부로 공급된 가스들이 플라즈마 상태로 변환, 즉 플라즈마화되었다고 언급될 수도 있다.
본 발명의 실시예에 따른 기판 처리 방법은 기판 배치 단계 및 실리콘 질화물층 에칭 단계를 포함한다.
기판 배치 단계에서는 챔버 내의 서셉터 상에, 1 이상의 실리콘 산화물층과 2 이상의 실리콘 질화물층이 형성된 기판을 배치한다.
도 2a는 본 발명에 이용될 수 있는 에칭 대상이 되는 기판의 예를 나타낸 것이다.
도 2a를 참조하면, 기판은 실리콘 웨이퍼(201) 상에 실리콘 산화물층(210) 및 실리콘 질화물층(220)이 교대로 적층된 것일 수 있다. 실리콘 산화물층(210) 및 실리콘 질화물층(220)은 예시적으로 도 2a와 같이 9개층 및 8개 층으로 각각 형성될 수 있으나, 이에 제한되는 것은 아니다.
실리콘 질화물층 에칭 단계에서는 챔버 내에 복수의 가스를 공급하여 2 이상의 실리콘 질화물층을 선택적으로 에칭한다.
도 2b는 최하부 실리콘 질화물층에서 최상부 실리콘 질화물층까지 동일한 에칭률로 에칭된 예를 나타낸 것이다. 도 2c는 최상부 실리콘 질화물층에서 최하부 실리콘 질화물층으로 갈수록 점진적으로 증가되는 에칭률로 에칭된 예를 나타낸 것이다. 도 2d는 최상부 실리콘 질화물층에서 최하부 실리콘 질화물층으로 갈수록 점진적으로 감소되는 에칭률로 에칭된 예를 나타낸 것이다.
실리콘 질화물층의 에치 프로파일은 도 2b 내지 도 2d에 도시된 예와 같이 다양할 수 있다. 특히, 도 2b에 도시된 예와 같이 최상부 실리콘 질화물층부터 최하부 실리콘 질화물층까지 동일한 에칭률로 에칭되거나, 도 2c에 도시된 예와 같이 최하부 실리콘 질화물층으로 갈수록 에칭률이 점진적으로 높아지는 것이 필요할 수 있다.
본 발명에서는 이하와 같이 에칭 가스에 수소를 포함하는 가스 및 불소를 포함하는 가스가 포함되고, 불소와 수소의 원자비의 조절을 통해 에치 프로파일을 조절한다.
먼저, 실리콘 질화물층의 선택적 에칭을 위해, 본 발명에서는 복수의 가스를 챔버 내에 공급한다. 복수의 가스는 불소(F)를 함유하는 제1 가스 및 수소(H)를 함유하는 제2 가스를 포함한다.
한편, 본 발명에서는 제1 가스에서 삼불화질소(NF3)는 제외되는 것이 바람직하다. 삼불화질소(NF3)의 경우, 실리콘 질화물층 뿐만 아니라 실리콘 산화물층도 어느 정도 에칭하기 때문에, 실리콘 질화물층의 선택적 에칭을 위한 복수의 가스에서 가능한 배제되는 것이 바람직하다.
본 발명에서 제1 가스 및 제2 가스는 챔버 내부, 예를 들어 샤워헤드 내부에서 플라즈마화된다.
플라즈마 에칭을 위한 공정 조건으로 에칭 장치의 RF 전원으로부터 15MHz 이상 60MHz 미만의 RF 주파수를 갖는 고주파 파워가 샤워헤드에 인가되는 것이 바람직하고, 15~50MHz의 RF 주파수인 것이 보다 바람직하다. RF 주파수가 13.56MHz와 같이 15MHz 미만인 경우, 복수의 가스의 플라즈마화, 분해 효율이 낮으며 그에 따라 대부분의 에칭 라디칼들이 상부측의 실리콘 질화물층에서 소모된다. 따라서, RF 주파수가 15MHz 미만인 경우 하부측의 실리콘 질화물층의 에칭이 제대로 이루어지기 어려우며, 상부측의 실리콘 질화물층의 과에칭에 의해 패턴 무너짐과 같은 데미지가 발생할 수 있기 때문에, RF 주파수가 15MHz 이상인 것이 바람직하다. 한편, RF 주파수가 60MHz, 67.8MHz와 같이 60MHz 이상인 경우, 이온화, 분해 효율의 과다로 인하여 다른 공정 조건들의 조절을 통해서도 원하는 에치 프로파일을 얻기 어려울 수 있다.
또한, 본 발명에 이용되는 플라즈마 모드는 ICP(Inductively Coupled Plasma) 모드 또는 CCP(Capacitively Coupled Plasma) 모드 중에서 CCP 모드인 것이 보다 바람직하다. CCP 모드의 경우, ICP 모드에 비하여 균일성이 우수하기 때문에 대용량 기판 처리에서 디바이스의 보다 균일한 공정 결과를 가져올 수 있기 때문이다.
이외에, 플라즈마 에칭을 위한 공정 조건으로 700~2500W의 RF 파워, 0.3~10Torr의 공정 압력, 0~50℃의 서셉터 표면 온도 등을 제시할 수 있지만, 이에 제한되는 것은 아니며, 공지된 다양한 공정 조건이 적용될 수 있다.
상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 15:1 ~ 35:1인 것이 바람직하다. 불소와 수소의 원자비(F:H)는 불소 함유 가스와 수소 함유 가스의 유량 제어를 통해 달성할 수 있다.
불소와 수소의 원자비(F:H)가 15:1 미만인 경우, 수소가 과다하게 존재하여, 플라즈마 유래로 생성되는 폴리머막이 실리콘 산화물층 및 실리콘 질화물층 표면에 두껍게 형성되고, 그에 따라 실리콘 질화물층의 에칭률이 크게 저하될 수 있다. 반대로, 불소와 수소의 원자비(F:H)가 35:1을 초과하는 경우, 수소 부족으로 인해 폴리머막이 지나치게 얇게 형성되고, 그에 따라 실리콘 산화막의 에칭률도 높아지므로 패턴에 데미지가 미칠 수 있다.
상기 제1 가스는 사불화탄소(CF4)일 수 있다. 상기 제2 가스는 디플루오로메탄(CH2F2), 모노플루오로메탄(CH3F), 메탄(CH4), 수소(H2), 암모니아(NH3) 및 트리플루오로메탄(CHF3) 중에서 1종 이상 선택될 수 있다. 보다 바람직하게는 제1 가스는 사불화탄소(CF4)이고, 제2 가스는 디플루오로메탄(CH2F2)이다. 제1 가스의 유량은 약 800sccm 이하에서 정해질 수 있고, 제2 가스의 유량은 200sccm 이하에서 정해질 수 있으나, 이에 제한되는 것은 아니다.
한편, 복수의 가스는 질소 및 산소를 추가로 포함할 수 있다. 질소는 NO로 결합하여 실리콘 질화물층 에칭에 기여한다. 또한 산소는 공정 부산물 제거에 기여한다. 질소는 예를 들어 2000sccm 이하의 유량으로 챔버 내에 공급될 수 있고, 산소는 예를 들어 3000sccm 이하의 유량으로 챔버 내에 공급될 수 있다.
실리콘 질화물층의 선택적 에칭 이후에는, 에칭 과정에서 실리콘 질화물층 표면에 형성된 응축막을 제거하는 열처리가 수행될 수 있다. 열처리는 80~300℃의 온도 범위에서 수행될 수 있다.
실시예
이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다. 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.
도 2a에 도시된 예와 같은 기판을 마련하였다. 실리콘 웨이퍼(201) 상에 실리콘 산화물층(210, O) 및 실리콘 질화물층(220, N)을 교대로 적층하였다. 실리콘 질화물층(220, N)은 총 8층으로 형성되었다. 실리콘 산화물층(210, O)은 열산화 방식으로 형성되었다.
에칭 가스로는 사불화탄소(CF4)와 디플루오로메탄(CH2F2)를 이용하였으며, 표 1의 불소와 수소의 원자비(F:H)가 되도록 유량을 제어하였다. 이외에도 다음과 같은 공정 조건이 적용되었다.
- RF 전원의 RF 주파수 : 27.12MHz
- RF 전원의 RF 파워 : 1000 W
- 플라즈마 모드 : CCP 모드
- 챔버 내부 압력 1 Torr
- 서셉터 표면 온도 : 실온
표 1은 불소와 수소의 원자비(F:H)에 따른 SiN 에칭률, SiN 선택비 및 최하부 실리콘 질화물층 대비 최상부 실리콘 질화물층의 에칭률을 나타내는 T/B ratio를 나타낸 것이다.
표 1에서 SiN 에칭률 및 SiO2 에칭률은 비패턴 웨이퍼 공정 결과를 통해 얻어진 값이다.
그리고, T/B ratio는 최하부 실리콘 질화물층 대비 최상부 실리콘 질화물층의 에칭률을 나타낸다. T/B ratio가 1 인 경우, 최하부 실리콘 질화물층과 최상부 실리콘 질화물층의 에칭률이 동일하다. T/B ratio가 1보다 큰 경우, 최상부 실리콘 질화물층이 최하부 실리콘 질화물층보다 더 많이 에칭된다. 반대로, T/B ratio가 1보다 작은 경우, 최하부 실리콘 질화물층이 최상부 실리콘 질화물층보다 더 많이 에칭된다.
[표 1]
표 1을 참조하면, 불소와 수소의 원자비(F:H)가 15:1에 미치지 못하는 경우, 최하부 실리콘 질화물층의 에칭이 거의 이루어지지 않는 것을 볼 수 있다. 불소와 수소의 원자비(F:H)가 15:1에 미치지 못한다는 것은 다른 예들에 비해 수소 비율이 상대적으로 높은 것을 의미한다. 수소 비율이 매우 높음에 따라 플라즈마 에칭시 플라즈마에 유래해는 폴리머막이 실리콘 산화물층 및 실리콘 질화물층 표면에 매우 두껍게 형성되고, 이에 따라 실리콘 질화물층이 거의 에칭되지 않는 것으로 보인다. 따라서, 불소와 수소의 원자비(F:H)는 15:1 이상인 것이 바람직하다.
또한, 표 1을 참조하면, 불소와 수소의 원자비(F:H)가 35:1을 초과하는 경우, 패턴 무너짐이 발생한 것을 볼 수 있다. 수소 비율이 매우 낮음에 따라 폴리머막이 실리콘 산화물층 및 실리콘 질화물층 표면에 얇게 형성되고, 이에 따라 실리콘 산화물층의 에칭량도 크게 증가하여 패턴 무너짐이 발생한 것으로 보인다. 따라서, 불소와 수소의 원자비(F:H)는 35:1 이하인 것이 바람직하다.
도 3은 에칭 가스에 포함된 불소와 수소의 원자비에 따른 최상부 실리콘 질화물층과 최하부 실리콘 질화물층의 상대적인 에칭률을 나타낸 것이다.
표 1 및 도 3을 참조하면, 불소와 수소의 원자비(F:H)가 15:1인 경우, 최하부 실리콘 질화물층 대비 최상부 실리콘 질화물층의 에칭률을 나타내는 T/B ratio가 약 2.6을 나타내었으며, 불소와 수소의 원자비(F:H)가 18:1인 경우, T/B ratio가 약 2.3을 나타내었다. 이는 도 2d와 같이 최하부 실리콘 질화물층으로 갈수록 에칭률을 상대적으로 점진적으로 낮출 필요가 있을 때, 유용할 수 있다.
또한, 불소와 수소의 원자비(F:H)가 22.5:1인 경우, T/B ratio가 약 1.0을 나타내었으며, 이는 도 2b와 같이 최상부 실리콘 질화물층과 최하부 실리콘 질화물층의 에칭률을 균일하게 할 필요가 있을 때 유용할 수 있다.
또한, 불소와 수소의 원자비(F:H)가 25:1, 30:1, 35:1인 경우, T/B ratio가 1.0 미만을 나타내었으며, 이는 도 2c와 같이 최하부 실리콘 질화물층으로 갈수록 에칭률을 점진적으로 높일 필요가 있을 때, 유용할 수 있다.
또한, 불소와 수소의 원자비(F:H)가 22.5:1에서 30:1로 높아질 때까지는 T/B ratio가 낮아지나, 불소와 수소의 원자비(F:H)가 30:1에서 35:1로 높아지면서는 T/B ratio가 오히려 증가하는 것을 볼 수 있다.
이상에서와 같이, 본 발명에 따른 기판 처리 방법에 의하면, 실리콘 산화물층에 대한 실리콘 질화물층의 선택적 에칭이 가능하면서, 또한 에칭 가스에 포함된 불소와 수소의 원자비의 제어를 통해 기판 상에 형성된 실리콘 질화물층의 에치 프로파일을 조절할 수 있는 효과를 얻을 수 있다.
특히, 불소와 수소의 원자비(F:H)를 22.5:1 이상 35:1 이하로 제어함으로써 다층의 실리콘 질화물층들에서 최상부 실리콘 질화물층부터 최하부 실리콘 질화물층까지 균일하게 에칭하거나 최상부 실리콘 질화물층에서 최하부 실리콘 질화물층으로 갈수록 점진적으로 더 많이 에칭할 수 있어, 도 2b 또는 도 2c와 같은 에치 프로파일을 얻을 수 있다.
한편, 불소와 수소의 원자비(F:H)를 15:1 이상 22.5:1 미만으로 제어함으로써 최상부 실리콘 질화물층에서 최하부 실리콘 질화물층으로 갈수록 에칭량을 점진적으로 감소시킬 수 있어, 도 2d와 같은 에치 프로파일을 얻을 수 있다.
한편, RF 주파수를 50MHZ로 고정하였을 때에도 불소와 수소의 원자비(F:H)를 15:1~35:1로 조절함으로써 표 1과 유사한 T/B ratio 결과를 얻을 수 있었다.
반면, RF 주파수를 60MHZ로 고정하였을 때는 다양한 RF 파워 및 압력으로 공정 레시피를 변경하더라도 실리콘 질화물층의들의 두께 방향 프로파일을 조절할 수 없었다. 이는 플라즈마 에칭시 이온화, 분해 효율이 과다한 것에 기인하는 것으로 보인다. 따라서, 이러한 결과로부터 본 발명에 따른 기판 처리 방법에 적용되는 RF 주파수는 60MHz 미만인 것이 보다 바람직하다고 볼 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
10 : 챔버
20 : 서셉터
30 : 샤워헤드
40: 가스 공급원
50 : RF 전원
201 : 실리콘 웨이퍼
210 : 실리콘 산화물층
220 : 실리콘 질화물층

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 실리콘 산화물층과 실리콘 질화물층이 교번하여 적층되어 있고, 상기 실리콘 산화물층과 실리콘 질화물층의 측면이 노출된 기판에서 상기 실리콘 질화물층들의 노출된 측면으로부터 상기 실리콘 질화물층을 선택적으로 에칭하는 기판 처리 방법에 있어서,
    복수의 가스를 플라즈마화하여, 최상부의 실리콘 질화물층의 에칭률과 최하부의 실리콘 질화물층의 에칭률이 동일하거나 최상부의 실리콘 질화물층으로부터 최하부의 실리콘 질화물층까지 에칭률이 점진적으로 증가하도록 실리콘 질화물층들을 플라즈마 에칭하는 단계를 포함하고,
    상기 복수의 가스는 삼불화질소를 제외한 불소를 함유하는 제1 가스 및 수소를 함유하는 제2 가스를 포함하고,
    상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 22.5:1 이상 35:1 이하 인 것을 특징으로 하는 기판 처리 방법.
  8. 실리콘 산화물층과 실리콘 질화물층이 교번하여 적층되어 있고, 상기 실리콘 산화물층과 실리콘 질화물층의 측면이 노출된 기판에서 상기 실리콘 질화물층들의 노출된 측면으로부터 상기 실리콘 질화물층을 선택적으로 에칭하는 기판 처리 방법에 있어서,
    복수의 가스를 플라즈마화하여, 최상부의 실리콘 질화물층으로부터 최하부의 실리콘 질화물층까지 에칭률이 점진적으로 감소하도록 실리콘 질화물층들을 플라즈마 에칭하는 단계를 포함하고,
    상기 복수의 가스는 삼불화질소를 제외한 불소를 함유하는 제1 가스 및 수소를 함유하는 제2 가스를 포함하고,
    상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 15:1 이상 22.5:1 미만인 것을 특징으로 하는 기판 처리 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 제1 가스는 사불화탄소(CF4)이고,
    상기 제2 가스는 디플루오로메탄(CH2F2), 모노플루오로메탄(CH3F), 메탄(CH4), 수소(H2), 암모니아(NH3) 및 트리플루오로메탄(CHF3) 중에서 1종 이상 선택되는 것을 특징으로 하는 기판 처리 방법.
  10. 제7항 또는 제8항에 있어서,
    상기 복수의 가스는 질소 및 산소를 추가로 포함하는 것을 특징으로 하는 기판 처리 방법.
  11. 제7항 또는 제8항에 있어서,
    상기 플라즈마 에칭은 15MHz 이상 60MHz 미만의 RF 주파수 조건에서 수행되는 것을 특징으로 하는 기판 처리 방법.
KR1020210112082A 2021-08-25 2021-08-25 실리콘 질화물층을 포함하는 기판을 처리하는 방법 KR102646804B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210112082A KR102646804B1 (ko) 2021-08-25 2021-08-25 실리콘 질화물층을 포함하는 기판을 처리하는 방법
TW111130307A TWI836553B (zh) 2021-08-25 2022-08-12 對包括氮化矽層的板進行處理的方法
US17/895,601 US20230073989A1 (en) 2021-08-25 2022-08-25 Method of processing substrate having silicon nitride layer
CN202211024996.0A CN115938930A (zh) 2021-08-25 2022-08-25 对包括氮化硅层的基板进行处理的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210112082A KR102646804B1 (ko) 2021-08-25 2021-08-25 실리콘 질화물층을 포함하는 기판을 처리하는 방법

Publications (2)

Publication Number Publication Date
KR20230030173A KR20230030173A (ko) 2023-03-06
KR102646804B1 true KR102646804B1 (ko) 2024-03-12

Family

ID=85385793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210112082A KR102646804B1 (ko) 2021-08-25 2021-08-25 실리콘 질화물층을 포함하는 기판을 처리하는 방법

Country Status (3)

Country Link
US (1) US20230073989A1 (ko)
KR (1) KR102646804B1 (ko)
CN (1) CN115938930A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101276258B1 (ko) 2011-11-21 2013-06-20 피에스케이 주식회사 반도체 제조 장치 및 반도체 제조 방법
US10192751B2 (en) * 2015-10-15 2019-01-29 Lam Research Corporation Systems and methods for ultrahigh selective nitride etch
US11417534B2 (en) * 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal

Also Published As

Publication number Publication date
US20230073989A1 (en) 2023-03-09
KR20230030173A (ko) 2023-03-06
TW202310047A (zh) 2023-03-01
CN115938930A (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN101064244B (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
US7531460B2 (en) Dry-etching method
US6277763B1 (en) Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
KR101223819B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
EP3038142A1 (en) Selective nitride etch
CN100514570C (zh) 等离子体蚀刻方法
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US20060252265A1 (en) Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
JP2001526462A (ja) シリコンに高アスペクト比のトレンチを形成するための新規なエッチング方法
US6855643B2 (en) Method for fabricating a gate structure
US6458671B1 (en) Method of providing a shallow trench in a deep-trench device
JP2017152531A (ja) 基板処理方法
JP7072075B2 (ja) 空隙を形成するためのシステム及び方法
KR20150031227A (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
KR102646804B1 (ko) 실리콘 질화물층을 포함하는 기판을 처리하는 방법
TWI836553B (zh) 對包括氮化矽層的板進行處理的方法
TWI836713B (zh) 基板處理方法
JP2021028968A (ja) 基板および基板処理方法
US11881410B2 (en) Substrate processing apparatus and plasma processing apparatus
TW202320160A (zh) 基板處理方法
WO2022244678A1 (ja) 基板処理方法及び基板処理装置
US20240162043A1 (en) Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification
KR20230069818A (ko) 기판 처리 방법
TW202405942A (zh) 用於半導體製造的蝕刻方法
JP2022158811A (ja) エッチング方法及びエッチング処理装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant