KR20230069818A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20230069818A
KR20230069818A KR1020220136823A KR20220136823A KR20230069818A KR 20230069818 A KR20230069818 A KR 20230069818A KR 1020220136823 A KR1020220136823 A KR 1020220136823A KR 20220136823 A KR20220136823 A KR 20220136823A KR 20230069818 A KR20230069818 A KR 20230069818A
Authority
KR
South Korea
Prior art keywords
silicon nitride
etching
processing method
gases
substrate processing
Prior art date
Application number
KR1020220136823A
Other languages
English (en)
Inventor
권봉수
배세웅
송은진
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Priority to TW111142974A priority Critical patent/TWI836713B/zh
Priority to CN202211410560.5A priority patent/CN116313777A/zh
Priority to US17/986,147 priority patent/US20230154731A1/en
Publication of KR20230069818A publication Critical patent/KR20230069818A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명에 따른 기판 처리 방법은 실리콘 산화물층과 실리콘 질화물층이 교대로 적층된 ONO 스택을 포함하는 기판을 처리하는 방법으로서, (a) 상기 ONO 스택의 실리콘 질화물층들을 1차 건식 식각하는 단계; (b) 산소 라디칼을 생성하여, 산소 라디칼로 상기 ONO 스택의 실리콘 산화물층들을 처리하는 단계; 및 (c) 상기 ONO 스택의 실리콘 질화물층들을 2차 건식 식각하는 단계;를 포함하는 것을 특징으로 한다.

Description

기판 처리 방법 {METHOD OF PROCESSING SUBSTRATE}
본 발명은 실리콘 산화물층과 실리콘 질화물층이 교대로 적층된 ONO(Oxide-Nitride-Oxide) 스택을 포함하는 기판을 처리하는 방법에 관한 것이다. 보다 구체적으로는, ONO 스택에서 질화물층들을 선택적으로 건식 식각하는 방법에 관한 것이다.
반도체 소자 제조시 기판 상에 실리콘 산화물층과 실리콘 질화물층이 교대로 적층된 ONO 스택을 형성하는 경우가 있다. ONO 스택에서 실리콘 질화물층들을 선택적으로 식각하기 위해서는, 실리콘 산화물층 대비 높은 식각 선택비를 갖는 식각제를 적용해야 한다.
건식 식각 공정에서 실리콘 질화물층을 선택적으로 식각하기 위해 주로 사불화탄소(CF4), 삼불화질소(NF3) 등이 식각 가스로 이용되고 있다. 한편, 실리콘 질화물 건식 식각시 모노플루오로메탄(CH3F)나 디플루오로메탄(CH2F2) 등의 수소 함유 식각 가스는 잘 사용되지 않았는데, 이는 식각 가스의 플라즈마화시 수소 라디칼에 의한 두꺼운 폴리머막이 생성되기 때문이었다. 이러한 두꺼운 폴리머막은 실리콘 질화막의 식각률을 저하시킨다.
한편, 최근에는 ONO 스택의 층 수가 200∼300층으로 높아지고 있다. 이 경우, 표면에 인접한 실리콘 질화물층들(즉, ONO 스택의 상단에 있는 질화물층들)은 빠르게 식각되는 반면, 기판에 인접한 실리콘 질화물층(즉, ONO 스택의 하단에 있는 질화물층들)의 식각 효율이 떨어지는 문제점이 있다. 또한, 실리콘 질화물층의 선택적 식각동안 실리콘 산화물층의 일부가 소실되거나 실리콘 산화물층의 두께가 얇아지는 등 실리콘 산화물층이 손상되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 ONO 스택에서 실리콘 질화물층을 선택적으로 식각할 때 실리콘 산화물층의 손상을 저감 또는 억제할 수 있는 기판 처리 방법을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 ONO 스택의 식각 프로파일을 조절할 수 있는 기판 처리 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 실시예에 따른 기판 처리 방법은 실리콘 산화물층과 실리콘 질화물층이 교대로 적층된 ONO 스택을 포함하는 기판을 처리하는 방법으로서, (a) 상기 ONO 스택의 실리콘 질화물층들을 1차 건식 식각하는 단계; (b) 산소 라디칼을 생성하여, 산소 라디칼로 상기 ONO 스택의 실리콘 산화물층들을 처리하는 단계; 및 (c) 상기 ONO 스택의 실리콘 질화물층들을 2차 건식 식각하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같이, 본 발명에 따른 기판 처리 방법에서는 상기 1차 건식 식각 단계와 상기 2차 건식 식각 단계 사이에 산소 라디칼 처리 단계가 포함된다. 즉, 본 발명에서는 1차 식각 단계 이후, 바로 2차 식각 단계를 진행하는 것이 아니라, 1차 식각 단계 이후 산소 라디칼로 기판을 처리하여 ONO 스택의 산화물층을 패시베이션함으로써 ONO 스택의 산화물층 손상을 저감 또는 억제할 수 있다.
상기 산소 라디칼은 O2, O3, N2O, NO, N2O2 및 H2O에서 선택되는 소스로부터 생성될 수 있다.
상기 (b) 단계는 원격 플라즈마 시스템에서 생성된 산소 라디칼을 이용할 수 있다.
상기 (a) 단계 및 (c) 단계에서는 복수의 가스를 플라즈마화하여 상기 실리콘 질화물층을 식각하되, 상기 복수의 가스는 삼불화질소(NF3)를 제외한 불소를 함유하는 제1 가스 및 수소를 함유하는 제2 가스를 포함할 수 있다.
상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 15:1 이상 22.5:1 미만일 수 있다. 다른 예로, 상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 22.5:1 이상 35:1 이하일 수 있다.
상기 복수의 가스의 플라즈마화를 위해 15MHz 이상 60MHz 미만의 RF 주파수를 갖는 고주파 파워가 이용될 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 기판 처리 방법은 실리콘 산화물층과 실리콘 질화물층이 교대로 적층된 ONO 스택을 포함하는 기판을 처리하는 방법으로서, (a) 상기 ONO 스택의 실리콘 질화물층들을 m회(m은 2 이상의 자연수) 건식 식각하는 단계; 및 (b) 상기 ONO 스택의 실리콘 질화물층들을 n회(n은 2 이상의 자연수) 건식 식각하는 단계;를 포함하고, 상기 (a) 단계 및 상기 (b) 단계는 건식 식각과 건식 식각 사이에 산소 라디칼로 상기 ONO 스택의 실리콘 산화물층들을 처리하는 산소 라디칼 처리 단계를 1회 이상 포함하는 것을 특징으로 한다.
상기 산소 라디칼은 O2, O3, N2O, NO, N2O2 및 H2O에서 선택될 수 있다.
상기 산소 라디칼 처리 단계는 원격 플라즈마 시스템에서 생성된 산소 라디칼을 이용할 수 있다.
상기 (a) 단계 수행 후 상기 기판을 공정 챔버에서 언로딩하고, 상기 공정 챔버를 클리닝할 수 있다.
상기 클리닝은 산소 라디칼로 수행될 수 있다.
상기 클리닝시 적용되는 산소 라디칼은 상기 (a) 단계 및 상기 (b) 단계에 적용되는 산소 라디칼에 비해 더 높은 RF 파워 조건에서 발생될 수 있다.
상기 (a) 단계 및 (b) 단계의 각각의 건식 식각은 복수의 가스를 플라즈마화하여 상기 실리콘 질화물층을 식각하되, 상기 복수의 가스는 삼불화질소(NF3)를 제외한 불소를 함유하는 제1 가스 및 수소를 함유하는 제2 가스를 포함할 수 있다.
상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 15:1 이상 22.5:1 미만일 수 있다. 다른 예로, 상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 22.5:1 이상 35:1 이하일 수 있다.
상기 복수의 가스의 플라즈마화를 위해 15MHz 이상 60MHz 미만의 RF 주파수를 갖는 고주파 파워가 이용될 수 있다.
본 발명에 따른 기판 처리 방법에서는 1차 건식 식각 단계와 2차 건식 식각 단계 사이에 산소 라디칼 처리 단계가 포함된다. 즉, 본 발명에서는 1차 식각 단계 이후, 바로 2차 식각 단계를 진행하는 것이 아니라, 1차 식각 단계 이후 산소 라디칼로 기판을 처리함으로써 산화물층들에 대한 패시베이션 효과를 얻을 수 있으며, 그 결과 후속 질화물층 건식 식각 시 산화물층 손상을 저감 또는 억제할 수 있다. 이는 산소 라디칼 인가에 따라 실리콘층들의 표면이 열역학적으로 안정화되었기 때문으로 보인다.
또한, 본 발명에 따른 기판 처리 방법에서는 전체 식각 사이클 중 일부를 진행한 후, 기판을 공정 챔버로부터 언로딩한 후, 상기 공정 챔버 내부를 클리닝할 수 있다. 공정 챔버를 산소 라디칼로 클리닝함으로서 공정 챔버 벽에 누적된 불소를 제거할 수 있다.
또한, 본 발명에 따른 기판 처리 방법에서는 ONO 스택의 질화물층을 선택적으로 식각하기 위한 복수의 가스에 포함된 불소와 수소의 원자비를 제어함으로써, ONO 스택의 식각 프로파일을 제어할 수 있다.
도 1은 산소 라디칼 처리없이 실리콘 질화물층 식각을 진행한 결과를 나타낸 것이다.
도 2 및 도 3은 식각 중간 중간에 산소 라디칼 처리와 함께 실리콘 질화물층 식각을 진행한 결과를 나타낸 것이다.
도 4는 산소 라디칼 처리 시간 및 파워에 따른 최상부 실리콘 질화물층의 식각 깊이에 대한 최상부, 중간부 및 최하부 실리콘 질화물층의 식각 깊이를 상대적으로 나타낸 것이다.
도 5는 식각 가스에 포함된 불소와 수소의 원자비에 따른 ONO 스택의 최상부 실리콘 질화물층과 최하부 실리콘 질화물층의 상대적인 식각률을 나타낸 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 기판 처리 방법에 대하여 상세히 설명하면 다음과 같다.
본 발명에 따른 기판 처리 방법은 기판이 서셉터 상에 로딩되는 공정 챔버에서 수행된다. 기판 상에는 실리콘 산화물층과 실리콘 질화물층이 교대로 적층된 ONO(Oxide-Nitride-Oxide) 스택이 형성되어 있다. 예를 들어, ONO 스택은 실리콘 산화물층과 실리콘 질화물층이 수회, 수십회, 심지어는 200∼300층으로 적층된 구조를 가질 수 있다. ONO 스택은 예시적으로 도 1 내지 도 3과 같이 9개층의 실리콘산화물층 및 8개 층의 실리콘 질화물층으로 이루어질 수 있다.
본 발명에 따른 ONO 스택이 형성된 기판을 처리하는 방법은 1차 식각 단계 및 2차 식각 단계를 포함하되, 1차 식각 단계와 2차 식각 단계 사이에 산소 라디칼 인가 단계를 포함하는 것을 특징으로 한다. 즉, 본 발명에서는 1차 식각 이후 바로 2차 식각을 진행하는 것이 아니라, 1차 식각 이후 산소 라디칼 처리 단계를 수행한 후 2차 식각을 진행한다.
보다 구체적으로, 본 발명에 따른 기판 처리 방법은 ONO 스택의 실리콘 질화물층들을 m회(m은 2 이상의 자연수) 건식 식각하는 단계 및 ONO 스택의 실리콘 질화물층들을 n회(n은 2 이상의 자연수) 건식 식각하는 단계를 포함하고, m회 건식 식각에 포함되는 어느 건식 식각과 후속 건식 식각 사이에, 및/또는 n회 건식 식각에 포함되는 어느 건식 식각과 후속 건식 식각 사이에, 및/또는 m회 건식 식각 중 마지막 건식 식각과 n회 건식 식각 중 첫번째 건식 식각 사이에 산소 라디칼 처리 단계가 포함된다.
이와 같이 후속 식각 이전에 산소 라디칼 처리를 통해 산화물층들에 대한 패시베이션 효과를 얻을 수 있으며, 그 결과 후속 식각 시 산화물층들의 손상을 저감할 수 있다. 이는 산소 라디칼 처리에 따라 ONO 스택의 실리콘층들의 표면이 열역학적으로 안정화되었기 때문으로 생각된다.
산소 라디칼은 대표적으로 O2 소스로부터 생성될 수 있다. 다른 예로, 산소 라디칼은 산소 원자를 포함하는 다른 소스, 예를 들어 O3, N2O, NO, N2O2 및 H2O에서 선택되는 소스로부터 생성될 수 있다.
산소 라디칼 처리는 식각이 진행되는 공정 챔버 내부에서 산소 원자를 포함하는 소스를 플라즈마화하여 발생되는 산소 라디칼을 이용할 수 있다. 바람직하게는, 산소 라디칼은 원격 플라즈마 시스템에서 생성된 산소 라디칼을 이용할 수 있다. 원격 플라즈마 시스템에서 생성된 산소 라디칼을 이용하는 경우, 식각이 진행되는 공정 챔버 내부의 RF 파워 등 플라즈마 발생 조건을 변동시키지 않아도 되는 장점이 있다.
공정 챔버 내부에서 또는 원격 플라즈마 시스템에서 산소로부터 산소 라디칼을 생성하기 위한 조건은 15∼50MHz의 RF 주파수, 500∼2500 W의 RF 파워, CCP(Capacitively Coupled Plasma) 모드의 RF 조건이 적용될 수 있다. 또한, 반응 가스로 1000∼3000 sccm의 산소(O2) 가스가 이용될 공급될 수 있으며, 이와 함께 50∼1000 sccm의 아르곤 가스가 이용될 수 있다.
산소 라디칼 처리 시간은 10∼120초가 될 수 있다. 또한, 산소 라디칼 처리시 0.3∼10Torr의 공정 압력, 0∼50℃의 서셉터 표면 온도 등을 제시할 수 있지만, 이에 제한되는 것은 아니며, 공지된 다양한 공정 조건이 적용될 수 있다.
제1 및 2차 식각 단계들과 산소 라디칼 처리 단계는 인시추(in-situ) 방식으로 진행될 수 있다. 실리콘 산화물층과 실리콘 질화물층이 교대로 적층된 기판을 공정 챔버에 로딩하고, 원하는 수평 및/또는 수직 방향 깊이까지 식각이 진행되도록 질화막에 대하여 사이클 식각(예를 들어, 60회)을 진행한 후에 기판을 공정 챔버로부터 언로딩한다.
여기서, 사이클 식각은 중간 중간에 산소 라디칼 처리 단계가 추가된 것이다. 모든 식각 단계들 사이에 산소 라디칼 처리 단계가 포함될 수 있다. 다른 예로 복수회 식각 당 산소 라디칼 처리 1회 실시와 같은 방식도 적용 가능하다. 예를 들어 식각 1 - 산소 라디칼 처리 - 식각 2 - 산소 라디칼 처리 - 식각 3 - 산소 라디칼 처리 - 식각 4 - …로 진행할 수 있다. 다른 예로, 식각 1, 식각 2, 식각 3 - 산소 라디칼 처리 - 식각 4, 식각 5, 식각 6 - 산소 라디칼 처리 - 식각 7, 식각 8, 식각 9 … 순으로 진행할 수 있다.
다른 예로, 상기 제1 및 2차 식각 단계와 상기 산소 라디칼 처리 단계는 엑스시추(ex-situ) 방식으로 진행될 수 있다. 이는 1차 식각 후 기판을 공정 챔버에서 언로딩하고, 상기 공정 챔버를 클리닝하는 단계를 포함할 수 있다. 2차 식각은 1차 식각이 진행된 공정 챔버 또는 별도의 공정 챔버에서 수행될 수 있다.
ex-situ 방식에서, 첫번째 기판을 공정 챔버에 로딩하고 질화물층을 일정 깊이까지 중간 중간의 산소 라디칼 처리를 포함한 사이클 식각(예를 들어, 20회)한 후 기판을 제1 공정 챔버에서 언로딩하여 대기 상태(로드락 공정 챔버 또는 로드 포트까지)로 이송하여 대기 중에 노출시키고, 그 동안 공정 챔버를 산소 라디칼로 클리닝하여 공정 챔버 벽에 누적된 불소를 제거한다. 이후, 첫번째 기판을 다시 공정 챔버에 투입하기보다는 두번째 기판을 공정 챔버에 투입한 후 일정 깊이까지 사이클 식각하고, 원하는 매수의 기판(예를 들어, 25장 웨이퍼)를 순차적으로 원하는 횟수(예를 들어 3회×20 = 60사이클)만큼 처리한다.
기판이 언로딩된 상태에서 공정 챔버 내벽에 잔류하는 불소 성분을 제거하기 위한 클리닝 단계에서는 질소 플라즈마가 일반적으로 이용되고 있으나, 본 발명은 공정 챔버 내 잔류 불소가 카본 폴리머로 잔류하고 있는 점을 고려하여, 그 제거 효율이 높은 산소 라디칼을 이용하여 공정 챔버 내벽에 있는 잔류 불소 성분을 제거한다.
in-situ 방식의 경우, 공정 챔버 벽에 불소 성분이 누적되어 나중에 파티클로 쏟아져 내리는 문제가 있으나, ex-situ 방식은 이러한 문제를 해결할 수 있다. ex-situ 방식의 경우, 공정 챔버에 누적된 불소를 제거하는 세정 개념 이외에, 공정 진행 후, 기판이 대기에 노출되며 대기하는 동안 기판 온도와 공정 챔버 내부 분위기가 공정 진행 전의 분위기와 동일한 상태가 되어 in-situ 방식 대비 공정 초기 분위기를 유지할 수 있다는 장점이 있다. 또한, ex-situ 방식의 경우, 기판이 공정 챔버로부터 언로딩되어 대기 중에 노출되는 동안 공기에 포함된 산소와 반응하여 더 높은 패시베이션 효과를 얻을 수 있는 장점이 있다.
결국, ex-situ 방식의 경우, in-situ와 비교하여 스루풋(throughput) 손해가 있음에도 불구하고 상기와 같은 많은 기술적 이점을 나타낼 수 있다.
한편, 기판이 로딩된 상태에서 식각 사이클 중간의 산소 라디칼 발생 조건과 기판이 언로딩된 상태에서 공정 챔버 클리닝용 산소 라디칼 처리 조건이 서로 상이하다. 식각 사이클 중간의 산소 라디칼 처리 시에는 패턴 내부까지 패시베이션 효과가 충분히 발생하도록 산소 라디칼을 발생시키기 위한 RF 파워를 높게 제어하는 반면, 공정 챔버 클리닝을 위한 산소 라디칼 처리 시에는 공정 챔버 부품의 플라즈마 데미지를 줄이고 잔류 불소를 완전히 제거하기 위해 라디칼 처리 시간이 상대적으로 길고 RF 파워를 상대적으로 낮게 제어하면서 라디칼 처리 시간을 상대적으로 길게 할 수 있다.
본 발명에 따른 기판 처리 방법에 있어서, 1차 식각 단계 및 2차 식각 단계에서는 공정 챔버 내에 복수의 가스를 공급하여 실리콘 질화물층들을 선택적으로 식각한다. 이하, 1차 식각 단계 및 2차 식각 단계에 대하여 상세히 설명한다.
먼저, 실리콘 질화물층의 선택적 식각을 위해, 본 발명에서는 복수의 가스를 공정 챔버 내에 공급한다. 복수의 가스는 불소(F)를 함유하는 제1 가스 및 수소(H)를 함유하는 제2 가스를 포함한다.
한편, 본 발명에서는 제1 가스에서 삼불화질소(NF3)는 제외되는 것이 바람직하다. 삼불화질소(NF3)의 경우, 실리콘 질화물층 뿐만 아니라 실리콘 산화물층도 어느 정도 식각하기 때문에, 실리콘 질화물층의 선택적 식각을 위한 복수의 가스에서 가능한 배제되는 것이 바람직하다.
본 발명에서 제1 가스 및 제2 가스는 공정 챔버 내부, 예를 들어 샤워헤드 내부에서 플라즈마화된다.
플라즈마 식각을 위한 공정 조건으로 식각 장치의 RF 전원으로부터 15MHz 이상 60MHz 미만의 RF 주파수를 갖는 고주파 파워가 샤워헤드에 인가되는 것이 바람직하고, 15∼50MHz의 RF 주파수인 것이 보다 바람직하다. RF 주파수가 13.56MHz와 같이 15MHz 미만인 경우, 복수의 가스의 플라즈마화, 분해 효율이 낮으며 그에 따라 대부분의 식각 라디칼들이 상부측의 실리콘 질화물층에서 소모된다. 따라서, RF 주파수가 15MHz 미만인 경우 하부측의 실리콘 질화물층의 식각이 제대로 이루어지기 어려우며, 상부측의 실리콘 질화물층의 과식각에 의해 패턴 무너짐과 같은 데미지가 발생할 수 있기 때문에, RF 주파수가 15MHz 이상인 것이 바람직하다. 한편, RF 주파수가 60MHz, 67.8MHz와 같이 60MHz 이상인 경우, 이온화, 분해 효율의 과다로 인하여 다른 공정 조건들의 조절을 통해서도 원하는 식각 프로파일을 얻기 어려울 수 있다.
또한, 본 발명에 이용되는 플라즈마 모드는 ICP(Inductively Coupled Plasma) 모드 또는 CCP(Capacitively Coupled Plasma) 모드 중에서 CCP 모드인 것이 보다 바람직하다. CCP 모드의 경우, ICP 모드에 비하여 균일성이 우수하기 때문에 대용량 기판 처리에서 디바이스의 보다 균일한 공정 결과를 가져올 수 있기 때문이다.
이외에, 플라즈마 식각을 위한 공정 조건으로 700∼2500W의 RF 파워, 0.3∼10Torr의 공정 압력, 0∼50℃의 서셉터 표면 온도 등을 제시할 수 있지만, 이에 제한되는 것은 아니며, 공지된 다양한 공정 조건이 적용될 수 있다.
상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 15:1 ∼ 35:1인 것이 바람직하다. 불소와 수소의 원자비(F:H)는 불소 함유 가스와 수소 함유 가스의 유량 제어를 통해 달성할 수 있다.
불소와 수소의 원자비(F:H)가 15:1 미만인 경우, 수소가 과다하게 존재하여, 플라즈마 유래로 생성되는 폴리머막이 실리콘 산화물층 및 실리콘 질화물층 표면에 두껍게 형성되고, 그에 따라 실리콘 질화물층의 식각률이 크게 저하될 수 있다. 반대로, 불소와 수소의 원자비(F:H)가 35:1을 초과하는 경우, 수소 부족으로 인해 폴리머막이 지나치게 얇게 형성되고, 그에 따라 실리콘 산화막의 식각률도 높아지므로 패턴에 데미지가 미칠 수 있다.
상기 제1 가스는 사불화탄소(CF4)일 수 있다. 상기 제2 가스는 디플루오로메탄(CH2F2), 모노플루오로메탄(CH3F), 메탄(CH4), 수소(H2), 암모니아(NH3) 및 트리플루오로메탄(CHF3) 중에서 1종 이상 선택될 수 있다. 보다 바람직하게는 제1 가스는 사불화탄소(CF4)이고, 제2 가스는 디플루오로메탄(CH2F2)이다. 제1 가스의 유량은 약 800sccm 이하에서 정해질 수 있고, 제2 가스의 유량은 200sccm 이하에서 정해질 수 있으나, 이에 제한되는 것은 아니다.
한편, 복수의 가스는 질소 및 산소를 추가로 포함할 수 있다. 질소는 NO로 결합하여 실리콘 질화물층 식각에 기여한다. 또한 산소는 공정 부산물 제거에 기여한다. 질소는 예를 들어 2000sccm 이하의 유량으로 공정 챔버 내에 공급될 수 있고, 산소는 예를 들어 3000sccm 이하의 유량으로 공정 챔버 내에 공급될 수 있다.
실리콘 질화물층의 선택적 식각 이후에는, 식각 과정에서 실리콘 질화물층 표면에 형성된 응축막을 제거하는 열처리가 수행될 수 있다. 열처리는 80∼300℃의 온도 범위에서 수행될 수 있다.
산소 라디칼 인가 효과
산소 라디칼 처리없이 실리콘 질화물층 식각을 진행한 결과를 도 1에 나타내었다. 도 1 내지 도 3에서 Sub는 실리콘 기판, O는 실리콘 산화물층, N은 실리콘 질화물층을 의미한다.
도 1은 최상부 실리콘 질화물층에서 최하부 실리콘 질화물층으로 갈수록 점진적으로 감소되는 식각률로 식각된 예를 나타낸 것이다. 도 1을 참조하면, 최상부 실리콘 질화물층이 빠르게 식각된 반면, 최하부 실리콘 질화물층이 가장 느리게 식각된 결과로 볼 수 있다. 또한, 도 1에 의하면, 실리콘 산화물층이 원하지 않게 손상된 것을 볼 수 있다.
식각 중간 중간에 산소 라디칼 처리와 함께 실리콘 질화물층 식각을 진행한 결과를 도 2, 도 3에 나타내었다.
도 2는 최상부 실리콘 질화물층에서 두께 방향 중간부 실리콘 질화물층으로 갈수록 점진적으로 증가되는 식각률로 식각되고 두께 방향 중간부 실리콘 질화물층에서 최하부 실리콘 질화물층으로 갈수록 점진적으로 감소되는 식각률로 식각된 예를 나타낸 것이다. 중간부 실리콘 질화물층이 빠르게 식각된 반면, 최하부 실리콘 질화물층이 상대적으로 느리게, 그리고 최상부 실리콘 질화물층이 가장 느리게 식각된 결과로 볼 수 있다.
도 3은 최상부 실리콘 질화물층에서 최하부 실리콘 질화물층으로 갈수록 점진적으로 증가되는 식각률로 식각되는 식각률로 식각된 예를 나타낸 것이다. 최하부 실리콘 질화물층이 빠르게 식각된 반면, 최상부 실리콘 질화물층이 가장 느리게 식각된 결과로 볼 수 있다.
또한, 도 2, 도 3에 의하면, 원하지 않는 실리콘 산화물층 손상이 거의 발생하지 않은 것을 볼 수 있다.
도 4는 산소 라디칼 처리 시간 및 파워에 따른 최상부 실리콘 질화물층의 식각 깊이에 대한 최상부, 중간부 및 최하부 실리콘 질화물층의 식각 깊이를 상대적으로 나타낸 것이다. 1회당 12초로 총 4회 식각하였다.
도 4의 좌측을 참조하면, 40초 산소 라디칼 처리를 포함하는 경우 중간부 실리콘 질화물층이 빠르게 진행되었으며, 80초 산소 라디칼 처리를 포함하는 경우 최하부 실리콘 질화물층이 빠르게 진행된 것을 볼 수 있다.
도 4의 우측을 참조하면, 파워 1700W의 산소 라디칼 처리에 의해, 중간부 및 최하부의 식각 깊이가 상대적으로 큰 것을 볼 수 있다.
또한, NPW(Non Pattern Wafer)에서 산소 라디칼 처리가 없는 경우와 40초 산소 라디칼 처리를 포함하는 경우에 대하여 균일도, 산화막 식각 선택비 및 식각률을 평가하여 표 1에 나타내었다.
[표 1]
Figure pat00001
표 1을 참조하면, 균일도(Unif.) 및 식각률(E/R)의 차이는 크지 않았으나, 산화막(Tox)에 대한 식각 선택비(sel.)의 차이는 현저하였으며, 이는 식각 단계들의 중간에 포함되는 산소 라디칼 처리의 효과라 볼 수 있다.
본 발명에서는 이하와 같이 식각 가스에 수소를 포함하는 가스 및 불소를 포함하는 가스가 포함되고, 불소와 수소의 원자비의 조절을 통해 식각 프로파일을 조절한다. 또한, 본 발명에서는 식각 중간 중간에 산소 라디칼 처리를 통하여 식각 프로파일을 조절함과 더불어 실리콘산화물층에 대한 패시베이션 효과를 얻는다.
ONO 스택의 식각 프로파일 제어
ONO 스택에서 실리콘 질화물층을 선택적으로 식각하기 위한 식각 가스로서 사불화탄소(CF4)와 디플루오로메탄(CH2F2)를 이용하였으며, 표 2의 불소와 수소의 원자비(F:H)가 되도록 유량을 제어하였다. 이외에도 다음과 같은 공정 조건이 적용되었다.
- RF 전원의 RF 주파수 : 27.12MHz
- RF 전원의 RF 파워 : 1000 W
- 플라즈마 모드 : CCP 모드
- 챔버 내부 압력 1 Torr
- 서셉터 표면 온도 : 실온
표 2는 불소와 수소의 원자비(F:H)에 따른 SiN 식각률, SiN 선택비 및 최하부 실리콘 질화물층 대비 최상부 실리콘 질화물층의 식각률을 나타내는 T/B ratio를 나타낸 것이다.
표 2에서 SiN 식각률 및 SiO2 식각률은 비패턴 웨이퍼 공정 결과를 통해 얻어진 값이다.
그리고, T/B ratio는 최하부 실리콘 질화물층 대비 최상부 실리콘 질화물층의 식각률을 나타낸다. T/B ratio가 1 인 경우, 최하부 실리콘 질화물층과 최상부 실리콘 질화물층의 식각률이 동일하다. T/B ratio가 1보다 큰 경우, 최상부 실리콘 질화물층이 최하부 실리콘 질화물층보다 더 많이 식각된다. 반대로, T/B ratio가 1보다 작은 경우, 최하부 실리콘 질화물층이 최상부 실리콘 질화물층보다 더 많이 식각된다.
[표 2]
Figure pat00002
표 2를 참조하면, 불소와 수소의 원자비(F:H)가 15:1에 미치지 못하는 경우, 최하부 실리콘 질화물층의 식각이 거의 이루어지지 않는 것을 볼 수 있다. 불소와 수소의 원자비(F:H)가 15:1에 미치지 못한다는 것은 다른 예들에 비해 수소 비율이 상대적으로 높은 것을 의미한다. 수소 비율이 매우 높음에 따라 플라즈마 식각시 플라즈마에 유래해는 폴리머막이 실리콘 산화물층 및 실리콘 질화물층 표면에 매우 두껍게 형성되고, 이에 따라 실리콘 질화물층이 거의 식각되지 않는 것으로 보인다. 따라서, 불소와 수소의 원자비(F:H)는 15:1 이상인 것이 바람직하다.
또한, 표 1을 참조하면, 불소와 수소의 원자비(F:H)가 35:1을 초과하는 경우, 패턴 무너짐이 발생한 것을 볼 수 있다. 수소 비율이 매우 낮음에 따라 폴리머막이 실리콘 산화물층 및 실리콘 질화물층 표면에 얇게 형성되고, 이에 따라 실리콘 산화물층의 식각량도 크게 증가하여 패턴 무너짐이 발생한 것으로 보인다. 따라서, 불소와 수소의 원자비(F:H)는 35:1 이하인 것이 바람직하다.
도 5는 식각 가스에 포함된 불소와 수소의 원자비에 따른 ONO 스택의 최상부 실리콘 질화물층과 최하부 실리콘 질화물층의 상대적인 식각률을 나타낸 것이다.
표 2 및 도 5를 참조하면, 불소와 수소의 원자비(F:H)가 15:1인 경우, 최하부 실리콘 질화물층 대비 최상부 실리콘 질화물층의 식각률을 나타내는 T/B ratio가 약 2.6을 나타내었으며, 불소와 수소의 원자비(F:H)가 18:1인 경우, T/B ratio가 약 2.3을 나타내었다. 이는 최하부 실리콘 질화물층으로 갈수록 식각률을 상대적으로 점진적으로 낮출 필요가 있을 때, 유용할 수 있다.
또한, 불소와 수소의 원자비(F:H)가 22.5:1인 경우, T/B ratio가 약 1.0을 나타내었으며, 이는 최상부 실리콘 질화물층과 최하부 실리콘 질화물층의 식각률을 대체로 균일하게 할 필요가 있을 때 유용할 수 있다.
또한, 불소와 수소의 원자비(F:H)가 25:1, 30:1, 35:1인 경우, T/B ratio가 1.0 미만을 나타내었으며, 이는 최하부 실리콘 질화물층으로 갈수록 식각률을 점진적으로 높일 필요가 있을 때, 유용할 수 있다.
또한, 불소와 수소의 원자비(F:H)가 22.5:1에서 30:1로 높아질 때까지는 T/B ratio가 낮아지나, 불소와 수소의 원자비(F:H)가 30:1에서 35:1로 높아지면서는 T/B ratio가 오히려 증가하는 것을 볼 수 있다.
이상에서와 같이, 본 발명에 따른 기판 처리 방법에 의하면, 실리콘 산화물층에 대한 실리콘 질화물층의 선택적 식각이 가능하면서, 또한 식각 가스에 포함된 불소와 수소의 원자비의 제어를 통해 기판 상에 형성된 실리콘 질화물층의 에치 프로파일을 조절할 수 있는 효과를 얻을 수 있다.
특히, 불소와 수소의 원자비(F:H)를 22.5:1 이상 35:1 이하로 제어함으로써 다층의 실리콘 질화물층들에서 최상부 실리콘 질화물층부터 최하부 실리콘 질화물층까지 균일하게 식각되거나 최상부 실리콘 질화물층에서 최하부 실리콘 질화물층으로 갈수록 점진적으로 더 많이 식각될 수 있도록, 식각 프로파일을 제어할 수 있다.
한편, RF 주파수를 50MHZ로 고정하였을 때에도 불소와 수소의 원자비(F:H)를 15:1∼35:1로 조절함으로써 표 2와 유사한 T/B ratio 결과를 얻을 수 있었다.
반면, RF 주파수를 60MHZ로 고정하였을 때는 다양한 RF 파워 및 압력으로 공정 레시피를 변경하더라도 실리콘 질화물층의들의 두께 방향 프로파일을 조절할 수 없었다. 이는 플라즈마 식각시 이온화, 분해 효율이 과다한 것에 기인하는 것으로 보인다. 따라서, 이러한 결과로부터 본 발명에 따른 기판 처리 방법에 적용되는 RF 주파수는 60MHz 미만인 것이 보다 바람직하다고 볼 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.

Claims (17)

  1. 실리콘 산화물층과 실리콘 질화물층이 교대로 적층된 ONO 스택을 포함하는 기판을 처리하는 방법으로서,
    (a) 상기 ONO 스택의 실리콘 질화물층들을 1차 건식 식각하는 단계;
    (b) 산소 라디칼을 생성하여, 산소 라디칼로 상기 ONO 스택의 실리콘 산화물층들을 처리하는 단계; 및
    (c) 상기 ONO 스택의 실리콘 질화물층들을 2차 건식 식각하는 단계;를 포함하는 것을 특징으로 하는 기판 처리 방법.
  2. 제1항에 있어서,
    상기 산소 라디칼은 O2, O3, N2O, NO, N2O2 및 H2O에서 선택되는 소스로부터 생성되는 것을 특징으로 하는 기판 처리 방법.
  3. 제1항에 있어서,
    상기 (b) 단계는 원격 플라즈마 시스템에서 생성된 산소 라디칼을 이용하는 것을 특징으로 하는 기판 처리 방법.
  4. 제1항에 있어서,
    상기 (a) 단계 및 (c) 단계에서는 복수의 가스를 플라즈마화하여 상기 실리콘 질화물층을 식각하되, 상기 복수의 가스는 삼불화질소(NF3)를 제외한 불소를 함유하는 제1 가스 및 수소를 함유하는 제2 가스를 포함하는 것을 특징으로 하는 기판 처리 방법.
  5. 제4항에 있어서,
    상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 15:1 이상 22.5:1 미만인 것을 특징으로 하는 기판 처리 방법.
  6. 제4항에 있어서,
    상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 22.5:1 이상 35:1 이하인 것을 특징으로 하는 기판 처리 방법.
  7. 제4항에 있어서,
    상기 복수의 가스의 플라즈마화를 위해 15MHz 이상 60MHz 미만의 RF 주파수를 갖는 고주파 파워가 이용되는 것을 특징으로 하는 기판 처리 방법.
  8. 실리콘 산화물층과 실리콘 질화물층이 교대로 적층된 ONO 스택을 포함하는 기판을 처리하는 방법으로서,
    (a) 상기 ONO 스택의 실리콘 질화물층들을 m회(m은 2 이상의 자연수) 건식 식각하는 단계;
    (b) 상기 ONO 스택의 실리콘 질화물층들을 n회(n은 2 이상의 자연수) 건식 식각하는 단계;를 포함하고,
    상기 (a) 단계 및 상기 (b) 단계는 건식 식각과 건식 식각 사이에 산소 라디칼로 상기 ONO 스택의 실리콘 산화물층들을 처리하는 산소 라디칼 처리 단계를 1회 이상 포함하는 것을 특징으로 하는 기판 처리 방법.
  9. 제8항에 있어서,
    상기 산소 라디칼은 O2, O3, N2O, NO, N2O2 및 H2O에서 선택되는 소스로부터 생성되는 것을 특징으로 하는 기판 처리 방법.
  10. 제8항에 있어서,
    상기 산소 라디칼 처리 단계는 원격 플라즈마 시스템에서 생성된 산소 라디칼을 이용하는 것을 특징으로 하는 기판 처리 방법.
  11. 제8항에 있어서,
    상기 (a) 단계 수행 후 상기 기판을 공정 챔버에서 언로딩하고, 상기 공정 챔버를 클리닝하는 것을 특징으로 하는 기판 처리 방법.
  12. 제11항에 있어서,
    상기 클리닝은 산소 라디칼로 수행되는 것을 특징으로 하는 기판 처리 방법.
  13. 제12항에 있어서,
    상기 클리닝시 적용되는 산소 라디칼은 상기 (a) 단계 및 상기 (b) 단계에 적용되는 산소 라디칼에 비해 더 높은 RF 파워 조건에서 발생되는 것을 특징으로 하는 기판 처리 방법.
  14. 제8항에 있어서,
    상기 (a) 단계 및 (b) 단계의 각각의 건식 식각은 복수의 가스를 플라즈마화하여 상기 실리콘 질화물층을 식각하되, 상기 복수의 가스는 삼불화질소(NF3)를 제외한 불소를 함유하는 제1 가스 및 수소를 함유하는 제2 가스를 포함하는 것을 특징으로 하는 기판 처리 방법.
  15. 제14항에 있어서,
    상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 15:1 이상 22.5:1 미만인 것을 특징으로 하는 기판 처리 방법.
  16. 제14항에 있어서,
    상기 복수의 가스에 포함된 불소와 수소의 원자비(F:H)가 22.5:1 이상 35:1 이하인 것을 특징으로 하는 기판 처리 방법.
  17. 제14항에 있어서,
    상기 복수의 가스의 플라즈마화를 위해 15MHz 이상 60MHz 미만의 RF 주파수를 갖는 고주파 파워가 이용되는 것을 특징으로 하는 기판 처리 방법.
KR1020220136823A 2021-11-12 2022-10-21 기판 처리 방법 KR20230069818A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111142974A TWI836713B (zh) 2021-11-12 2022-11-10 基板處理方法
CN202211410560.5A CN116313777A (zh) 2021-11-12 2022-11-11 基板处理方法
US17/986,147 US20230154731A1 (en) 2021-11-12 2022-11-14 Method of processing substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210155334 2021-11-12
KR1020210155334 2021-11-12

Publications (1)

Publication Number Publication Date
KR20230069818A true KR20230069818A (ko) 2023-05-19

Family

ID=86546922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220136823A KR20230069818A (ko) 2021-11-12 2022-10-21 기판 처리 방법

Country Status (1)

Country Link
KR (1) KR20230069818A (ko)

Similar Documents

Publication Publication Date Title
JP7250857B2 (ja) 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ
KR102550244B1 (ko) 유전체 재료의 식각을 위한 사전 세척
CN101064244B (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
KR101146063B1 (ko) 사이클형 고압 및 저압 세정 단계들을 이용한 원격 플라즈마 세정 방법
US6380095B1 (en) Silicon trench etch using silicon-containing precursors to reduce or avoid mask erosion
US8232207B2 (en) Substrate processing method
JP6373150B2 (ja) 基板処理システム及び基板処理方法
US20040115898A1 (en) Deposition process for high aspect ratio trenches
JP2001526462A (ja) シリコンに高アスペクト比のトレンチを形成するための新規なエッチング方法
US9595451B1 (en) Highly selective etching methods for etching dielectric materials
JPH1092798A (ja) 単結晶シリコンのエッチング方法
US7122125B2 (en) Controlled polymerization on plasma reactor wall
KR102272823B1 (ko) 에칭 방법 및 에칭 장치
KR20140024386A (ko) 퇴적물 제거 방법
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
JP2019197903A (ja) 処理装置
JP2019204815A (ja) 基板処理方法及び基板処理装置
KR102614944B1 (ko) 에칭 방법, 에칭 잔사의 제거 방법, 및 기억 매체
KR20230069818A (ko) 기판 처리 방법
TWI836713B (zh) 基板處理方法
US7833911B2 (en) Method of manufacturing semiconductor device, apparatus of manufacturing semiconductor device and semiconductor device
JP7193428B2 (ja) エッチング方法及び基板処理装置
KR102646804B1 (ko) 실리콘 질화물층을 포함하는 기판을 처리하는 방법
KR100545174B1 (ko) 반도체 소자의 트렌치 제조 방법
WO2021231456A1 (en) Method for dry etching silicon carbide films for resist underlayer applications