CN116313777A - 基板处理方法 - Google Patents

基板处理方法 Download PDF

Info

Publication number
CN116313777A
CN116313777A CN202211410560.5A CN202211410560A CN116313777A CN 116313777 A CN116313777 A CN 116313777A CN 202211410560 A CN202211410560 A CN 202211410560A CN 116313777 A CN116313777 A CN 116313777A
Authority
CN
China
Prior art keywords
silicon nitride
etching
nitride layer
processing
ono stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211410560.5A
Other languages
English (en)
Inventor
权捧秀
裵世雄
宋银眞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TES Co Ltd
Original Assignee
TES Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220136823A external-priority patent/KR20230069818A/ko
Application filed by TES Co Ltd filed Critical TES Co Ltd
Publication of CN116313777A publication Critical patent/CN116313777A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357Generation remote from the workpiece, e.g. down-stream
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32798Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853Hygiene
    • H01J37/32862In situ cleaning of vessels and/or internal parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3343Problems associated with etching
    • H01J2237/3346Selectivity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32733Means for moving the material to be treated
    • H01J37/32788Means for moving the material to be treated for extracting the material from the process chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据本发明的基板处理方法是对包括氧化硅层与氮化硅层交替叠层的ONO堆叠的基板进行处理的方法,包括以下步骤:(a)对所述ONO堆叠的氮化硅层进行一次干式刻蚀;(b)生成氧自由基,利用氧自由基对所述ONO堆叠的氧化硅层进行处理;以及(c)对所述ONO堆叠的氮化硅层进行二次干式刻蚀。

Description

基板处理方法
技术领域
本发明涉及一种对包括氧化硅层与氮化硅层交替叠层的氧化物-氮化物-氧化物(Oxide-Nitride-Oxide,ONO)堆叠的基板进行处理的方法。更具体来说,涉及一种在ONO堆叠中对氮化物层选择性地进行干式刻蚀的方法。
背景技术
在制造半导体元件时存在在基板上形成氧化硅层与氮化硅层交替叠层的ONO堆叠(stack)的情况。为了在ONO堆叠中对氮化硅层选择性地进行刻蚀,应应用具有比氧化硅层高的刻蚀选择比的刻蚀剂。
在干式刻蚀工艺中,为对氮化硅层选择性地进行刻蚀,主要使用四氟化碳(CF4)、三氟化氮(NF3)等作为刻蚀气体。另一方面,在进行氮化硅干式刻蚀时不太使用单氟甲烷(CH3F)或二氟甲烷(CH2F2)等含有氢的刻蚀气体,这是因为在将刻蚀气体等离子体化时生成由氢自由基形成的厚的聚合物膜。这种厚的聚合物膜使氮化硅膜的刻蚀率下降。
另一方面,近来ONO堆叠的层数变高,达到200层~300层。在这种情况,存在以下问题点:与表面相邻的氮化硅层(即,处于ONO堆叠的上端的氮化物层)被快速地刻蚀,相反,与基板相邻的氮化硅层(即,处于ONO堆叠的下端的氮化物层)的刻蚀效率下降。另外,在对氮化硅层进行选择性刻蚀期间,存在氧化硅层的一部分消失或者氧化硅层的厚度变薄等氧化硅层受到损伤的问题点。
发明内容
[发明所要解决的问题]
本发明欲解决的课题是提供一种在ONO堆叠中对氮化硅层选择性地进行刻蚀时可减少或抑制氧化硅层的损伤的基板处理方法。
另外,本发明欲解决的课题是提供一种可对ONO堆叠的刻蚀轮廓进行调节的基板处理方法。
[解决问题的技术手段]
用于解决所述课题的根据本发明实施例的基板处理方法是对包括氧化硅层与氮化硅层交替叠层的ONO堆叠的基板进行处理的方法,其特征在于包括以下步骤:(a)对所述ONO堆叠的氮化硅层进行一次干式刻蚀;(b)生成氧自由基,利用氧自由基对所述ONO堆叠的氧化硅层进行处理;以及(c)对所述ONO堆叠的氮化硅层进行二次干式刻蚀。
如上所述,在根据本发明的基板处理方法中,在所述一次干式刻蚀步骤与所述二次干式刻蚀步骤之间包括氧自由基处理步骤。即,在本发明中,在一次刻蚀步骤之后,并非马上进行二次刻蚀步骤,而是在一次刻蚀步骤之后通过利用氧自由基对基板进行处理并对ONO堆叠的氧化物层进行钝化(passivation),从而可减少或抑制ONO堆叠的氧化物层损伤。
所述氧自由基可由选自O2、O3、N2O、NO、N2O2及H2O的源生成。
所述(b)步骤可利用在远程等离子体系统中生成的氧自由基。
在所述(a)步骤及(c)步骤中将多种气体等离子体化以对所述氮化硅层进行刻蚀,且所述多种气体可包括除三氟化氮(NF3)以外的含有氟的第一气体及含有氢的第二气体。
所述多种气体中所包含的氟与氢的原子比(F:H)可为15:1以上且小于22.5:1。作为另一例,所述多种气体中所包含的氟与氢的原子比(F:H)可为22.5:1以上且35:1以下。
为了实现所述多种气体的等离子体化,可利用具有15MHz以上且小于60MHz的射频(radio frequency,RF)频率的高频率功率。
用于解决所述课题的根据本发明另一实施例的基板处理方法是对包括氧化硅层与氮化硅层交替叠层的ONO堆叠的基板进行处理的方法,其特征在于包括以下步骤:(a)对所述ONO堆叠的氮化硅层进行m次(m为2以上的自然数)干式刻蚀;以及(b)对所述ONO堆叠的氮化硅层进行n次(n为2以上的自然数)干式刻蚀,所述(a)步骤及所述(b)步骤包括一次以上的氧自由基处理步骤,所述氧自由基处理步骤为在干式刻蚀与干式刻蚀之间利用氧自由基对所述ONO堆叠的氧化硅层进行处理。
所述氧自由基可选自O2、O3、N2O、NO、N2O2及H2O。
所述氧自由基处理步骤可利用在远程等离子体系统中生成的氧自由基。
在执行所述(a)步骤后,可从工艺腔室中卸载所述基板,并对所述工艺腔室进行清洁。
所述清洁可利用氧自由基执行。
在进行所述清洁时应用的氧自由基与在所述(a)步骤及所述(b)步骤中应用的氧自由基相比可在更高的RF功率条件下产生。
所述(a)步骤及(b)步骤各自的干式刻蚀将多种气体等离子体化以对所述氮化硅层进行刻蚀,且所述多种气体可包括除三氟化氮(NF3)以外的含有氟的第一气体及含有氢的第二气体。
所述多种气体中所包含的氟与氢的原子比(F:H)可为15:1以上且小于22.5:1。作为另一例,所述多种气体中所包含的氟与氢的原子比(F:H)可为22.5:1以上且35:1以下。
为了实现所述多种气体的等离子体化,可利用具有15MHz以上且小于60MHz的RF频率的高频率功率。
[发明的效果]
在根据本发明的基板处理方法中,在一次干式刻蚀步骤与二次干式刻蚀步骤之间包括氧自由基处理步骤。即,在本发明中,在一次刻蚀步骤之后,并非马上进行二次刻蚀步骤,而是在一次刻蚀步骤之后通过利用氧自由基对基板进行处理,从而可获得对氧化物层的钝化效果,因此,在进行后续氮化物层干式刻蚀时,可减少或抑制氧化物层损伤。这是因为由于施加氧自由基而硅层的表面在热力学上变得稳定化。
另外,在根据本发明的基板处理方法中,在进行整体刻蚀循环中的一部分后,在从工艺腔室卸载基板后,可对所述工艺腔室内部进行清洁。利用氧自由基对工艺腔室进行清洁,从而可去除堆积在工艺腔室壁的氟。
另外,在根据本发明的基板处理方法中,通过对用于对ONO堆叠的氮化物层选择性地进行刻蚀的多种气体中所包含的氟与氢的原子比进行控制,从而可对ONO堆叠的刻蚀轮廓进行控制。
附图说明
图1示出在不进行氧自由基处理的情况下进行氮化硅层刻蚀的结果。
图2及图3示出在刻蚀中间进行氧自由基处理与氮化硅层刻蚀的结果。
图4相对地示出根据氧自由基处理时间及功率最上部氮化硅层的刻蚀深度、中间部氮化硅层的刻蚀深度及最下部氮化硅层的刻蚀深度相对于最上部氮化硅层的刻蚀深度。
图5示出根据刻蚀气体中所包含的氟与氢的原子比的ONO堆叠的最上部氮化硅层与最下部氮化硅层的相对刻蚀率。
[符号的说明]
N:氮化硅层
O:氧化硅层
Sub:硅基板
具体实施方式
参照附图以及以下详细描述的实施例,本发明的优点及特征、以及达成其等的方法将变得明确。然而,本发明不限定于以下揭示的实施例,而是以彼此不同的各种形态实现。
以下,参照附图针对根据本发明优选实施例的基板处理方法详细地进行说明,如下所示。
根据本发明的基板处理方法在基座上装载有基板的工艺腔室中执行。在基板上形成氧化硅层与氮化硅层交替叠层的氧化物-氮化物-氧化物(Oxide-Nitride-Oxide,ONO)堆叠。例如,ONO堆叠可具有氧化硅层与氮化硅层叠层数次、数十次、甚至叠层200层~300层的结构。如图1至图3所示,ONO堆叠可例示性地由9个层的氧化硅层及8个层的氮化硅层形成。
根据本发明的对形成有ONO堆叠的基板进行处理的方法的特征在于包括一次刻蚀步骤及二次刻蚀步骤,且在一次刻蚀步骤与二次刻蚀步骤之间包括氧自由基施加步骤。即,在本发明中,在一次刻蚀之后,并非马上进行二次刻蚀,而是在一次刻蚀之后执行氧自由基处理步骤,然后进行二次刻蚀。
更具体来说,根据本发明的基板处理方法包括以下步骤:对ONO堆叠的氮化硅层进行m次(m为2以上的自然数)干式刻蚀;以及对ONO堆叠的氮化硅层进行n次(n为2以上的自然数)干式刻蚀,且在m次干式刻蚀中所包含的任一干式刻蚀与后续干式刻蚀之间、及/或n次干式刻蚀中所包含的任一干式刻蚀与后续干式刻蚀之间、及/或m次干式刻蚀中的最后一次干式刻蚀与n次干式刻蚀中的第一次干式刻蚀之间包括氧自由基处理步骤。
如上所述,在后续刻蚀之前,通过氧自由基处理可获得对氧化物层的钝化效果,因此,在进行后续刻蚀时,可减少氧化物层的损伤。这被认为是因为由于氧自由基处理而ONO堆叠的硅层的表面在热力学上变得稳定化。
氧自由基代表性地可由O2源生成。作为另一例,氧自由基可由包含氧原子的其他源、例如选自O3、N2O、NO、N2O2及H2O的源生成。
氧自由基处理可利用在进行刻蚀的工艺腔室内部将包含氧原子的源等离子体化而产生的氧自由基。优选为,氧自由基可利用在远程等离子体系统中生成的氧自由基。在利用在远程等离子体系统中生成的氧自由基的情况,具有即使不改变进行刻蚀的工艺腔室内部的RF功率等等离子体产生条件亦可产生氧自由基的优点。
用于在工艺腔室内部或远程等离子体系统中从氧生成氧自由基的条件可应用15MHz~50MHz的RF频率、500W~2500W的RF功率、电容性耦合等离子体(CapacitivelyCoupled Plasma,CCP)模式的RF条件。另外,可利用1000sccm~3000sccm的氧(O2)气作为反应气体,且可一同利用50sccm~1000sccm的氩气。
氧自由基处理时间可为10秒~120秒。另外,在进行氧自由基处理时,可提出0.3托(Torr)~10托的工艺压力、0~50℃的基座表面温度等,但不限定于此,可应用公知的各种工艺条件。
第一刻蚀步骤及二次刻蚀步骤与氧自由基处理步骤可以原位(in-situ)方式进行。将氧化硅层与氮化硅层交替叠层的基板装载到工艺腔室,且在对氮化膜进行循环刻蚀(例如60次)后从工艺腔室卸载基板,以便刻蚀进行到期望的水平及/或垂直方向深度。
此处,循环刻蚀在中间追加氧自由基处理步骤。在所有的刻蚀步骤之间可包括氧自由基处理步骤。作为另一例,也可应用如每几次刻蚀实施一次氧自由基处理般的方式。例如,可以刻蚀1-氧自由基处理-刻蚀2-氧自由基处理-刻蚀3-氧自由基处理-刻蚀4-…来进行。作为另一例,可以刻蚀1、刻蚀2、刻蚀3-氧自由基处理-刻蚀4、刻蚀5、刻蚀6-氧自由基处理-刻蚀7、刻蚀8、刻蚀9…的顺序来进行。
作为另一例,所述第一刻蚀步骤及二次刻蚀步骤与所述氧自由基处理步骤可以非原位(ex-situ)方式进行。此情形可包括在一次刻蚀后从工艺腔室卸载基板并对所述工艺腔室进行清洁的步骤。二次刻蚀可在进行一次刻蚀的工艺腔室或另外的工艺腔室中执行。
在非原位方式中,在将第一个基板装载到工艺腔室并对氮化物层进行到固定深度后,循环刻蚀(例如20次)中间包括氧自由基处理,从工艺腔室中卸载基板并以待机状态移送(到负载锁定工艺腔室或装载端口(load pot))且暴露于大气中,在此期间利用氧自由基对工艺腔室进行清洁并去除堆积在工艺腔室壁的氟。之后,与将第一个基板再次投入到工艺腔室相比,不如在将第二个基板投入到工艺腔室后进行循环刻蚀直到达成固定深度,且依序按照期望的次数(例如3次*20=60循环)对期望张数的基板(例如25张晶片)进行处理。
在基板被卸载的状态下,在用于去除在工艺腔室内壁残留的氟成分的清洁步骤中通常使用氮等离子体,但本发明考虑到在工艺腔室内残留的氟作为碳聚合物残留这一点,利用去除效率高的氧自由基来去除在工艺腔室内壁存在的残留氟成分。
在原位方式的情况,存在氟成分堆积在工艺腔室壁而以后作为颗粒落下来的问题,但非原位方式可解决这种问题。在非原位方式的情况,除了去除在工艺腔室中堆积的氟的清洗概念之外,在进行工艺后,在基板暴露于大气且待机期间,基板温度与工艺腔室内部气氛为与进行工艺前的气氛相同的状态,从而与原位方式相比具有可保持工艺初期气氛的优点。另外,在非原位方式的情况,在从工艺腔室卸载基板并暴露于大气中期间与空气中所包含的氧进行反应,从而具有可获得更高的钝化效果的优点。
最终,在非原位方式的情况,与原位相比,尽管存在产量(throughput)损害,但可表现出如上所述的很多技术性优点。
另一方面,在装载有基板的状态下刻蚀循环中间的氧自由基产生条件与在基板被卸载的状态下用于工艺腔室清洁的氧自由基处理条件彼此不同。在进行刻蚀循环中间的氧自由基处理时,将用于产生氧自由基的RF功率控制得高以使钝化效果在图案内部充分地产生,相比之下,在进行用于工艺腔室清洁的氧自由基处理时,为了减少等离子体对工艺腔室部件的损坏且完全去除残留的氟,将RF功率控制得相对低,同时可使自由基处理时间相对变长。
在根据本发明的基板处理方法中,在一次刻蚀步骤及二次刻蚀步骤中将多种气体供给到工艺腔室内并对氮化硅层选择性地进行刻蚀。以下,对一次刻蚀步骤及二次刻蚀步骤详细地进行说明。
首先,为了进行对氮化硅层的选择性刻蚀,在本发明中将多种气体供给到工艺腔室内。多种气体包含含有氟(F)的第一气体及含有氢(H)的第二气体。
另一方面,在本发明中优选为从第一气体排除三氟化氮(NF3)。三氟化氮(NF3)由于不仅对氮化硅层进行刻蚀,而且在一定程度上也对氧化硅层进行刻蚀,因此优选为尽可能从用于对氮化硅层进行选择性刻蚀的多种气体中排除。
在本发明中,第一气体及第二气体在工艺腔室内部、例如喷头内部被等离子体化。
作为用于进行等离子体刻蚀的工艺条件,优选为利用刻蚀装置的RF电源对喷头施加具有15MHz以上且小于60MHz的RF频率的高频功率,且更优选为15MHz~50MHz的RF频率。在RF频率为如13.56MHz般小于15MHz的情况,多种气体的等离子体化、分解效率低,且因此大部分刻蚀自由基在上部侧的氮化硅层中被消耗。因此,在RF频率小于15MHz的情况,由于下部侧的氮化硅层的刻蚀难以顺利进行,且因上部侧的氮化硅层的过刻蚀而可能产生如图案崩塌等损坏,因此优选为RF频率为15MHz以上。另一方面,在RF频率为如60MHz、67.8MHz般60MHz以上的情况,因过度的离子化、分解效率而即使通过调节其他工艺条件也可能难以获得期望的刻蚀轮廓。
另外,在本发明中使用的等离子体模式在电感性耦合等离子体(InductivelyCoupled Plasma,ICP)模式或电容性耦合等离子体(Capacitively Coupled Plasma,CCP)模式中更优选为CCP模式。这是因为在CCP模式的情况,由于与ICP模式相比均匀性优异,因此在大容量基板处理中器件可具有更均匀的工艺结果。
除此之外,作为用于进行等离子体刻蚀的工艺条件,可提出700W~2500W的RF功率、0.3托(Torr)~10托的工艺压力、0~50℃的基座表面温度等,但并非限定于此,且可应用公知的各种工艺条件。
所述多种气体中所包含的氟与氢的原子比(F:H)优选为15:1~35:1。氟与氢的原子比(F:H)可通过对含氟气体与含氢气体的流量进行控制来达成。
在氟与氢的原子比(F:H)小于15:1的情况,存在过多的氢,由等离子体生成的聚合物膜在氧化硅层及氮化硅层表面形成得厚,因此氮化硅层的刻蚀率可能大大下降。相反,在氟与氢的原子比(F:H)超过35:1的情况,因氢不足而使聚合物膜形成得过薄,因此氧化硅膜的刻蚀率也变高,因而可能对图案造成损坏。
所述第一气体可为四氟化碳(CF4)。所述第二气体可为选自二氟甲烷(CH2F2)、单氟甲烷(CH3F)、甲烷(CH4)、氢(H2)、氨(NH3)及三氟甲烷(CHF3)中的一种以上。更优选为第一气体为四氟化碳(CF4),且第二气体为二氟甲烷(CH2F2)。第一气体的流量可确定为约800sccm以下,且第二气体的流量可确定为200sccm以下,但不限定于此。
另一方面,多种气体可额外包含氮及氧。氮结合成NO并有助于对氮化硅层进行刻蚀。另外,氧有助于去除工艺副产物。氮可以例如2000sccm以下的流量供给到工艺腔室内,且氧可以例如3000sccm以下的流量供给到工艺腔室内。
在对氮化硅层进行选择性刻蚀之后,在刻蚀过程中可执行去除在氮化硅层表面形成的凝缩膜的热处理。热处理可在80℃~300℃的温度范围内执行。
氧自由基施加效果
在图1中示出在不进行氧自由基处理的情况下进行氮化硅层刻蚀的结果。在图1至图3中,Sub是指硅基板,O是指氧化硅层,N是指氮化硅层。
图1示出从最上部的氮化硅层向最下部的氮化硅层以逐渐减小的刻蚀率进行刻蚀的例子。参照图1,可看出以下结果:最上部的氮化硅层快速地被刻蚀,相反,最下部的氮化硅层最慢地被刻蚀。另外,根据图1,可看出氧化硅层不期望地受到损伤。
在图2、图3中示出在刻蚀中间进行氧自由基处理与氮化硅层刻蚀的结果。
图2示出以下例子:从最上部的氮化硅层向厚度方向中间部的氮化硅层以逐渐增加的刻蚀率进行刻蚀,且从厚度方向中间部的氮化硅层向最下部的氮化硅层以逐渐减小的刻蚀率进行刻蚀。可看出以下结果:中间部的氮化硅层快速地被刻蚀,相反,最下部的氮化硅层相对慢地、而且最上部的氮化硅层最慢地被刻蚀。
图3示出从最上部的氮化硅层向最下部的氮化硅层以逐渐增加的刻蚀率进行刻蚀的例子。可看出以下结果:最下部的氮化硅层快速地被刻蚀,相反,最上部的氮化硅层最慢地被刻蚀。
另外,根据图2、图3,可看出几乎不发生不期望的氧化硅层的损伤。
图4相对地示出根据氧自由基处理时间及功率的最上部氮化硅层的刻蚀深度(T)、中间部氮化硅层的刻蚀深度(C)及最下部氮化硅层的刻蚀深度(B)相对于最上部氮化硅层的刻蚀深度(T)。每次12秒,共刻蚀4次(×4 12")。
参照图4的左侧可看出,在刻蚀与刻蚀之间包括40秒(40")氧自由基处理的情况,与不包括氧自由基处理的参考(reference,Ref.)相比,中间部氮化硅层的刻蚀进行得快,以及在包括80秒(80")氧自由基处理的情况,最下部氮化硅层的刻蚀进行得快。
参照图4的右侧可看出,利用功率为1700W的氧自由基处理,中间部及最下部的刻蚀深度相对大。
另外,关于在无图案晶片(Non Pattern Wafer,NPW)中不进行氧自由基处理的情况与包括40秒氧自由基处理的情况,对均匀度、氧化膜刻蚀选择比及刻蚀率进行评估并示出于表1。
[表1]
Figure BDA0003938353630000091
参照表1,均匀度(Unif.)及刻蚀率(E/R)的差异不大,但对氧化膜(Tox)的刻蚀选择比(Sel.)的差异显著,且此情形可看出在刻蚀步骤中间包括的氧自由基处理的效果。
在本发明中,如上所述刻蚀气体中包含含有氢的气体及含有氟的气体,且通过调节氟与氢的原子比来调节刻蚀轮廓。另外,在本发明中,在刻蚀中间通过氧自由基处理调节刻蚀轮廓的同时,获得对氧化硅层的钝化效果。
ONO堆叠的刻蚀轮廓控制
使用四氟化碳(CF4)与二氟甲烷(CH2F2)作为在ONO堆叠中对氮化硅层选择性地进行刻蚀的刻蚀气体,且以表2的氟与氢的原子比(F:H)控制流量。除此之外,应用如下所示的工艺条件。
-RF电源的RF频率:27.12MHz
-RF电源的RF功率:1000W
-等离子体模式:CCP模式
-腔室内部压力1托
-基座表面温度:室温
表2示出表示根据氟与氢的原子比(F:H)的SiN刻蚀率、SiO2刻蚀率及最上部的氮化硅层对最下部的氮化硅层的刻蚀率的T/B比率。
在表2中,SiN刻蚀率及SiO2刻蚀率是通过非图案晶片工艺结果获得的值。
而且,T/B比率表示最上部的氮化硅层对最下部的氮化硅层的刻蚀率。在T/B比率为1的情况,最下部的氮化硅层与最上部的氮化硅层的刻蚀率相同。在T/B比率大于1的情况,最上部的氮化硅层比最下部的氮化硅层被刻蚀得更多。相反,在T/B比率小于1的情况,最下部的氮化硅层比最上部的氮化硅层被刻蚀得更多。
[表2]
Figure BDA0003938353630000101
参照表2可看出,在氟与氢的原子比(F:H)不到15:1的情况,几乎不进行最下部的氮化硅层的刻蚀。氟与氢的原子比(F:H)不到15:1的情形是指与其他例子相比氢比率相对高。由于氢比率非常高,因此在进行等离子体刻蚀时来源于等离子体的聚合物膜在氧化硅层及氮化硅层表面形成得非常厚,因此氮化硅层看起来几乎未被刻蚀。因此,氟与氢的原子比(F:H)优选为15:1以上。
另外,参照表1可看出,在氟与氢的原子比(F:H)超过35:1的情况,产生图案崩塌。观察到由于氢比率非常低,聚合物膜在氧化硅层及氮化硅层表面形成得薄,因此氧化硅层的刻蚀量也大大增加,从而产生图案崩塌。因此,氟与氢的原子比(F:H)优选为35:1以下。
图5示出根据刻蚀气体中所包含的氟与氢的原子比的ONO堆叠的最上部氮化硅层与最下部氮化硅层的相对刻蚀率。
参照表2及图5,在氟与氢的原子比(F:H)为15:1的情况,表示最上部的氮化硅层对最下部的氮化硅层的刻蚀率的T/B比率显示为约2.6,且在氟与氢的原子比(F:H)为18:1的情况,T/B比率显示为约2.3。此情形在需要越向最下部的氮化硅层刻蚀率相对逐渐下降时可有用。
另外,在氟与氢的原子比(F:H)为22.5:1的情况,T/B比率显示为约1.0,且此情形在需要使最上部的氮化硅层与最下部的氮化硅层的刻蚀率大体上均一时可有用。
另外,在氟与氢的原子比(F:H)为25:1、30:1、35:1的情况,T/B比率显示为小于1.0,且此情形在需要越向最下部的氮化硅层刻蚀率逐渐升高时可有用。
另外,可看出氟与氢的原子比(F:H)从22.5:1变高到30:1时T/B比率变低,但氟与氢的原子比(F:H)从30:1变高到35:1时T/B比率反而增加。
如上所述,利用根据本发明的基板处理方法,可获得以下效果:可进行相对于氧化硅层的氮化硅层的选择性刻蚀,且通过对刻蚀气体中所包含的氟与氢的原子比进行控制也可对形成在基板上的氮化硅层的刻蚀轮廓进行调节。
特别是,通过将氟与氢的原子比(F:H)控制为22.5:1以上且35:1以下,在多层的氮化硅层中可从最上部的氮化硅层到最下部的氮化硅层均匀地进行刻蚀,或者从最上部的氮化硅层越向最下部的氮化硅层逐渐刻蚀得更多,从而可控制刻蚀轮廓。
另一方面,即使在将RF频率固定为50MHz时,通过将氟与氢的原子比(F:H)调节为15:1~35:1,也可获得与表2相似的T/B比率结果。
相反,在将RF频率固定为60MHz时,即使以各种RF功率及压力对工艺配方进行变更,也无法对氮化硅层的厚度方向轮廓进行调节。这是源于在进行等离子体刻蚀时离子化、分解效率过大。因此,从这种结果可看出适用于根据本发明的基板处理方法的RF频率更优选为小于60MHz。
以上,虽然以本发明的实施例为中心进行说明,但可在本领域技术人员的水平上进行各种变更或变形。这种变更与变形在不脱离本发明的范围的情况下均可属于本发明。因此,本发明的权利范围应根据以上所记载的权利要求来判断。

Claims (12)

1.一种基板处理方法,是对包括氧化硅层与氮化硅层交替叠层的ONO堆叠的基板进行处理的方法,其特征在于,包括以下步骤:
(a)对所述ONO堆叠的氮化硅层进行一次干式刻蚀;
(b)生成氧自由基,利用氧自由基对所述ONO堆叠的氧化硅层进行处理;以及
(c)对所述ONO堆叠的氮化硅层进行二次干式刻蚀。
2.根据权利要求1所述的基板处理方法,其特征在于,
所述氧自由基由选自O2、O3、N2O、NO、N2O2及H2O的源生成。
3.根据权利要求1所述的基板处理方法,其特征在于,
所述(b)步骤利用在远程等离子体系统中生成的氧自由基。
4.一种基板处理方法,是对包括氧化硅层与氮化硅层交替叠层的ONO堆叠的基板进行处理的方法,其特征在于,包括以下步骤:
(a)对所述ONO堆叠的氮化硅层进行m次(m为2以上的自然数)干式刻蚀;
(b)对所述ONO堆叠的氮化硅层进行n次(n为2以上的自然数)干式刻蚀,
所述(a)步骤及所述(b)步骤包括一次以上的氧自由基处理步骤,所述氧自由基处理步骤为在干式刻蚀与干式刻蚀之间利用氧自由基对所述ONO堆叠的氧化硅层进行处理。
5.根据权利要求4所述的基板处理方法,其特征在于,
所述氧自由基处理步骤利用在远程等离子体系统中生成的氧自由基。
6.根据权利要求4所述的基板处理方法,其特征在于,
在执行所述(a)步骤后,从工艺腔室中卸载所述基板,并对所述工艺腔室进行清洁。
7.根据权利要求6所述的基板处理方法,其特征在于,
所述清洁利用氧自由基执行。
8.根据权利要求7所述的基板处理方法,其特征在于,
在进行所述清洁时应用的氧自由基与在所述(a)步骤及所述(b)步骤中应用的氧自由基相比在更高的射频功率条件下产生。
9.根据权利要求4所述的基板处理方法,其特征在于,
所述(a)步骤及所述(b)步骤各自的干式刻蚀将多种气体等离子体化以对所述氮化硅层进行刻蚀,且所述多种气体包括除三氟化氮(NF3)以外的含有氟的第一气体及含有氢的第二气体。
10.根据权利要求9所述的基板处理方法,其特征在于,
所述多种气体中所包含的氟与氢的原子比(F:H)为15:1以上且小于22.5:1。
11.根据权利要求9所述的基板处理方法,其特征在于,
所述多种气体中所包含的氟与氢的原子比(F:H)为22.5:1以上且35:1以下。
12.根据权利要求9所述的基板处理方法,其特征在于,
为了实现所述多种气体的等离子体化,利用具有15MHz以上且小于60MHz的射频频率的高频率功率。
CN202211410560.5A 2021-11-12 2022-11-11 基板处理方法 Pending CN116313777A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210155334 2021-11-12
KR10-2021-0155334 2021-11-12
KR10-2022-0136823 2022-10-21
KR1020220136823A KR20230069818A (ko) 2021-11-12 2022-10-21 기판 처리 방법

Publications (1)

Publication Number Publication Date
CN116313777A true CN116313777A (zh) 2023-06-23

Family

ID=86324098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211410560.5A Pending CN116313777A (zh) 2021-11-12 2022-11-11 基板处理方法

Country Status (2)

Country Link
US (1) US20230154731A1 (zh)
CN (1) CN116313777A (zh)

Also Published As

Publication number Publication date
TW202320160A (zh) 2023-05-16
US20230154731A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
KR102550244B1 (ko) 유전체 재료의 식각을 위한 사전 세척
JP6373150B2 (ja) 基板処理システム及び基板処理方法
TWI254363B (en) Chamber cleaning method
WO2007097822A2 (en) Enhancement of remote plasma source clean for dielectric films
US11183393B2 (en) Atomic layer etching using acid halide
KR102272823B1 (ko) 에칭 방법 및 에칭 장치
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
TWI405260B (zh) A plasma etching treatment method and a plasma etching processing apparatus
JP2019197903A (ja) 処理装置
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
CN113498442A (zh) 清洁处理腔室的方法
CN112930580A (zh) 处理腔室部件的清洁方法
TW202032659A (zh) 蝕刻方法、蝕刻殘渣之去除方法及記憶媒體
CN116313777A (zh) 基板处理方法
TWI836713B (zh) 基板處理方法
US7833911B2 (en) Method of manufacturing semiconductor device, apparatus of manufacturing semiconductor device and semiconductor device
KR20230069818A (ko) 기판 처리 방법
JPH1098019A (ja) 表面清浄化方法
KR102646804B1 (ko) 실리콘 질화물층을 포함하는 기판을 처리하는 방법
TWI836553B (zh) 對包括氮化矽層的板進行處理的方法
US11658038B2 (en) Method for dry etching silicon carbide films for resist underlayer applications
CN111819669B (zh) 形成气隙的系统及方法
US11804380B2 (en) High-throughput dry etching of films containing silicon-oxygen components or silicon-nitrogen components by proton-mediated catalyst formation
TWI837338B (zh) 基板處理方法及基板處理裝置
JP2023065412A (ja) 基板処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination