CN111344834B - 氮化硅膜的干法蚀刻速率降低 - Google Patents

氮化硅膜的干法蚀刻速率降低 Download PDF

Info

Publication number
CN111344834B
CN111344834B CN201880072836.9A CN201880072836A CN111344834B CN 111344834 B CN111344834 B CN 111344834B CN 201880072836 A CN201880072836 A CN 201880072836A CN 111344834 B CN111344834 B CN 111344834B
Authority
CN
China
Prior art keywords
nitrogen
containing gas
silicon
gas
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880072836.9A
Other languages
English (en)
Other versions
CN111344834A (zh
Inventor
M·W·蒋
H·俞
D·帕德希
T-J·龚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN111344834A publication Critical patent/CN111344834A/zh
Application granted granted Critical
Publication of CN111344834B publication Critical patent/CN111344834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本文所描述的实施方式涉及形成氮化硅膜的方法。在一个实施方式中，使包括含硅气体和第一含氮气体的第一工艺气体组流入工艺腔室中。通过以第一频率和第一功率水平将第一射频功率施加到所述第一工艺气体组来沉积初始化层。中断所述第一工艺气体组的所述第一含氮气体的第一流动，并且使包括所述含硅气体、第二含氮气体和含氢气体的第二工艺气体组流入所述工艺腔室中。通过以高于所述第一频率的第二频率和高于所述第一功率水平的第二功率水平将第二RF功率施加到所述第二工艺气体组来在所述初始化层上沉积体氮化硅层。

Description

氮化硅膜的干法蚀刻速率降低
背景技术
技术领域
本公开内容的实施方式总体上涉及形成氮化硅硬掩模。更具体地，本公开内容的实施方式涉及一种使用等离子体增强化学气相沉积(PECVD)工艺形成氮化硅硬掩模的方法。
相关技术描述
使用半导体器件处理形成存在于电气装置中的集成电路。在集成电路的制造中，使用沉积工艺来在半导体基板上沉积各种材料的层。为了在基板上形成特征，使用蚀刻工艺去除基板和/或沉积在基板上的介电层的部分。
使用硬掩模蚀刻以用于具有常规的光刻胶无法承受的高分辨率的深、高深宽比特征。在蚀刻之前，将硬掩模沉积在基板和/或沉积的介电层之上。当待蚀刻的下面层具有类似于用于图案化基板或沉积的介电层的光刻胶的蚀刻速率时，使用硬掩模作为阻挡层。硬掩模具有与待蚀刻的下面层不同的性质，以便保护下面层的将不去除的部分。使用标准光刻技术在氮化硅硬掩模中限定图案。然后，通过等离子体蚀刻、气体蚀刻、物理干法蚀刻或化学干法蚀刻来蚀刻硬掩模，以通过暴露将成为特征的区域来在氮化硅中限定图案。随着集成电路的最小特征大小不断减小，需要一种形成膜以用作抵抗腐蚀和图案变化的硬掩模的改进的工艺，从而为集成电路提供具有光滑表面和侧壁的特征。因此，需要具有高选择性、低蚀刻速率和低弯曲增量的硬掩模。
氮化硅硬掩模的选择性、蚀刻速率和弯曲增量基于密度和折射率来进行优化。此外，具有高压缩应力的氮化硅硬掩模是致密的并富含氮，并且当前等离子体增强化学气相沉积(PECVD)工艺无法形成氮化硅膜以供用作致密且富含氮的硬掩模。由于高沉积速率，与从原子层沉积膜(ALD)形成的氮化硅硬掩模相比，当前PECVD工艺形成具有显著地更高的蚀刻速率、更低的选择性和更高的弯曲增量的氮化硅硬掩模。然而，与由PECVD形成的膜相比，由ALD形成的氮化硅膜具有较高成本和较低产量。因此，需要一种形成具有高密度和折射率的氮化硅膜的方法的改进的工艺。
发明内容
在一个实施方式中，提供了一种用于形成氮化硅膜的方法。所述方法包括：将包括表面的基板设置在腔室中；以第一总流率来使含硅气体和第一含氮气体流入所述腔室中；通过以第一功率水平将第一射频(RF)功率施加到所述含硅气体和所述第一含氮气体来在所述基板的所述表面上沉积含硅和氮层；中断所述含硅气体和所述第一含氮气体的流动并使第二含氮气体流入所述腔室中；以及通过以高于所述第一功率水平的第二功率水平将第二RF功率施加到所述第二含氮气体来处理所述含硅和氮层。所述第二含氮气体的流率高于所述第一总流率。重复进行以下操作直到形成具有预确定的厚度的膜：所使所述含硅气体和所述第一含氮气体流动，沉积所述含硅和氮层，中断所述含硅气体和所述第一含氮气体的流动并且使所述第二含氮气体流动，以及处理所述含硅和氮层。
在另一个实施方式中，提供了一种用于形成氮化硅膜的方法。所述方法包括：将包括表面的基板设置在腔室中；使包括含硅气体和第一含氮气体的第一工艺气体组流入所述腔室中；通过以第二频率和第三功率水平将第三射频(RF)功率施加到所述第一工艺气体组来在所述基板的所述表面上沉积初始化层；中断所述第一工艺气体组的所述第一含氮气体的流动并使包括所述含硅气体、第二含氮气体和含氢气体的第二工艺气体组流入所述腔室中；以及通过以高于所述第二频率的第一频率和高于所述第三功率水平的第一功率水平将第一RF功率施加到所述第二工艺气体组来在所述初始化层上沉积体氮化硅层。所述第一工艺气体组是不含双原子氢气体的，并且所述第二工艺气体组是不含双原子氮气体的。
在又一个实施方式中，提供了一种用于形成氮化硅膜的方法。所述方法包括：将包括表面的基板设置在腔室中；以第一总流率来使包括含硅气体和第一含氮气体的第一工艺气体组流入所述腔室中；通过在所述腔室的小于8托的第一压力下以10兆赫兹(MHz)与20MHz的第一频率和约50瓦特(W)至约100W的第一功率水平将第一射频(RF)功率施加到所述第一工艺气体组达约1秒至约5秒的持续时间来在所述基板的所述表面上沉积含硅和氮层；中断所述第一工艺气体组的流动；以第二总流率来使包括第二含氮气体的第二工艺气体组流入所述腔室中；通过在所述腔室的第二压力下以所述第一频率和约80W至约120W的第二功率水平将第二RF功率施加到所述第二工艺气体组达约5秒至15秒的持续时间来处理所述含硅和氮层。所述第二总流率高于所述第一总流率，所述第二功率水平高于所述第一功率水平，并且所述腔室的所述第一压力高于所述腔室的所述第二压力。重复进行以下操作直到形成具有预确定的厚度的第一初始化层：使所述第一工艺气体组流动，沉积所述含硅和氮层，中断所述第一工艺气体组的流动，使所述第二工艺气体组流动，以及处理所述含硅和氮层。中断所述第二工艺气体组的流动并使包括所述含硅气体、第三含氮气体和含氢气体的第三工艺气体组流入所述腔室中。所述第三工艺气体组是不含双原子氮气体的。通过在所述腔室的第三压力下以所述第一频率和所述第一功率水平将所述第一RF功率施加到所述第三工艺气体组达约200秒至300秒的持续时间来在所述第一初始化层上沉积体氮化硅层。所述腔室的所述第二压力高于所述腔室的所述第三压力。
附图说明
为了能够详细地理解本公开内容的上述特征的方式，可以参考实施方式来提供以上简要地概述的本公开内容的更特定的描述，实施方式中的一些在附图中示出。然而，应注意，附图仅示出了示例性实施方式，并且因此不应视为对范围的限制，因为本公开内容可以允许其他等效实施方式。
图1是根据本公开内容的实施方式的等离子体增强化学气相沉积腔室的示意性剖视图。
图2是根据本公开内容的实施方式的通过循环沉积处理来形成氮化硅膜的流程图。
图3是根据本公开内容的实施方式的通过体沉积来形成氮化硅膜的流程图。
图4是根据本公开内容的实施方式的通过组合循环沉积处理和体沉积来形成氮化硅膜的流程图。
为了便于理解，已经尽可能地使用相同的附图标记标示各图共有的相同元件。设想的是，一个实施方式的要素和特征可以有益地并入其他实施方式，而不进一步叙述。
具体实施方式
本公开内容提供了使用PECVD工艺形成氮化硅膜的方法。可以沉积膜，使得它们具有高压缩应力。如本文所描述的那样随时间而改变工艺气体的流动和RF功率提供了具有所需的高选择性、低蚀刻速率和低弯曲增量的氮化硅膜。
图1是用于形成氮化硅膜的方法的PECVD腔室100的示意性剖视图。腔室100的一个示例是由位于加利福尼亚州圣克拉拉(Santa Clara,Calif.)的应用材料公司(AppliedMaterials,Inc.)制造的腔室。应理解，下文描述的PECVD腔室是示例性PECVD腔室和其他PECVD腔室，包括来自其他制造商的PECVD腔室，这些腔室可以与本公开内容的各方面一起使用或进行修改以完成本公开内容的各方面。
腔室100具有腔室主体102，所述腔室102主体包括处理容积104，所述处理容积104包括设置在其中的基板支撑件106以支撑基板101。基板支撑件106包括加热元件110和将基板101保持在基板支撑件106的支撑表面107上的机构(未示出)，诸如静电吸盘、真空吸盘、基板保持夹等。基板支撑件106耦接到连接到升降系统(未示出)的杆108并通过杆108可移动地设置在处理容积104中，所述升降系统使基板支撑件106在升高的处理位置与降低的位置之间移动，从而便于基板101通过开口112传送进出腔室100。
腔室100包括设置在气源116与腔室主体102之间的流量控制器118，诸如质量流量控制(MFC)装置，以控制从气源116到用于将工艺气体分布在处理容积104上的喷头114的工艺气体的流率。喷头114通过RF馈送件124连接到RF功率源122以在处理容积104中由工艺气体产生等离子体。RF功率源122将RF能量提供到喷头114，以便于在喷头114与基板支撑件106之间产生等离子体。杆108被配置为以在支撑表面107与喷头114之间的工艺距离126将基板支撑件106移动到升高的处理位置。真空泵120耦接到腔室主体102以控制处理容积104内的压力。控制器128耦接到腔室100并被配置为在处理期间控制腔室100的各方面。
图2是用于形成适于下面层的性质的膜的方法200的流程图，所述膜用作硬掩模，并且蚀刻化学物质在所述膜上使用。为了便于解释，将参考图1来描述图2。然而，应注意，可以与方法200结合地使用除图1的腔室100之外的腔室。
在操作201处，将包括表面的基板101设置在腔室100中。在一个实施方式中，基板101设置在基板支撑件106的支撑表面107上，所述支撑表面107与喷头114相距工艺距离126。工艺距离126为约250毫米(mm)至约350mm。工艺距离126增加离子轰击以使膜致密。在一个实施方式中，将基板支撑件加热到约300摄氏度(℃)至约500℃。
在操作202处，以第一总流率来使含硅气体和第一含氮气体流入腔室100中。在一个实施方式中，流量控制器118控制来自气源116的含硅气体和第一含氮气体的第一流率，并且喷头114将含硅气体和第一含氮气体分布在处理容积104上。含硅气体可以包括甲硅烷(SiH4)和/或硅烷的二聚物和低聚物，并且含硅气体的流率可以为约每分钟10标准立方厘米(sccm)至约50sccm。第一含氮气体包括氨(NH3)和/或双原子氮气体(N2)。在一些实施方法中，使第一含氮气体的氨以约30sccm至约1500sccm的流率流动并使第一含氮气体的双原子氮气体以约500sccm至约3000sccm的流率流动。在腔室100中，含硅气体的空间速度(空间速度＝(气流的sccm)/(工艺容积的cc))为约0.003min-1至约0.4min-1，第一含氮气体的NH3的空间速度为约0.25min-1至约10min-1，和/或第一含氮气体的N2的空间速度为约0.35min-1至约19min-1。在一个实施方式中，在操作202处，使氩(Ar)以2000sccm至约4000sccm的第一氩流率流动，并且使双原子氢气体(H2)以约500sccm至约1500sccm的第一氢流率流动到腔室100。
在操作203处，沉积约到的含硅和氮层。在沉积期间，以第一频率和第一功率水平将第一射频(RF)功率施加到含硅气体和第一含氮气体，以离子化含硅气体和第一含氮气体。在一个实施方式中，RF功率源122向喷头114提供RF能量，以便于在喷头114与基板支撑件106之间生成等离子体。可以在腔室的小于约6托的第一压力下施加第一RF功率达约1秒至约8秒。第一频率可以是10MHz至约20MHz。第一功率水平在约50W至约100W的范围内。第一RF功率以约0.05W/cm2至约0.35W/cm2的功率密度(功率密度＝功率(W)/基板的表面面积(cm2))被施加。
在操作204a处，在操作203中沉积含硅和氮层之后，中断含硅气体和第一含氮气体的流动。在操作204b处，以高于第一总流率的第二流率来使第二含氮气体流入腔室100中。第二含氮气体是含双原子氮气体(N2)，并且在一些实施方式中，以约10000sccm至约20000sccm的第二流率流入腔室100中。第二含氮气体的N2的空间速度为约4.0min-1至约130.0min-1。在一个实施方式中，在操作204b处，以约7000sccm至约8000sccm的第二氩流率使氩(Ar)流入腔室100中。
在操作205处，处理含硅和氮层。第二RF功率以10MHz至约20MHz的第一频率并以第二功率水平施加到第二含氮气体。第二RF功率可以在高于腔室100的第一压力的腔室100的第二压力下施加达约5秒至约20秒。在一个示例中，第二压力小于6托。第二功率水平可以在约80W至约120W的范围内。第二RF功率以约0.08W/cm2至约0.3W/cm2的功率密度施加。第二功率水平高于第一功率水平。
在操作206处，确定是否重复循环沉积处理工艺。这种确定可以例如基于是否形成具有预确定的厚度(诸如约至约)的膜来进行。在一个实施方式中，通过方法200形成的含硅和氮层具有约-1.00吉帕斯卡(GPa)至约-2.00GPa的应力、2.50g/cm2至约3.50g/cm2的密度、1.50至2.50的折射率、和约每分钟至约的湿法蚀刻速率。通过方法200形成的含硅和氮层的应力、密度、折射率和湿法蚀刻速率基本上等同于通过原子层沉积(ALD)形成的含硅和氮层的应力、密度、折射率和湿法蚀刻速率。然而，在一些实施方式中，可以经由方法200每一小时处理至少15个基板。在一个实施方式中，可以经由方法200每一小时处理25个基板。相比之下，使用ALD的基板产量一般较低。
附加地，方法200可以进一步包括第一氧掺杂工艺或第二氧掺杂工艺，以在不将膜转换成氮氧化硅膜的同时优化氮化硅膜的蚀刻速率。在第一氧掺杂工艺的一个示例中，在操作204b处，使含氧气体流入腔室100中，并且在操作205处在处理期间，将第二RF功率施加到含氧气体。在第二氧掺杂工艺中，在操作205的处理之后使含氧气体流动，并且在第二压力下施加第二RF功率达约2秒至约10秒。含氧气体可以包括一氧化二氮(N2O)和/或氧气(O2)。N2O的流率可以为约50sccm至约800sccm，并且O2的流率可以为约10sccm至约1,000sccm。含氧气体的空间速度为约0.003min-1至约12.0min-1。第二RF功率以10MHz至约20MHz的第一频率并以第二功率水平施加。此外，可以在处理之后将层UV固化以进一步使膜致密。
图3是用于形成适于下面层的性质的膜的方法300的流程图，所述膜用作硬掩模，并且蚀刻化学物质在所述膜上使用。为了便于解释，将参考图1来描述图3。然而，应注意，可以与方法300结合地使用除图1的腔室100之外的腔室。
在操作301处，将具有表面的基板101设置在腔室100中。在一个实施方式中，基板101设置在基板支撑件106的支撑表面107上，所述支撑表面107与喷头114相距工艺距离126。工艺距离126为约250毫米(mm)至约350mm。工艺距离126增加离子轰击以使膜致密。在一个实施方式中，将基板支撑件加热到约300摄氏度(℃)至约500℃。在操作201之后，可以通过使约200sccm至约600sccm的氨(NH3)流动达约10秒至约30秒来任选地用NH3浸泡基板。
在操作302处，使包括含硅气体和第一含氮气体的第一工艺气体组流入腔室100中。第一工艺气体组是不含双原子氢气体的且还可以包括惰性气体。含硅气体可以包括甲硅烷(SiH4)和/或硅烷的二聚物和低聚物。在一个实施方式中，流量控制器118控制来自气源116的第一工艺气体组的流率，并且喷头114将第一工艺气体组分布在处理容积104上。使含硅气体以约10sccm至约50sccm的流率流入腔室100中。第一含氮气体包括氨(NH3)和双原子氮气体(N2)。使第一含氮气体的NH3以约100sccm至约200sccm的流率流动并使第一含氮气体的双原子氮气体以约1000sccm至约3000sccm的流率流动。惰性气体可以包括具有2000sccm至约4000sccm的流率的氩(Ar)。在腔室100中，含硅气体的空间速度为约0.003min-1至约0.4min-1，第一含氮气体的NH3的空间速度为约0.03min-1至约1.3min-1，第一含氮气体的N2的空间速度为约0.3min-1至约19min-1，并且惰性气体的空间速度为约0.5min-1至约25min-1。
在操作303处，沉积约至约的初始化层。初始化层为膜提供了理想的表面粗糙度、体沉积层的附着力和等离子体稳定性，因为低工艺气体流量可能造成等离子体不稳定。以第二频率和第三功率水平将第三RF功率施加到第一工艺气体组。在腔室的约2托至约8托的第一压力下施加第三RF功率达约10秒至约20秒的持续时间。在一个实施方式中，RF功率源122向喷头114提供RF能量，以便于在喷头114与基板支撑件106之间生成等离子体。第二频率和第三功率水平分别为小于约500kHz和约50W至约100W。第三RF功率以约0.05W/cm2至约0.25W/cm2的功率密度来施加。
在操作304a处，在沉积初始化层之后，中断第一含氮气体的流动。操作304b包括使包括含硅气体、第二含氮气体和含氢气体的第二工艺气体组流入腔室100中。第二工艺气体组是不含双原子氮气体的且还可以包括惰性气体。在一个示例中，含硅气体包括具有约10sccm至约50sccm的流率的甲硅烷(SiH4)，第二含氮气体包括氨(NH3)，并且含氢气体包括具有3000sccm至约4000sccm的流率的双原子氢(H2)。H2破坏Si-H键以去除膜中的氢并产生悬空键，而含氮气体与基板的活性表面(例如，悬空键)反应以形成Si-Si键和Si-N键来形成富氮膜。惰性气体可以包括具有约2000sccm至约4000sccm的流率的Ar。在腔室100中，含硅气体的空间速度为约0.003min-1至约0.4min-1，第二含氮气体的空间速度为约0.4min-1至约13min-1，含氢气体的空间速度为约1.0min-1至约26min-1，并且惰性气体的空间速度为约0.7min-1至约26min-1。
在操作305处，沉积约至约的体氮化硅层。以第一频率和第一功率水平将第一RF功率施加到第二工艺气体组。第一频率高于第二频率，并且第一功率水平高于第三功率水平。可以在腔室100的第二压力下施加第一RF功率达约200秒至约300秒，所述第二压力与在初始化层的沉积期间在腔室100中的压力基本上相同。第一频率为10MHz至约20MHz，并且第一功率水平为约50W至约100W。第一RF功率以约0.05W/cm2至约0.25W/cm2的功率密度施加。据信，与操作303相比，增加施加到工艺气体的功率和频率可以增加离子轰击和使膜致密。
通过体沉积工艺产生的所公开的氮化硅膜形成包括初始化层和体氮化硅层的含硅和氮膜。含硅和氮膜形成有预确定的厚度，诸如约至约在一个实施方式中，通过方法300形成的含硅和氮膜具有约-1.00吉帕斯卡(GPa)至约-2.00GPa的应力、约2.50g/cm2至约3.50g/cm2的密度、约1.50至约2.50的折射率、和约每分钟 至约的湿法蚀刻速率。通过方法300形成的含硅和氮膜的应力、密度、折射率和湿法蚀刻速率基本上等同于通过原子层沉积(ALD)形成的含硅和氮层的应力、密度、折射率和湿法蚀刻速率。然而，在一些实施方式中，可以经由方法300每一小时处理至少15个基板。
方法300可以包括两个转变工艺，从在操作303处的沉积初始化层转变和转变到沉积体氮化硅层，以便从第一工艺气体组转变到第二工艺气体组并从第三RF功率转变到第一RF功率。从沉积初始化层转变包括以第一频率和第四功率水平将第四RF功率施加到第一工艺气体组以及以第二频率和第三功率水平将第三RF功率施加到第一工艺气体组达约1秒至约3秒的持续时间。第四功率水平为约25W至约75W。第三功率水平高于第四功率水平。第四RF功率以约0.02W/cm2至约0.2W/cm2的功率密度施加。
转变到沉积体氮化硅层包括以第一频率和第一功率水平将第一RF功率施加到第一工艺气体组以及以第二频率和约15W至约45W的第五功率水平将第五RF功率施加到第一工艺气体组达约1秒至约3秒的持续时间。在从沉积初始化层转变期间第一含氮气体的流率高于在转变到沉积体氮化硅层时第一含氮气体的流率。第五RF功率以约0.015W/cm2至约0.12W/cm2的功率密度施加。
附加地，方法300可以进一步包括在操作302处通过使含氧气体流入腔室100中并在操作303处将第三RF功率施加到含氧气体来对初始化层进行氧掺杂。含氧气体可以包括一氧化二氮(N2O)和/或氧气(O2)。在操作302处，N2O的流率可以为约40sccm至约1000sccm，并且O2的流率可以为约10sccm至约1000sccm。在操作302处，含氧气体的空间速度为约0.003min-1至约12min-1。还可以通过在操作304b处使含氧气体流入腔室100中并在操作205处将第一RF功率施加到含氧气体来对体氮化硅层进行氧掺杂。在操作304b处，N2O的流率可以为约40sccm至约1000sccm，并且O2的流率可以为约10sccm至约1000sccm。在操作304b处，含氧气体的空间速度为约0.003min-1至约12min-1。附加地，可以在操作305期间以各种厚度将膜UV固化以进一步使膜致密。
图4是用于形成适于下面层的性质的膜的方法400的流程图，所述膜用作硬掩模，并且蚀刻化学物质在所述膜上使用。为了便于解释，将参考图1来描述图4。然而，应注意，可以与方法400结合地使用除图1的腔室100之外的腔室。
在操作401处，将具有表面的基板101设置在腔室100中。在一个实施方式中，基板101设置在基板支撑件106的支撑表面107上，所述支撑表面107与喷头114相距工艺距离126。工艺距离126为约250毫米(mm)至约350mm。工艺距离126增加离子轰击以使膜致密。在一个实施方式中，将基板支撑件加热到约300摄氏度(℃)至约500℃。在操作401之后，可以通过使约200sccm至约600sccm的氨(NH3)流动达约10秒至约30秒来任选地用NH3浸泡基板。
在操作402处，以第一总流率使包括含硅气体和第一含氮气体的第一工艺气体组流入腔室100中。在一个实施方式中，流量控制器118控制来自气源116的第一工艺气体组的流率，并且喷头114将第一工艺气体组分布在处理容积104上。含硅气体可以包括甲硅烷(SiH4)和/或硅烷的二聚物和低聚物，其流率为约10sccm至约50sccm。第一含氮气体包括氨(NH3)和双原子氮气体(N2)。使第一气体组的氨以约750sccm至约1500sccm的流率流动并且使第一气体组的含氮气体以约1000sccm至约3000sccm的流率流动。在腔室100中，含硅气体的空间速度为约0.003min-1至约0.4min-1，第一含氮气体的NH3的空间速度为约0.25min-1至约10min-1，并且第一含氮气体的N2的空间速度为约0.35min-1至约20min-1。
在操作403处，沉积约至的含硅和氮层。在沉积期间，以第一频率和第一功率水平将第一RF功率施加到第一工艺气体组。在一个实施方式中，RF功率源122向喷头114提供RF能量，以便于在喷头114与基板支撑件106之间生成等离子体。可以在腔室的小于8托的第一压力下施加第一RF功率达约1秒至约5秒。第一频率为约10MHz至约20MHz，并且第一功率水平为约50W至约100W。第一功率以约0.05至约0.25的功率密度施加。
在操作404a处，在沉积含硅和氮层之后，中断第一工艺气体组的流动。在操作404b处，以高于第一总流率的第二总流率使包括第二含氮气体的第二工艺气体组流入腔室100中。第一含氮气体是双原子氮气体(N2)，其流率为约10000sccm至约20000sccm。第二含氮气体的N2的空间速度为约3.5min-1至约128min-1。
在操作405处，处理含硅和氮层。第二RF功率以约10MHz至约20MHz的第一频率和第二功率水平施加到第二含氮气体。在硅和氮化物层的沉积期间，第二RF功率可以在高于腔室的第一压力的腔室的第二压力下施加达约5秒至约20秒。第二压力小于8托，并且第二功率水平为约80W至约120W。第二功率水平高于第一功率水平。
在操作406处，确定是否重复循环沉积处理工艺。这种确定可以例如基于是否形成具有预确定的厚度(诸如约至约)的第一初始化层来进行。附加地，方法400可以进一步包括第一氧掺杂工艺或第二氧掺杂工艺，以在不将膜转换成氮氧化硅膜的同时优化氮化硅膜的蚀刻速率。在第一氧掺杂工艺中，在操作404b处，使含氧气体流入腔室100中，并且在操作405处在处理期间，将第二RF功率施加到含氧气体。在第二氧掺杂工艺中，在操作405的处理之后使含氧气体流动，并且在处理之后施加第二RF功率达约2秒至约10秒。含氧气体可以包括一氧化二氮(N2O)和/或氧气(O2)。N2O的流率可以为约50sccm至约800sccm，并且O2气体的流率可以为约10sccm至约1000sccm。含氧气体的空间速度为约0.003min-1至约12min-1。第二RF功率以第一频率和第二功率水平施加。此外，可以在处理之后将层UV固化以进一步使膜致密。
在操作406中形成第一初始化层之后，在操作407a中，中断第二工艺气体组，并且在操作407b处，使包括含硅气体、第三含氮气体和含氢气体的第三工艺气体组流入腔室100中。在一个实施方式中，操作407a和操作407b同时地发生。第三工艺气体组是不含双原子氮气体的且还可以包括惰性气体。在一个示例中，含硅气体包括具有约10sccm至约50sccm的流率的甲硅烷(SiH4)，第三含氮气体包括氨(NH3)，并且含氢气体包括具有3000sccm至约4000sccm的流率的H2。惰性气体可以包括具有2000sccm至约4000sccm的流率的Ar。在腔室100中，含硅气体的空间速度为约0.003min-1至约0.4min-1，第三含氮气体的空间速度为约0.25min-1至约10min-1，含氢气体的空间速度为约1min-1至约26min-1，并且惰性气体的空间速度为约0.7min-1至约26min-1。
在操作408处，沉积约至约的体氮化硅层。以第一频率和第一功率水平将第三RF功率施加到第二工艺气体组。在含硅和氮层的处理期间，第一RF功率可以在低于腔室的第二压力的腔室的第三压力下施加达约200秒至约300秒。第一频率为约10MHz至约20MHz，并且第一功率水平可以为约50W至约100W。第一功率以约0.05至约0.25的功率密度施加。
所公开的氮化硅膜沉积工艺形成包括至少第一初始化层和体氮化硅层的含硅和氮膜。含硅和氮膜形成有预确定的厚度，诸如约至约在一个实施方式中，通过方法400形成的含硅和氮膜具有约-1.00吉帕斯卡(GPa)至约-2.00GPa的应力、约2.50g/cm2至约3.50g/cm2的密度、约1.50至约2.50的折射率、和每分钟约至约的湿法蚀刻速率。通过方法300形成的含硅和氮膜的应力、密度、折射率和湿法蚀刻速率基本上等同于通过ALD形成的含硅和氮层的应力、密度、折射率和湿法蚀刻速率。然而，在一些实施方式中，可以经由方法300每一小时处理至少15个基板。
方法400可以进一步包括在沉积体氮化硅层之前沉积第二初始化层。在操作407a中，在中断第二工艺气体组的流动之后并在使第三工艺气体组流动之前，使包括含硅气体和第一含氮气体的第四工艺气体组流入工艺腔室中。第一工艺气体组是不含双原子氢气体的且还可以包括惰性气体。含硅气体包括甲硅烷(SiH4)和/或硅烷的二聚物和低聚物，并且含硅气体的流率可以为约10sccm至约50sccm。第一含氮气体包括氨(NH3)和双原子氮气体(N2)。在一些实施方法中，使第一含氮气体的氨以约100sccm至约200sccm的流率流动并使第一含氮气体的双原子氮气体以约1000sccm至约3000sccm的流率流动。惰性气体可以包括具有2000sccm至约4000sccm的流率的氩(Ar)。在腔室100中，含硅气体的空间速度为约0.003min-1至约0.4min-1，第一含氮气体的NH3的空间速度为约0.03min-1至约3min-1，第一含氮气体的N2的空间速度为约0.35min-1至约19min-1，并且惰性气体的空间速度为约0.7min-1至约26min-1。
通过以小于500kHz的第二频率和约50W至约100W的第三功率水平将第三RF功率施加到第四工艺气体组以沉积约至的第二初始化层来沉积第二初始化层。在腔室的第三压力下施加第三RF功率达约10秒至约20秒的持续时间。第三RF功率以约0.05W/cm2至约0.25W/cm2的功率密度施加。
在沉积第二初始化层之后，方法400可以包括两个转变工艺，从沉积第一初始化层转变和转变到沉积体氮化硅层，以便从第四工艺气体组转变到第三工艺气体组并从第三RF功率转变到第一RF功率。从沉积初始化层转变包括以第一频率和约25W至约75W的第四功率水平将第四RF功率施加到第四工艺气体组以及以第二频率和第三功率水平将第三RF功率施加到第四工艺气体组达约1秒至约3秒的持续时间。第三功率水平高于第四功率水平。
转变到沉积体氮化硅层包括以第一频率和第一功率水平将第一RF功率施加到第一工艺气体组以及以第二频率和约15W至约45W的第五功率水平将第五RF功率施加到第一工艺气体组达约1秒至约3秒的持续时间。在从沉积初始化层转变期间第一含氮气体的流率高于在转变到沉积体氮化硅层时第一含氮气体的流率。在转变到沉积之后，中断第四工艺气体组的流动。
附加地，方法400可以进一步包括在中断第二工艺气体组的流动之后并在使第三工艺气体组流动之前，通过在操作407a处使含氧气体流入工艺腔室中来对第二初始化层进行氧掺杂。在氧掺杂期间，在沉积第二初始化层时将第三RF功率施加到含氧气体。含氧气体可以包括一氧化二氮(N2O)和/或氧气(O2)。为了对第二初始化层进行氧掺杂，N2O的流率可以为约40sccm至约1000sccm，并且O2的流率可以为约10sccm至约1000sccm。含氧气体的空间速度为约0.003min-1至约13min-1，以对第二初始化层进行氧掺杂。还可以通过在操作408处使含氧气体流入工艺腔室中并在操作408处将第二RF功率施加到含氧气体来对体氮化硅层进行氧掺杂。在工艺408处，N2O的流率可以为约40sccm至约1000sccm，并且O2的流率可以为约10sccm至约1000sccm。在操作408处，含氧气体的空间速度为约0.003min-1至约13min-1。附加地，可以在操作408期间以各种厚度将膜UV固化以进一步使膜致密。
在示例性实施方式中，将300mm圆形半导体基板设置在工艺容积为1.4L的腔室100中。含硅气体是空间速度为约0.01min-1且流率为约30sccm的SiH4。第一含氮气体包括空间速度为约0.7min-1且流率为约50sccm的NH3。使Ar以约3000sccm的流率流入腔室100中。使空间速度为约0.7min-1且流率为约1000sccm的H2流入腔室100中。以约13.56MHz的频率和约80W的功率水平将第一RF功率施加到硅和第一含氮气体、Ar和H2达约4秒。腔室100的第一压力为约2.2托。第二含氮物的流包括在约10.7min-1的空间速度下约11000sccm的N2。使Ar以约7600sccm的流率流入腔室100中。以约13.56MHz的频率和约100W的功率水平将第二RF功率施加到含氮气体和Ar达约13秒。腔室的第二压力为约4托。重复进行循环沉积处理工艺达25个循环形成具有约的预确定的厚度的膜。约的膜具有约-1.32GPa的应力、约2.50g/cm2的密度、约2.0002的折射率和约的湿法蚀刻速率。经由示例性实施方式，每一小时可以处理约16个基板，从而形成约的膜。重复进行循环沉积处理工艺达41个循环即可形成具有约的预确定的厚度的膜。经由示例性实施方式，每一小时可以处理约25个基板，从而形成约的膜。在使用相同的基板配置和工艺容积的另一个实施方式中，首先通过400sccm的NH3的流动将基板用NH3浸泡达约20秒。然后，第一工艺气体组的流包括在约0.04min-1的空间速度下约50sccm的SiH4、在约0.1min-1的空间速度下约150sccm的NH3、在约1.4min-1的空间速度下约2000sccm的N2和在约1.4min-1的空间速度下约2000sccm的Ar。以约300kHz的第二频率和约75W的第一功率水平将第三RF功率施加到第一工艺气体组达约15秒。腔室的第一压力为约2托，以沉积具有约的厚度的初始化层。从沉积初始化层转变包括以约300kHz的频率和约50W的第四功率水平将第四RF功率施加到第一工艺气体组以及以约13.56MHz的频率和第三功率水平将第三RF功率施加到第一工艺气体组达约1秒的持续时间。在从沉积初始化层转变期间，NH3的流率为约150sccm，并且N2的流率为约2000sccm。
转变到沉积体氮化硅层包括首先以约13.56MHz的频率和约80W的第一功率水平将第三RF功率施加到第一工艺气体组以及以约300kHz的频率和约30W的第五功率水平将第五RF功率施加到第一工艺气体组达约1秒的持续时间。在转变到沉积体氮化硅层期间，NH3的流率为约100sccm，并且N2的流率为约1000sccm。
第二工艺气体组的流包括在约0.04min-1的空间速度下约50sccm的SiH4、在约0.07min-1的空间速度下约100sccm的NH3和在约2.5min-1的空间速度下约3500sccm的H2。通过以约13.56MHz的频率和约80W的第二功率水平将第一RF功率施加到第二工艺气体组达约217秒的持续时间来沉积约的体氮化硅层。腔室的第二压力为约2托。形成具有约的预确定的厚度的膜。
在使用相同的基板配置和工艺容积的另一个实施方式中，通过约400sccm的NH3的流动将基板用NH3浸泡达约20秒。第一工艺气体组的流包括在约0.008min-1的空间速度下约12sccm的SiH4、在约0.7min-1的空间速度下约1000sccm的NH3和在约0.009min-1的空间速度下约1000sccm的N2。以约13.56MHz的频率和约80W的功率水平将第一RF功率施加到第一工艺气体组达约2秒。工艺腔室的第一压力为约3托。第二工艺气体组的流包括在约10.7min-1的空间速度下约15000sccm N2，并且附加地使在约10.7min-1的空间速度下约500sccm N2O的流流动。以约13.56MHz的频率和100W的功率水平将第二RF功率施加到含氮气体和N2达约10秒。腔室的第二压力为约4托。在处理之后将层UV固化以进一步使膜致密。重复进行循环沉积处理工艺，直到形成具有约的预确定的厚度的第一初始化层。
第四工艺气体组的流包括在0.04min-1的空间速度下约50sccm的SiH4、在约0.11min-1的空间速度下约150sccm的NH3、在约1.4min-1的空间速度下2000sccm的N2和在约1.4min-1的空间速度下约2000sccm的Ar。以约300kHz的频率和约80W的第一功率水平将第一RF功率施加到第四工艺气体组达2秒。腔室的第一压力约为2托，以沉积具有约的厚度的第二初始化层。
从沉积第二初始化层转变包括以约13.56MHz的第一频率和约50W的第四功率水平将第四RF功率施加到第四工艺气体组以及以约300kHz的频率和第三功率水平将第三RF功率施加到第四工艺气体组达约1秒的持续时间。在从沉积初始化层转变期间，NH3的流率为约150sccm，并且N2的流率为约2000sccm。转变到沉积体氮化硅层包括以约13.56MHz的频率和约80W的第一功率水平将第一RF功率施加到第四工艺气体组以及以约300kHz的频率和约30W的第五功率水平将第五RF功率施加到第四工艺气体组达约1秒的持续时间。在转变到沉积体氮化硅层期间，NH3的流率为约100sccm，并且N2的流率为约1000sccm。
第三工艺气体组的流包括在约0.04min-1的空间速度下约50sccm的SiH4、在约0.07min-1的空间速度下约100sccm的NH3、在2.1min-1的空间速度下约3000sccm的H2和在2.1min-1的空间速度下3000sccm的Ar。通过以约13.56MHz的频率和约80W的第一功率水平将第一RF功率施加到第三工艺气体组达约217秒的持续时间来沉积约的体氮化硅层。腔室的第二压力为约2托，以沉积体氮化硅层。形成具有约的预确定的厚度的膜。
总之，公开了一种PECVD工艺，所述PECVD工艺形成具有通过ALD形成的含硅和氮化物膜的基本上等同的应力、密度、折射率和湿法蚀刻速率的含硅和氮化物膜。PECVD工艺实现每一小时生产至少16个基板。
尽管前述内容针对的是本公开内容的示例，但是在不脱离本公开内容的基本范围的情况下，可以设想本公开内容的其他和进一步示例，并且本公开内容的范围由所附权利要求书来确定。

Claims (15)

1.一种用于形成氮化硅膜的方法，包括：
将包括表面的基板设置在腔室中；
以第一总流率使含硅气体和第一含氮气体流入所述腔室中；
通过以第一功率水平将第一射频(RF)功率施加到所述含硅气体和所述第一含氮气体来在所述基板的所述表面上沉积含硅和氮层；
中断所述含硅气体和所述第一含氮气体的流动并使第二含氮气体流入所述腔室中，其中所述第二含氮气体的流率高于所述第一总流率；
通过以高于所述第一功率水平的第二功率水平将第二RF功率施加到所述第二含氮气体来处理所述含硅和氮层；以及
重复进行以下操作直到形成具有预确定的厚度的膜为止：使所述含硅气体和所述第一含氮气体流动，沉积所述含硅和氮层，中断所述含硅气体和所述第一含氮气体的流动并使所述第二含氮气体流动，以及处理所述含硅和氮层。
2.如权利要求1所述的方法，其中
所述含硅气体包括甲硅烷(SiH4)；
所述含硅气体以每分钟10标准立方厘米(sccm)至50sccm的流率流动；
所述第一含氮气体包括氨(NH3)和双原子氮气体(N2)中的至少一种；
所述第一含氮气体的所述氨以30sccm至1500sccm的流率流动；
所述第一含氮气体的所述双原子氮气体以500sccm至3000sccm的流率流动；
所述第二含氮气体包括双原子氮气体(N2)；并且
所述第二含氮气体以10000sccm至20000sccm的流率流动。
3.如权利要求1所述的方法，其中所述腔室的压力不大于6托，并且其中在处理所述含硅和氮层期间在所述腔室中的所述压力高于在沉积所述含硅和氮层期间在所述腔室中的所述压力。
4.如权利要求1所述的方法，其中
所述第一功率水平为50瓦(W)至100W；
所述第一RF功率施加达1秒至5秒的持续时间；
所述第二功率水平为80W至120W；并且
所述第二RF功率施加达5秒到15秒的持续时间。
5.如权利要求4所述的方法，其进一步包括：
使含氧气体流入所述腔室中；以及
在处理所述含硅和氮层期间将所述第二RF功率施加到所述含氧气体，或在处理所述含硅和氮层之后将所述第二RF功率施加到所述含氧气体，其中在处理所述含硅和氮层之后的所述第二RF功率以所述第二功率水平施加达2秒至10秒的持续时间。
6.一种用于形成氮化硅膜的方法，包括：
将包括表面的基板设置在腔室中；
使包括含硅气体和第一含氮气体的第一工艺气体组流入所述腔室中，其中所述第一工艺气体组是不含双原子氢气体的；
通过以第二频率和第三功率水平将第三射频(RF)功率施加到所述第一工艺气体组来在所述基板的所述表面上沉积初始化层；
中断所述第一工艺气体组的所述第一含氮气体的流动并使包括所述含硅气体、第二含氮气体和含氢气体的第二工艺气体组流入所述腔室中，其中所述第二工艺气体组是不含双原子氮气体的；以及
通过以高于所述第二频率的第一频率和高于所述第三功率水平的第一功率水平将第一RF功率施加到所述第二工艺气体组来在所述初始化层上沉积体氮化硅层。
7.如权利要求6所述的方法，其中
所述含硅气体包括甲硅烷(SiH4)；
在使所述第一工艺气体组流动时，所述含硅气体以每分钟10标准立方厘米(sccm)至50sccm的流率流动；
所述第一含氮气体包括氨(NH3)和双原子氮气体(N2)；
在使所述第一工艺气体组流动时，所述氨以100sccm至200sccm的流率流动并且所述双原子氮气体(N2)以1000sccm至3000sccm的流率流动；
所述第二含氮气体包括氨(NH3)；
在使所述第二工艺气体组流动时，所述第二含氮气体以100sccm至200sccm的流率流动；
所述含氢气体包括双原子氢气体(H2)；并且
在使所述第二工艺气体组流动时，所述含氢气体以3000sccm至4000sccm的流率流动。
8.如权利要求6所述的方法，其中所述腔室的压力不大于8托，并且其中在沉积所述初始化层期间在所述腔室中的所述压力与在沉积所述体氮化硅层期间在所述腔室中的所述压力相同。
9.如权利要求6所述的方法，其中
所述第三功率水平为50瓦(W)至100W；
所述第二频率小于500千赫兹(kHz)；
所述第三RF功率施加达10秒到20秒的持续时间；
所述第一功率水平为50W至100W；
所述第一频率为10兆赫兹(MHz)至20MHz；并且
所述第一RF功率施加达200秒到300秒的持续时间。
10.如权利要求6所述的方法，其进一步包括在使所述第一工艺气体组流动之前，使200sccm至600sccm的NH3流动。
11.如权利要求6所述的方法，其进一步包括使含氧气体流入所述腔室中并将所述第三RF功率施加到所述含氧气体，其中在沉积所述初始化层期间将所述第三RF功率施加到所述含氧气体。
12.如权利要求11所述的方法，其进一步包括使所述含氧气体流入所述腔室中并将所述第一RF功率施加到所述含氧气体，其中在沉积所述体氮化硅层期间将所述第一RF功率施加到所述含氧气体。
13.如权利要求6所述的方法，其进一步包括：
通过以所述第一频率和25W至75W的第四功率水平将第四RF功率施加到所述第一工艺气体组以及以所述第一频率和所述第三功率水平将所述第三RF功率施加到所述第一工艺气体组达1秒至3秒的持续时间来从沉积所述初始化层转变，其中所述第三功率水平高于所述第四功率水平；以及
通过以所述第一频率和所述第一功率水平将所述第一RF功率施加到所述第一工艺气体组以及以所述第二频率和在15W至45W的第五功率水平将第五RF功率施加到所述第一工艺气体组达1秒至3秒的持续时间来向沉积所述体氮化硅层转变，其中在从沉积所述初始化层转变期间所述第一含氮气体的流率高于在向沉积所述体氮化硅层转变时所述第一含氮气体的流率。
14.一种用于形成氮化硅膜的方法，包括：
将包括表面的基板设置在腔室中；
以第一总流率使包括含硅气体和第一含氮气体的第一工艺气体组流入所述腔室中；
通过在所述腔室的小于8托的第一压力下以10兆赫兹(MHz)至20MHz的第一频率和50瓦特(W)至100W的第一功率水平将第一射频(RF)功率施加到所述第一工艺气体组达1秒至5秒的持续时间来在所述基板的所述表面上沉积含硅和氮层；
中断所述第一工艺气体组的流动；
以第二总流率使包括第二含氮气体的第二工艺气体组流入所述腔室中，其中所述第二总流率高于所述第一总流率；
通过在所述腔室的第二压力下以所述第一频率和80W至120W的第二功率水平将第二RF功率施加到所述第二工艺气体组达5秒至15秒的持续时间来处理所述含硅和氮层，其中所述第二功率水平高于所述第一功率水平，并且其中所述腔室的所述第一压力高于所述腔室的所述第二压力；
重复进行以下操作直到形成具有预确定的厚度的第一初始化层为止：使所述第一工艺气体组流动，沉积所述含硅和氮层，中断所述第一工艺气体组的流动，使所述第二工艺气体组流动，以及处理所述含硅和氮层；
中断所述第二工艺气体组的流动并使包括所述含硅气体、第三含氮气体和含氢气体的第三工艺气体组流入所述腔室中，其中所述第三工艺气体组是不含双原子氮气体的；以及
通过在所述腔室的第三压力下以所述第一频率和所述第一功率水平将所述第一RF功率施加到所述第三工艺气体组达200秒至300秒的持续时间来在所述第一初始化层上沉积体氮化硅层，其中所述腔室的所述第二压力高于所述腔室的所述第三压力。
15.如权利要求14所述的方法，其中
所述含硅气体包括甲硅烷(SiH4)；
在使所述第一工艺气体组流动时，所述含硅气体以每分钟10标准立方厘米(sccm)至50sccm的流率流动；
所述第一含氮气体包括氨(NH3)和双原子氮气体(N2)；
在使所述第一工艺气体组流动时，所述氨以750sccm至1500sccm的流率流动并且所述双原子氮气体(N2)以1000sccm至3000sccm的流率流动；
所述第二含氮气体包括双原子氮气体(N2)；
在使所述第二工艺气体组流动时，所述第二含氮气体以10000sccm至20000sccm的流率流动；
所述第三含氮气体包括氨(NH3)；
在使所述第三工艺气体组流动时，所述第二含氮气体以100sccm至200sccm的流率流动；
所述含氢气体包括双原子氢气体(H2)；并且
在使所述第三工艺气体组流动时，所述含氢气体以3000sccm至4000sccm的流率流动。
CN201880072836.9A 2017-11-21 2018-11-01 氮化硅膜的干法蚀刻速率降低 Active CN111344834B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762589432P 2017-11-21 2017-11-21
US62/589,432 2017-11-21
US16/176,267 2018-10-31
US16/176,267 US10515796B2 (en) 2017-11-21 2018-10-31 Dry etch rate reduction of silicon nitride films
PCT/US2018/058668 WO2019103819A1 (en) 2017-11-21 2018-11-01 Dry etch rate reduction of silicon nitride films

Publications (2)

Publication Number Publication Date
CN111344834A CN111344834A (zh) 2020-06-26
CN111344834B true CN111344834B (zh) 2024-07-12

Family

ID=66533965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880072836.9A Active CN111344834B (zh) 2017-11-21 2018-11-01 氮化硅膜的干法蚀刻速率降低

Country Status (6)

Country Link
US (1) US10515796B2 (zh)
JP (1) JP7299887B2 (zh)
KR (1) KR102623407B1 (zh)
CN (1) CN111344834B (zh)
SG (1) SG11202003615RA (zh)
WO (1) WO2019103819A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210335606A1 (en) * 2018-10-10 2021-10-28 Lam Research Corporation Continuous plasma for film deposition and surface treatment
US20200411633A1 (en) * 2019-06-26 2020-12-31 Texas Instruments Incorporated Integrated circuits including composite dielectric layer
US20230154765A1 (en) * 2021-11-12 2023-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Oxygen-Free Protection Layer Formation in Wafer Bonding Process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097853A (zh) * 2006-06-29 2008-01-02 应用材料公司 通过添加碳降低氮化硅蚀刻速率的方法
CN102804350A (zh) * 2010-03-15 2012-11-28 应用材料公司 用于覆盖高纵横比特征结构的氮化硅钝化层

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02115370A (ja) * 1988-10-24 1990-04-27 Nec Corp プラズマ化学気相成長方法
JP3118913B2 (ja) * 1991-10-30 2000-12-18 ソニー株式会社 半導体装置の製造方法
JP3332063B2 (ja) * 1995-10-19 2002-10-07 ソニー株式会社 ＳｉＮｘ／ＰＳＧ積層構造の形成方法
JP4332263B2 (ja) 1998-10-07 2009-09-16 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法
JP4693759B2 (ja) 1998-10-07 2011-06-01 エルジー ディスプレイ カンパニー リミテッド 薄膜成膜装置
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
KR100469126B1 (ko) 2002-06-05 2005-01-29 삼성전자주식회사 수소 함유량이 적은 박막 형성방법
JP2006066884A (ja) * 2004-07-27 2006-03-09 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
US8129290B2 (en) 2005-05-26 2012-03-06 Applied Materials, Inc. Method to increase tensile stress of silicon nitride films using a post PECVD deposition UV cure
US20070116888A1 (en) * 2005-11-18 2007-05-24 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
JP2007242957A (ja) 2006-03-09 2007-09-20 Consortium For Advanced Semiconductor Materials & Related Technologies ＳｉＸ系膜の形成方法
US7606021B2 (en) 2007-02-26 2009-10-20 United Microelectronics Corp. Metal-insulator-metal capacitor and method for fabricating the same
JP5387176B2 (ja) 2009-07-01 2014-01-15 富士通セミコンダクター株式会社 半導体装置の製造方法
US8394466B2 (en) * 2010-09-03 2013-03-12 Asm Japan K.K. Method of forming conformal film having si-N bonds on high-aspect ratio pattern
JP6022166B2 (ja) 2011-02-28 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US8592328B2 (en) * 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
JP5991609B2 (ja) 2012-02-29 2016-09-14 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6129573B2 (ja) * 2013-02-13 2017-05-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5852147B2 (ja) * 2014-01-23 2016-02-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
US9589790B2 (en) * 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
JP6086934B2 (ja) * 2015-01-14 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10246772B2 (en) * 2015-04-01 2019-04-02 Applied Materials, Inc. Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices
US9455138B1 (en) * 2015-11-10 2016-09-27 Asm Ip Holding B.V. Method for forming dielectric film in trenches by PEALD using H-containing gas
KR101968966B1 (ko) 2016-04-29 2019-08-13 세종대학교산학협력단 실리콘 질화막의 증착 방법 및 상기 실리콘 질화막의 증착 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097853A (zh) * 2006-06-29 2008-01-02 应用材料公司 通过添加碳降低氮化硅蚀刻速率的方法
CN102804350A (zh) * 2010-03-15 2012-11-28 应用材料公司 用于覆盖高纵横比特征结构的氮化硅钝化层

Also Published As

Publication number Publication date
US20190157077A1 (en) 2019-05-23
CN111344834A (zh) 2020-06-26
KR20200078613A (ko) 2020-07-01
JP2021504939A (ja) 2021-02-15
JP7299887B2 (ja) 2023-06-28
SG11202003615RA (en) 2020-06-29
US10515796B2 (en) 2019-12-24
KR102623407B1 (ko) 2024-01-09
WO2019103819A1 (en) 2019-05-31

Similar Documents

Publication Publication Date Title
TWI819197B (zh) 形成結構之方法
TWI804706B (zh) 氧化矽之拓撲選擇性膜形成之方法
KR102564160B1 (ko) 펄스된 저주파수 ｒｆ 전력에 의한 고 선택도 및 저 응력의 탄소 하드마스크
KR102384484B1 (ko) 펄싱된 플라즈마 노출을 사용하여 플라즈마 강화된 원자층 증착
CN112309850A (zh) 使用氟去除形成结构的方法
US9401273B2 (en) Atomic layer deposition of silicon carbon nitride based materials
KR102550244B1 (ko) 유전체 재료의 식각을 위한 사전 세척
CN111247269A (zh) 介电膜的几何选择性沉积
KR20170098189A (ko) 트렌치들의 측벽들 또는 평탄 표면들 상에 선택적으로 실리콘 질화물 막을 형성하는 방법
CN107735851A (zh) 在先进图案化工艺中用于间隔物沉积与选择性移除的设备与方法
CN111344834B (zh) 氮化硅膜的干法蚀刻速率降低
JP7366072B2 (ja) 薄膜の応力を軽減するためのインシトゥ高電力注入
KR20100088157A (ko) 텅스턴 함유층에 대한 에칭 마이크로로딩을 제어하는 방법
JP2012169408A (ja) マスク用材料、マスクの形成方法、パターン形成方法、及びエッチング保護膜
CN111819669B (zh) 形成气隙的系统及方法
KR102710534B1 (ko) 트렌치의 측벽 또는 평탄면 상에 실리콘 질화물막을 선택적으로 형성하기 위한 방법
TWI821298B (zh) 脈衝電漿沉積蝕刻階梯覆蓋率之改良
KR20180020775A (ko) 비정질 실리콘막의 형성 방법
TWI836713B (zh) 基板處理方法
CN118476008A (zh) 在介电间隙填充期间使侧壁粗糙度平滑化并维持内凹结构的方法
TW202435268A (zh) 用於介電蝕刻的經由表面改質之側壁無機鈍化
TW202434758A (zh) 保形及選擇性的氮化矽沉積
CN116324022A (zh) 用于沉积高密度和高拉伸应力的膜的系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant