JP5991609B2

JP5991609B2 - 半導体装置の製造方法

Info

Publication number: JP5991609B2
Application number: JP2012044484A
Authority: JP
Inventors: 一暁松浦; 政俊小山; 務駒谷
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2012-02-29
Filing date: 2012-02-29
Publication date: 2016-09-14
Anticipated expiration: 2032-02-29
Also published as: JP2013182951A

Description

本発明は、半導体装置の製造方法に関する。

窒化物半導体を用いた半導体装置は、高周波かつ高出力で動作するパワー素子等に用いられている。特に、マイクロ波、準ミリ波、及びミリ波等の高周波帯域での増幅に適した半導体装置として、例えば高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）等のＦＥＴ（Field Effect Transistor）が知られている。

また、例えば特許文献１には、層間絶縁膜のコンタクトホールにＡｌ合金が埋め込まれる構造において、Ａｌ合金中のＡｌが拡散するのを防ぐため、コンタクトホールの側壁にチタン窒化膜とポリシリコン層とを設ける技術が開示されている。

特開２００９−１７０５７１号公報

例えばＦＥＴのような半導体装置では、ゲート電極を覆うように層間絶縁膜として窒化シリコン膜が形成される。窒化シリコン膜上には、フィールドプレートやソースウォール等の金属層が形成される。このような構造において、半導体装置の通電中にゲート電極と金属層との間で、リーク電流の増大や短絡が起こってしまう場合がある。

本発明は、上記課題に鑑みなされたものであり、リーク電流の増大や短絡を抑制することが可能な半導体装置の製造方法を提供することを目的とする。

本発明は、半導体層上に第１金属層を形成する工程と、プラズマ化学気相成長法を用いて、前記第１金属層を覆い、表面に前記第１金属層の形状を反映した段差を有する第１窒化シリコン膜を成膜する工程と、前記第１窒化シリコン膜を成膜した後、窒化シリコン膜が成膜されない条件の下、前記第１窒化シリコン膜に窒素を含むガスのプラズマを照射する工程と、前記プラズマを照射した後、前記第１窒化シリコン膜上に、プラズマ化学気相成長法を用いて、表面に前記第１窒化シリコン膜の段差の形状を反映した段差を有する第２窒化シリコン膜を成膜する工程と、前記第２窒化シリコン膜の段差を覆う位置に第２金属層を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、リーク電流の増大や短絡を抑制することができる。

上記構成において、前記第１金属層は、電界効果型トランジスタのゲート電極であり、前記第２金属層は、前記ゲート電極に沿って設けられてなるフィールドプレートあるいは前記ゲート電極を覆って設けられてなるソースウォールである構成とすることができる。

上記構成において、前記第２窒化シリコン膜を成膜する前に、前記第１窒化シリコン膜を成膜する工程および前記第１窒化シリコン膜に前記プラズマを照射する工程を複数回実施する構成とすることができる。

上記構成において、前記第１窒化シリコン膜の成膜と、前記プラズマの照射と、前記第２窒化シリコン膜の成膜とを、プラズマ放電を中断することなく連続して行う構成とすることができる。

上記構成において、前記プラズマの照射は、純度９９．９％以上の窒素ガスのみを用い、あるいはアンモニアガスと窒素ガスとヘリウムガスまたはアルゴンガスとの混合ガスを用い、圧力が０．５Ｔｏｒｒ以上且つ１．８Ｔｏｒｒ以下、ＲＦ電力密度が０．０５Ｗ／ｃｍ^２以上且つ０．１５Ｗ／ｃｍ^２以下の条件で実施する構成とすることができる。

本発明によれば、リーク電流の増大や短絡を抑制することが可能な半導体装置の製造方法を提供することができる。

図１は、比較例１に係る半導体装置の断面図の例である。図２（ａ）から図２（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）の例である。図３（ａ）から図３（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）の例である。図４は、ＦＴＩＲ法の測定結果を示す図である。図５（ａ）及び図５（ｂ）は、フィールドプレートを形成する工程を説明する断面図の例である。

まず、窒化物半導体を用いたＦＥＴの場合を例に、比較例１について説明する。図１は、比較例１に係る半導体装置の断面図の例である。図１のように、ＳｉＣ基板である基板５０上に、ＡｌＮ層であるバリア層５２、ＧａＮ層であるチャネル層５４、ＡｌＧａＮ層である電子供給層５６、及びＧａＮ層であるキャップ層５８が順に形成される。キャップ層５８上に、ソース電極６４及びドレイン電極６６が形成される。ソース電極６４及びドレイン電極６６を覆うように、窒化シリコン膜である保護膜６０が形成される。保護膜６０には開口が形成され、この開口にゲート電極６２が埋め込まれる。ソース電極６４及びドレイン電極６６はオーミック電極である。ゲート電極６２は、キャップ層５８側からＮｉ膜及びＡｕ膜が順に積層された金属膜である。ソース電極６４及びドレイン電極６６は、キャップ層５８側からＴｉ膜及びＡｌ膜が順に積層された金属膜である。

ゲート電極６２、ソース電極６４、及びドレイン電極６６を覆うように層間絶縁膜として窒化シリコン膜６８が形成される。窒化シリコン膜６８は、プラズマＣＶＤ法（プラズマ化学気相成長法）を用いて、所定の成膜条件にて１回の成膜工程で成膜される。つまり、窒化シリコン膜６８は、途中で成膜が中断されることなく連続して成膜される。ソース電極６４上及びドレイン電極６６上に、保護膜６０及び窒化シリコン膜６８を貫通して、ソース配線７０及びドレイン配線７２が形成される。ソース配線７０に接続し、窒化シリコン膜６８上でゲート電極６２を覆うようにソースウォール７４が形成される。ソース配線７０、ドレイン配線７２、及びソースウォール７４は、Ａｕ配線である。

比較例１に係る半導体装置を、高温で且つ所定の大きさのドレイン・ソース電流が流れるようにゲート電極６２に印加する負の電圧を制御して通電させ、通電後の半導体装置をＳＥＭ（走査型電子顕微鏡）で観察した。その結果、ゲート電極６２に含まれるＮｉ又はこのＮｉがゲート電極６２に吸着する水分等によって酸化されたＮｉ酸化物が、接地電位であるソース電極６４と同電位のソース配線７０及びソースウォール７４に向かって、窒化シリコン膜６８中を拡散していることが確認された。図１において、Ｎｉ又はＮｉ酸化物が拡散した領域を符号７６で示す。このようなＮｉ又はＮｉ酸化物の拡散は、窒化シリコン膜６８の膜密度が低いと起こり易いと考えられる。

ゲート電極６２に含まれるＮｉ又はこのＮｉの酸化物が窒化シリコン膜６８中をソース配線７０及びソースウォール７４に向かって拡散することで、ゲート電極６２とソース配線７０及びソースウォール７４との間でリーク電流の増大や短絡を起こす場合がある。つまり、ゲート・ソース間のリーク電流不良や短絡を引き起こす場合がある。そこで、このようなリーク電流の増大や短絡を抑制することが可能な実施例について以下に説明する。

図２（ａ）から図３（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図の例である。図２（ａ）のように、ＳｉＣ基板である基板１０上に、ＡｌＮ層であるバリア層１２を成膜する。バリア層１２上に、ＧａＮ層であるチャネル層１４を成膜する。チャネル層１４上に、ＡｌＧａＮ層である電子供給層１６を成膜する。電子供給層１６上に、ＧａＮ層であるキャップ層１８を成膜する。これらバリア層１２、チャネル層１４、電子供給層１６、及びキャップ層１８の成膜は、ＭＯＣＶＤ法（有機金属気相成長法）を用いることができる。ソース電極２２及びドレイン電極２４を形成すべき領域に、蒸着法及びリフトオフ法を用いて、キャップ層１８側からＴｉ膜及びＡｌ膜が順に積層された金属膜を形成する。その後、例えば５００℃から８００℃の温度で金属膜にアニールを行い、キャップ層１８にオーミック接触するオーミック電極であるソース電極２２及びドレイン電極２４を形成する。

図２（ｂ）のように、ソース電極２２とドレイン電極２４とを覆うように、キャップ層１８上に、プラズマＣＶＤ法を用いて、窒化シリコン膜である保護膜２０を成膜する。

図２（ｃ）のように、ソース電極２２とドレイン電極２４との間であってゲート電極を形成すべき領域の保護膜２０を除去して開口を形成する。開口内に、蒸着法及びリフトオフ法を用いて、キャップ層１８側からＮｉ膜及びＡｕ膜が順に積層された金属膜であるゲート電極２８を形成する。ゲート電極２８は、Ｔ字の形状をしたＴ型ゲート電極であり、キャップ層１８にショットキー接合される。これにより、基板１０上の窒化物半導体層（チャネル層１４、電子供給層１６、及びキャップ層１８）上にゲート電極２８及びオーミック電極（ソース電極２２及びドレイン電極２４）が形成される。

図３（ａ）のように、ゲート電極２８、ソース電極２２、及びドレイン電極２４を覆うように、プラズマＣＶＤ法を用いて、保護膜２０上に第１窒化シリコン膜３０を成膜する。第１窒化シリコン膜３０の膜厚は、例えば５０ｎｍである。第１窒化シリコン膜３０は、ゲート電極２８の上面及び側面に接するように形成され、表面にゲート電極２８の形状を反映した段差を有する。

第１窒化シリコン膜３０を成膜した後、基板１０をプラズマＣＶＤ装置内から取り出すことなく、窒化シリコン膜が成膜されない条件の下、第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射する。プラズマの照射条件は、純度９９．９％以上の窒素単体ガスを用い、圧力が０．９Ｔｏｒｒ、ＲＦ電力密度が０．１Ｗ／ｃｍ^２、照射時間が１分である。

ここで、第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射することによる効果を説明する。まず、基板上に、プラズマＣＶＤ法を用いて窒化シリコン膜を形成したサンプルを作製し、窒化シリコン膜をＦＴＩＲ（フーリエ変換赤外分光）法を用いて測定した。ＦＴＩＲ法は、物質に赤外光を照射し、分子の振動エネルギーに対応したエネルギーを有する赤外光の吸収量から物質の組成等を調べる測定方法である。

ＦＴＩＲ法の測定終了後、窒化シリコン膜に窒素を含むガスのプラズマを照射した。プラズマの照射条件は上述した通りである。プラズマを照射した後、再度、窒化シリコン膜をＦＴＩＲ法を用いて測定した。

図４は、ＦＴＩＲ法の測定結果を示す図であり、波数に対して任意座標の透過量を示している。プラズマを照射する前の測定結果を破線で示し、プラズマを照射した後の測定結果を実線で示している。表１は、各原子の結合の伸縮振動又は変角振動における波数を示している。図４及び表１のように、プラズマを照射する前に対して、照射した後は、Ｓｉ−Ｎ結合の伸縮振動における波数が高波数側にシフトしていることが分かる。このことから、窒素を含むガスのプラズマを窒化シリコン膜に照射することで、窒化シリコン膜の膜質を緻密にできることが分かる。

したがって、図３（ａ）のように、第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射することで、第１窒化シリコン膜３０の上部に膜質が緻密な層３２が形成される。

図３（ｂ）のように、第１窒化シリコン膜３０にプラズマを照射した後、ゲート電極２８、ソース電極２２、及びドレイン電極２４を覆うように、プラズマＣＶＤ法を用いて、第１窒化シリコン膜３０上に第２窒化シリコン膜３４を成膜する。第２窒化シリコン膜３４の成膜条件は、第１窒化シリコン膜３０の成膜条件と同じ条件を用いることができる。第２窒化シリコン膜３４は、第１窒化シリコン膜３０の上面に接して形成され、表面に第１窒化シリコン膜３０の段差の形状を反映した段差を有する。第２窒化シリコン膜３４の膜厚は、例えば４００ｎｍである。以下において、第１窒化シリコン膜３０と第２窒化シリコン膜３４とを合わせて、層間絶縁膜３６と称することとする。

図３（ｃ）のように、第２窒化シリコン膜３４を成膜した後、ソース電極２２上及びドレイン電極２４上の保護膜２０及び層間絶縁膜３６を除去して開口を形成する。開口内及び層間絶縁膜３６上に、めっき法を用いて、金属層を形成する。金属層は、ソース電極２２の上面に接するソース配線３８、ドレイン電極２４の上面に接するドレイン配線４０、及びソースウォール４２を含む。ソースウォール４２は、ソース配線３８に接続され、第２窒化シリコン膜３４上でゲート電極２８を覆うようにソース配線３８からゲート電極２８とドレイン電極２４との間まで形成されている。ソース配線３８、ドレイン配線４０、及びソースウォール４２は、Ａｕ配線である。これにより、オーミック電極（ソース電極２２及びドレイン電極２４）上に、第１窒化シリコン膜３０と第２窒化シリコン膜３４とを貫通する配線（ソース配線３８及びドレイン配線４０）が形成される。

次に、実施例１に係る半導体装置に対して行った高温通電試験について説明する。また、比較のために、窒素を含むガスのプラズマ照射を行わず、第１窒化シリコン膜３０と第２窒化シリコン膜３４とを連続して成膜した点を除いて、実施例１と同じ製造方法で作製した比較例２に係る半導体装置に対しても高温通電試験を行った。試験条件は以下である。
通電時間：１０００［時間］
温度：３００［℃］
Ｖｄｓ：５０［Ｖ］
Ｉｄｓ：（１／１０）×Ｉｄｍａｘ［Ａ］
なお、Ｖｄｓは通電するドレイン・ソース間電圧である。Ｉｄｓは通電中に流れるドレイン・ソース間電流である。Ｉｄｍａｘは最大ドレイン電流である。

表２は、通電試験の結果である。表２のように、比較例２においては、１０００時間の通電後、２０個中１４個が不良となった。一方、実施例１においては、１０００時間の通電後、２０個中不良は０個であった。

以上のように、実施例１によれば、半導体層上に形成されたゲート電極２８（第１金属層）を覆うように、プラズマＣＶＤ法を用いて、第１窒化シリコン膜３０を成膜する。第１窒化シリコン膜３０を成膜した後、窒化シリコン膜が成膜されない条件の下、第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射する。プラズマを照射した後、第１窒化シリコン膜３０上に、プラズマＣＶＤ法を用いて、第２窒化シリコン膜３４を成膜する。これにより、ゲート電極２８を覆うように設けられた層間絶縁膜３６中に膜質が緻密な層３２を形成することができる。この膜質が緻密な層３２により、半導体装置の通電中に、ゲート電極２８に含まれる金属又はこの金属の酸化物が、層間絶縁膜３６中をソースウォール４２（第２金属層）に向かって拡散することを阻止できる。このため、リーク電流の増大や短絡を抑制することができる。

図３（ｃ）のように、第１窒化シリコン膜３０には、表面にゲート電極２８の形状を反映した段差が形成されている。第２窒化シリコン膜３４には、表面に第１窒化シリコン膜３０の段差の形状を反映した段差が形成されている。この場合、ゲート電極２８の上面と側面との段差領域に形成された第１窒化シリコン膜３０の膜厚は薄くなる。このため、第２窒化シリコン膜３４の段差を覆う位置に形成されたソースウォール４２（第２金属層）は、第２窒化シリコン膜３４を介してゲート電極２８に近接することになる。このような場合、リーク電流の増大や短絡が起こり易くなる。したがって、第１窒化シリコン膜３０がゲート電極２８の上面と側面との段差領域に形成され、この第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射することが好ましい。

また、ソースウォール４２はソース電極２２と同電位となるため、ゲート電極２８に含まれる金属又はこの金属酸化物は、層間絶縁膜３６中をソース配線３８とソースウォール４２とに向かって拡散し易くなる。このため、ソースウォール４２が形成される場合に、第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射することが好ましい。

第２窒化シリコン膜３４を成膜した後、第１窒化シリコン膜３０と同様に、窒化シリコン膜が成膜されない条件の下、第２窒化シリコン膜３４に窒素を含むガスのプラズマを照射してもよい。しかしながら、金属又は金属の酸化物の拡散を抑制することと、プロセスのスループットとを考慮すると、第１窒化シリコン膜３０にプラズマを照射することが好ましい。

リーク電流の増大や短絡を抑制する観点から、層間絶縁膜３６中に形成される膜質が緻密な層３２は、層間絶縁膜３６の膜厚方向において、層間絶縁膜３６の中央より基板１０側に位置することが望ましい。つまり、第１窒化シリコン膜３０の膜厚は、第２窒化シリコン膜３４よりも薄いことが望ましい。したがって、第２窒化シリコン膜３４よりも膜厚が薄い第１窒化シリコン膜３０を成膜し、この第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射することが望ましい。

ソースウォール４２が形成されない場合でも、ゲート電極２８に含まれる金属又はこの金属酸化物は、層間絶縁膜３６中をソース配線３８に向かって拡散する場合がある。したがって、この場合でも、第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射することは有効である。

また、ソースウォール４２の代わりに、フィールドプレートを形成する場合がある。図５（ａ）及び図５（ｂ）は、フィールドプレートを形成する工程を説明する断面図の例である。図５（ａ）及び図５（ｂ）のように、図３（ｃ）で説明したソースウォール４２の形成の代わりに、蒸着法及びリフトオフ法を用いて、ドレイン電極２４とゲート電極２８との間の第２窒化シリコン膜３４上にフィールドプレート４４ａ及び４４ｂを形成する。フィールドプレートは、図５（ａ）のように、第２窒化シリコン膜３４の段差を覆い、ゲート電極２８に沿ってゲート電極２８の上方にまで延在している場合でもよいし、図５（ｂ）のように、ゲート電極２８の上方までは延在していない場合でもよい。

フィールドプレート４４ａ及び４４ｂが形成される場合、ゲート電極２８に含まれる金属又はこの金属酸化物は、層間絶縁膜３６中をソース配線３８とフィールドプレート４４ａ及び４４ｂとに向かって拡散する場合がある。したがって、この場合でも、第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射することが好ましい。また、フィールドプレート４４ａ及び４４ｂを、ＦＥＴの活性領域外でソース配線３８に接続させる場合がある。この場合、第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射することがより好ましい。

比較例１で述べたように、ゲート電極２８がＮｉを含む場合、ゲート電極２８に含まれるＮｉ又はこのＮｉの酸化物が、半導体装置の通電中に層間絶縁膜３６中をソース配線３８及びソースウォール４２に向かって拡散する。このため、ゲート電極２８がＮｉを含む場合、第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射することが好ましい。また、ゲート電極２８がＮｉ以外の金属を含む場合であっても、例えばＮｉ、Ｔｉ、Ａｕ、Ａｌ、Ｐｄ、Ｔａ、及びＷのうちの少なくとも１つを含む場合、これらの金属又はこれらの金属の酸化物は、半導体装置の通電中に層間絶縁膜３６中をソース配線３８及びソースウォール４２に向かって拡散し易い。したがって、ゲート電極２８が上記金属を含む場合でも、第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射することは有効である。

また、実施例１のように、ゲート電極２８がＮｉとＡｕのような異種金属を含む場合に、第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射することがより好ましい。これは、異種金属を含むと電位差が生じるため、この電位差がゲート電極２８に印加される負の電圧に加味され、ゲート電極２８に含まれる金属又はこの金属酸化物が、層間絶縁膜３６中をソース配線３８及びソースウォール４２に向かって拡散し易くなるためである。

第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射する工程は、純度９９．９％以上の窒素ガスのみを用いる場合に限られず、窒化シリコン膜が成膜されない条件の下であれば、窒素を含む混合ガスを用いる場合でもよい。即ち、窒化シリコン膜が成膜されない程度であれば混合ガスにシリコン原料ガスが含まれている場合でもよい。混合ガスの一例として、アンモニアガスと窒素ガスとヘリウムガス又はアルゴンガスとの混合ガスが挙げられる。純度９９．９％以上の窒素ガスのみを用いる場合でも、アンモニアガスと窒素ガスとヘリウムガス又はアルゴンガスとの混合ガスを用いる場合でも、プラズマ照射は、圧力が０．５Ｔｏｒｒ以上且つ１．８Ｔｏｒｒ以下、ＲＦ電力密度が０．０５Ｗ／ｃｍ^２以上且つ０．１５Ｗ／ｃｍ^２以下の条件で実施することができる。

第１窒化シリコン膜３０と第２窒化シリコン膜３４との成膜を、原料ガスにＳｉＨ_４、ＮＨ_３、Ｎ_２、及びＨｅ又はＡｒを用いて行う場合、プラズマ放電を中断することなく、ＳｉＨ_４の流量を０にすることで第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射してもよい。即ち、第１窒化シリコン膜３０の成膜と、第１窒化シリコン膜３０へのプラズマの照射と、第２窒化シリコン膜３４の成膜とを、プラズマ放電を中断することなく連続して行ってもよい。このような場合の第１窒化シリコン膜３０と第２窒化シリコン膜３４との具体的な成膜条件として、例えば以下の条件が挙げられる。
原料ガス流量：
ＳｉＨ_４：３〜５０ｓｃｃｍ
ＮＨ_３：０〜５ｓｃｃｍ
Ｎ_２：２００〜２０００ｓｃｃｍ
Ｈｅ又はＡｒ：０〜９００ｓｃｃｍ
圧力：０．５〜１．８Ｔｏｒｒ
ＲＦ電力密度：０．０５〜０．１５Ｗ／ｃｍ^２

実施例１では、第１窒化シリコン膜３０を１層成膜して、この第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射する場合を例に示した。しかしながら、第１窒化シリコン膜３０を複数層成膜して、複数の第１窒化シリコン膜３０それぞれに窒素を含むガスのプラズマを照射する場合でもよい。つまり、第１窒化シリコン膜３０を成膜する工程と第１窒化シリコン膜３０にプラズマを照射する工程とを複数回実施してもよい。これにより、膜質が緻密な層３２の総合膜厚を厚くすることができるため、ゲート電極２８に含まれる金属又はこの金属の酸化物が、層間絶縁膜３６中をソース配線３８及びソースウォール４２に向かって拡散することをより阻止できる。

複数の第１窒化シリコン膜３０それぞれに窒素を含むガスのプラズマを照射して複数の膜質が緻密な層３２を形成する場合、複数の膜質が緻密な層３２が連続するように形成することが好ましい。言い換えると、第１窒化シリコン膜３０の成膜及び第１窒化シリコン膜３０に窒素を含むガスのプラズマを照射する連続工程を複数回実施する場合、複数の膜質が緻密な層３２が連続するように形成することが好ましい。つまり、複数の膜質が緻密な層３２それぞれの間に膜密度が低い層が設けられていない場合が好ましい。これにより、ゲート電極２８に含まれる金属又はこの金属の酸化物が、層間絶縁膜３６中をソース配線３８及びソースウォール４２に向かって拡散することをさらに阻止できる。例えば、プラズマの照射条件が、圧力が０．５Ｔｏｒｒ以上且つ１．８Ｔｏｒｒ以下で、ＲＦ電力密度が０．０５Ｗ／ｃｍ^２以上且つ０．１５Ｗ／ｃｍ^２以下である場合、プラズマ照射効果の有効深さは１０ｎｍ程度である。したがって、この場合、複数の膜質が緻密な層３２が連続するために、複数の第１窒化シリコン膜３０それぞれを１０ｎｍ程度の膜厚で成膜して、複数の第１窒化シリコン膜３０それぞれにプラズマを照射することが好ましい。

基板１０は、ＳｉＣ基板の他にも、例えばＳｉ基板、サファイア基板、又はＧａＮ基板を用いることができる。基板１０上に形成される窒化物半導体層としては、ＧａＮ層、ＩｎＮ層、ＡｌＮ層、ＩｎＧａＮ層、ＡｌＧａＮ層、ＩｎＡｌＮ層、ＩｎＡｌＧａＮ層及びこれらの積層を用いることができる。また、窒化物半導体層以外にも、ＧａＡｓ層、ＡｌＧａＡｓ層及びこれらの積層などのＧａを含む半導体層が形成される場合でも良く、Ｓｉが形成される場合でもよい。

実施例１では、ＦＥＴの場合を例に示したが、この場合に限られない。即ち、半導体層上に形成される第１金属層が、電界効果型トランジスタのゲート電極で、第２窒化物半導体層上に形成される第２金属層が、フィールドプレートあるいはソースウォールである場合を例に示したが、この場合に限られない。ＦＥＴ以外の場合であってもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０基板
１２バリア層
１４チャネル層
１６電子供給層
１８キャップ層
２０保護膜
２２ソース電極
２４ドレイン電極
２８ゲート電極
３０第１窒化シリコン膜
３２膜質が緻密な層
３４第２窒化シリコン膜
３６層間絶縁膜
３８ソース配線
４０ドレイン配線
４２ソースウォール
４４ａ、４４ｂフィールドプレート

Claims

半導体層上にＮｉ、Ｔｉ、Ａｕ、Ａｌ、Ｐｄ、Ｔａ、及びＷのうちの少なくとも１つを含む、電界効果型トランジスタのゲート電極を形成する工程と、
プラズマ化学気相成長法を用いて、前記ゲート電極を覆い、表面に前記ゲート電極の形状を反映した段差を有する第１窒化シリコン膜を成膜する工程と、
前記第１窒化シリコン膜を成膜した後、ＦＴＩＲ（フーリエ変換赤外分光）法でのＳｉ−Ｎ結合の伸縮振動における波数が前記第１窒化シリコン膜よりも高い層が前記第１窒化シリコン膜に形成されるように、窒化シリコン膜が成膜されない条件の下、前記第１窒化シリコン膜に窒素を含むガスのプラズマを照射する工程と、
前記プラズマを照射した後、前記第１窒化シリコン膜上に、プラズマ化学気相成長法を用いて、表面に前記第１窒化シリコン膜の段差の形状を反映した段差を有する第２窒化シリコン膜を成膜する工程と、
前記第２窒化シリコン膜の段差を覆う位置に、前記ゲート電極に沿って設けられてなるフィールドプレートあるいは前記ゲート電極を覆って設けられてなるソースウォールを形成する工程と、を有することを特徴とする半導体装置の製造方法。
前記第２窒化シリコン膜を成膜する前に、前記第１窒化シリコン膜を成膜する工程および前記第１窒化シリコン膜に前記プラズマを照射する工程を複数回実施することを特徴とする請求項１記載の半導体装置の製造方法。
前記第１窒化シリコン膜の成膜と、前記プラズマの照射と、前記第２窒化シリコン膜の成膜とを、プラズマ放電を中断することなく連続して行うことを特徴とする請求項１または２記載の半導体装置の製造方法。
前記プラズマの照射は、純度９９．９％以上の窒素ガスのみを用い、あるいはアンモニアガスと窒素ガスとヘリウムガスまたはアルゴンガスとの混合ガスを用い、圧力が０．５Ｔｏｒｒ以上且つ１．８Ｔｏｒｒ以下、ＲＦ電力密度が０．０５Ｗ／ｃｍ^２以上且つ０．１５Ｗ／ｃｍ^２以下の条件で実施することを特徴とする請求項１から３のいずれか一項記載の半導体装置の製造方法。
前記ゲート電極は、Ｎｉ膜を含むことを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。