JP2017079288A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2017079288A
JP2017079288A JP2015207345A JP2015207345A JP2017079288A JP 2017079288 A JP2017079288 A JP 2017079288A JP 2015207345 A JP2015207345 A JP 2015207345A JP 2015207345 A JP2015207345 A JP 2015207345A JP 2017079288 A JP2017079288 A JP 2017079288A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
semiconductor device
semiconductor layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015207345A
Other languages
English (en)
Inventor
政俊 小山
Masatoshi Koyama
政俊 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015207345A priority Critical patent/JP2017079288A/ja
Priority to US15/299,034 priority patent/US9799508B2/en
Publication of JP2017079288A publication Critical patent/JP2017079288A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】半導体層の表面モフォロジーの悪化を抑制できる半導体装置の製造方法及び半導体装置を提供する。【解決手段】半導体装置の製造方法は、基板２上に設けられた窒化物半導体層に不純物をイオン注入する不純物注入工程と、不純物注入工程の後、窒化物半導体層の表面に第１窒化シリコン膜２３を形成する第１膜形成工程と、窒化物半導体層および第１窒化シリコン膜２３を熱処理する熱処理工程と、熱処理工程の後、第１窒化シリコン膜２３を除去する第１除去工程と、を有する。第１窒化シリコン膜２３は、フーリエ変換赤外分光法（ＦＴ−ＩＲ）におけるＳｉ−Ｎの伸縮振動ピーク強度に対し、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度が１／３０以下である。【選択図】図３

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。
近年、高出力及び高耐圧を有する窒化ガリウム（ＧａＮ）系材料を用いた半導体装置（パワー半導体デバイス）として、高電子移動度トランジスタ（ＨＥＭＴ）が知られている。例えば下記非特許文献１には、半導体と金属との間における接触抵抗を低下させるために、半導体層における該オーミック電極と接する領域及びその周囲に低抵抗の不純物領域（ｎ＋領域）を設けることが記載されている。
Ｒｅｃｈｔ，Ｆ．ｅｔ ａｌ． 「Ｎｏｎａｌｌｏｙｅｄ Ｏｈｍｉｃ Ｃｏｎｔａｃｔｓ Ｉｎ ＡｌＧＡＮ／ＧＡＮ ＨＥＭＴｓ Ｂｙ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ Ｗｉｔｈ Ｒｅｄｕｃｅｄ Ａｃｔｉｖａｔｉｏｎ Ａｎｎｅａｌｉｎｇ Ｔｅｍｐｅｒａｔｕｒｅ」 ＩＥＥＥ，Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， ２７（２００６），ｐ．２０５−２０７
上記ｎ＋領域は、イオン化された不純物を半導体層中に注入した後、該半導体層を加熱する活性化工程を施すことにより形成される。この活性化工程では１０００℃以上の熱処理を行うので、半導体層の表面が劣化してしまう。半導体層の表面の劣化を防ぐために、活性化処理を行う前に保護膜を形成することがある。この保護膜は、プラズマＣＶＤ法（ＣＶＤ：Chemical Vapor Deposition）によって形成されるＳｉＮ膜が一般的である。しかしながら、上記ＳｉＮ膜を形成して活性化処理を行った後に該ＳｉＮ膜を除去すると、半導体層の表面モフォロジー（表面の凹凸状態）が悪化してしまう。このような半導体層を用いて例えばＨＥＭＴを形成した場合、リーク電流の増加及びＨＥＭＴの信頼性低下が発生するおそれがある。
本発明は、半導体層の表面モフォロジーの悪化を抑制できる半導体装置の製造方法及び半導体装置を提供することを目的とする。
本発明の一形態に係る半導体装置の製造方法は、基板上の窒化物半導体層に不純物をイオン注入する不純物注入工程と、不純物注入工程の後、窒化物半導体層の表面に第１窒化シリコン膜を形成する第１膜形成工程と、窒化物半導体層および第１窒化シリコン膜を熱処理する熱処理工程と、熱処理工程の後、第１窒化シリコン膜を除去する第１除去工程と、を有し、第１窒化シリコン膜は、フーリエ変換赤外分光法（ＦＴ−ＩＲ）におけるＳｉ−Ｎの伸縮振動ピーク強度に対し、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度が１／３０以下である。
本発明の別の一形態に係る半導体装置は、基板と、基板上に設けられ、不純物がイオン注入された領域を含む窒化物半導体層と、窒化物半導体層の表面に設けられる窒化シリコン膜と、を有し、窒化シリコン膜は、フーリエ変換赤外分光法（ＦＴ−ＩＲ）におけるＳｉ−Ｎの伸縮振動ピーク強度に対し、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度が１／３０以下である。
本発明によれば、半導体層の表面モフォロジーの悪化を抑制できる半導体装置の製造方法及び半導体装置を提供できる。
図１は、本実施形態に係る半導体装置を示す断面図である。 図２の（ａ）〜（ｃ）は、第１実施形態に係る半導体装置の製造方法を説明する図である。 図３の（ａ）〜（ｃ）は、第１実施形態に係る半導体装置の製造方法を説明する図である。 図４の（ａ）〜（ｃ）は、第１実施形態に係る半導体装置の製造方法を説明する図である。 図５の（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造方法を説明する図である。 図６の（ａ）は、窒化シリコン膜２３をプラズマＣＶＤ法によって形成した場合における第１除去工程後の電子供給層５の表面を観察した写真である。図６の（ｂ）は、窒化シリコン膜２３を形成した場合における第１除去工程後の電子供給層５の表面を観察した写真である。 図７は、窒化シリコン膜のフーリエ変換赤外分光法（ＦＴ−ＩＲ）の測定結果を示すグラフである。 図８は、第２除去工程後の半導体装置を示す図である。 図９は、熱処理工程後、窒化シリコン膜２３の開口部２３ａに重なる電子供給層５の表面を観察した写真である。 図１０は、第２膜形成工程後の半導体装置を示す図である。
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、基板上の窒化物半導体層に不純物をイオン注入する不純物注入工程と、不純物注入工程の後、窒化物半導体層の表面に第１窒化シリコン膜を形成する第１膜形成工程と、窒化物半導体層および第１窒化シリコン膜を熱処理する熱処理工程と、熱処理工程の後、第１窒化シリコン膜を除去する第１除去工程と、を有し、第１窒化シリコン膜は、フーリエ変換赤外分光法（ＦＴ−ＩＲ）におけるＳｉ−Ｎの伸縮振動ピーク強度に対し、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度が１／３０以下である、半導体装置の製造方法である。
この製造方法によれば、窒化物半導体層の表面に、フーリエ変換赤外分光法（ＦＴ−ＩＲ）におけるＳｉ−Ｎの伸縮振動ピーク強度に対し、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度が１／３０以下である第１窒化シリコン膜を形成する。このような第１窒化シリコン膜を形成することにより、該第１窒化シリコン膜内部の水素の含有量が低減される。これにより、第１窒化シリコン膜内部におけるシリコンと水素との結合、及び窒素と水素との結合が低減する。したがって、熱処理工程中に水素の離脱による第１窒化シリコン膜と窒化物半導体層界面との反応が抑制されるため、窒化物半導体層の表面モフォロジーの悪化が抑制される。
また、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度は、Ｓｉ−Ｎの伸縮振動ピーク強度の１／５０以下であってもよい。この場合、第１窒化シリコン膜内部の水素の含有量がさらに低減されるので、窒化物半導体層の表面モフォロジーの悪化が好適に抑制される。
また、第１膜形成工程は、電子サイクロトロン共鳴スパッタリングにより、マイクロ波パワーを４００〜６００Ｗとし、ＲＦパワーを４００〜６００Ｗとし、Ａｒ流量を２０〜５０ｓｃｃｍとし、Ｎ２流量を５〜７ｓｃｃｍとした条件により実施してもよい。これにより、シリコンと水素との結合、及び窒素と水素との結合が低減する。
また、第１膜形成工程は、プラズマＣＶＤにより、ＳｉＨ４の流量を３〜１５ｓｃｃｍとし、ＮＨ３の流量を０〜１０ｓｃｃｍとし、Ｎ２の流量を２０〜２００ｓｃｃｍとし、成長温度を２５０〜３００℃とした条件で第１窒化シリコン膜を成長した後、Ｎ２雰囲気下で８００℃〜１０００℃、３０〜６０分のアニールを実施してもよい。これにより、シリコンと水素との結合、及び窒素と水素との結合が低減する。
また、第１膜形成工程は、ＲＦスパッタリングによって、Ｎ２雰囲気下、０．１Ｐａ、ＲＦパワーを５００Ｗとした条件下で第１窒化シリコン膜を形成してもよい。この場合、第１窒化シリコン膜内部の水素の含有量がさらに低減される。
また、窒化物半導体層の不純物の濃度が１．０×１０１９ｃｍ−３以上５．０×１０２０ｃｍ−３以下であり、窒化物半導体層の抵抗値は、２００ｏｈｍ／ｓｑ以下であってもよい。この場合、窒化物半導体層は、良好な導電性を有する。
また、上記製造方法は、熱処理工程前に、第１窒化シリコン膜において、窒化物半導体層のうち不純物が注入された部分を除く一部領域を除去することにより、窒化物半導体層の一部を露出する第２除去工程をさらに備えてもよい。この場合、第１窒化シリコン膜の残留応力が減少するので、窒化物半導体層のクラックの発生を抑制できる。
また、上記製造方法は、第２除去工程後であって熱処理工程前に、第１窒化シリコン膜上、及び露出した窒化物半導体層上に第２窒化シリコン膜を形成する第２膜形成工程をさらに備え、第２窒化シリコン膜の窒素に対するシリコンの組成比は、第１窒化シリコン膜の窒素に対するシリコンの組成比よりも小さくてもよい。
また、上記製造方法は、第２除去工程後、基板及び窒化物半導体層をスクライブラインに沿って切断する個片化工程をさらに備え、第２除去工程では、スクライブラインに重なる第１窒化シリコン膜を除去してもよい。この場合、窒化物半導体層において、熱処理工程を経ることにより劣化した表面は、個片化工程にて除去される。したがって、製造された半導体装置の信頼性を向上できる。
また、上記製造方法は、第２除去工程後であって熱処理工程前に、第１窒化シリコン膜上、及び露出した窒化物半導体層上に第２窒化シリコン膜を形成する第２膜形成工程をさらに備え、第２窒化シリコン膜の残留応力は、第１窒化シリコン膜の残留応力よりも小さくてもよい。この場合、露出した窒化物半導体層は第２窒化シリコン膜に覆われるので、熱処理工程による窒化物半導体層の表面の劣化を抑制できる。加えて、第２窒化シリコン膜の残留応力が第１窒化シリコン膜の残留応力よりも小さいので、窒化物半導体層のクラックの発生を抑制できる。
また、熱処理工程では、１０００℃以上１３００℃以下にて熱処理を行ってもよい。この場合、熱処理工程時における窒化物半導体層の表面モフォロジーの悪化が良好に抑制される。
また、上記製造方法は、不純物注入工程前に、窒化物半導体層上に絶縁膜を形成する絶縁膜形成工程と、不純物注入工程後であって第１膜形成工程前に、絶縁膜を除去する絶縁膜除去工程と、をさらに備えてもよい。この場合、不純物は、絶縁膜を介して窒化物半導体層に注入される。これにより、不純物注入工程による窒化物半導体層の表面モフォロジーの悪化を抑制できる。
本願発明の他の一実施形態は、基板と、基板上に設けられ、不純物がイオン注入された領域を含む窒化物半導体層と、窒化物半導体層の表面に設けられる窒化シリコン膜と、を有し、窒化シリコン膜は、フーリエ変換赤外分光法（ＦＴ−ＩＲ）におけるＳｉ−Ｎの伸縮振動ピーク強度に対し、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度が１／３０以下である半導体装置である。
この半導体装置によれば、窒化物半導体層の表面に、フーリエ変換赤外分光法（ＦＴ−ＩＲ）におけるＳｉ−Ｎの伸縮振動ピーク強度に対し、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度が１／３０以下である窒化シリコン膜が設けられる。これにより、窒化物半導体層の表面には、水素の含有量が低減された窒化シリコン膜が設けられるので、窒化シリコン膜内部におけるシリコンと水素との結合、及び窒素と水素との結合が低減する。したがって、窒化物半導体層と窒化シリコン膜との界面における水素に起因した反応が抑制されるため、窒化物半導体層の表面モフォロジーの悪化が抑制される。
また、窒化物半導体層の不純物の濃度が１．０×１０１９ｃｍ−３以上５．０×１０２０ｃｍ−３以下であり、領域の抵抗値が２００ｏｈｍ／ｓｑ以下であってもよい。この場合、窒化物半導体層は、良好な導電性を有する。
また、上記半導体装置は、窒化シリコン膜上に設けられる保護膜をさらに備え、保護膜は、窒化物半導体層のうち不純物が注入された部分を除く一部領域が露出するように設けられてもよい。
［本願発明の実施形態の詳細］
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図１は、本実施形態に係る半導体装置を示す断面図である。図１に示されるように、半導体装置であるトランジスタ１はＨＥＭＴであり、基板２、バッファ層３、チャネル層４、電子供給層５、不純物領域６，７、ソース電極８、ドレイン電極９、ゲート電極１０、及び絶縁膜１１を備えている。このトランジスタ１は保護膜１２によって覆われており、ソース電極８及びドレイン電極９は、配線１３，１４にそれぞれ接続されている。また、トランジスタ１は、チャネル層４及び電子供給層５に設けられる素子分離領域Ｄによって、基板２上の他のトランジスタと電気的に分離されている。トランジスタ１では、チャネル層４と電子供給層５との界面に２次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）が生じることにより、チャネル層４内にチャネル領域が形成される。
基板２は、結晶成長用の基板である。基板２として、例えばＳｉ基板、ＳｉＣ基板、サファイア基板、ＡｌＮ基板又はダイヤモンド基板が挙げられる。本実施形態では、基板２はＳｉＣ基板である。
バッファ層３は、基板２上にエピタキシャル成長した層であり、チャネル層４よりも電気抵抗が高い。バッファ層３の厚さは、例えば５ｎｍ以上５０ｎｍ以下である。バッファ層３は、例えばＡｌＮ層、又はＡｌＧａＮ層である。
チャネル層４は、バッファ層３上にエピタキシャル成長した層である。チャネル層４におけるバッファ層３と反対側の表面近傍は、チャネル領域として機能する。チャネル層４は、窒化物半導体層であり、例えばＧａＮ層である。チャネル層４の厚さは、例えば０．３μｍ以上３μｍ以下である。
電子供給層５は、チャネル層４上にエピタキシャル成長した層である。電子供給層５は、チャネル層４よりも電子親和力が大きい窒化物半導体層であり、例えばＡｌＧａＮ層、ＩｎＡｌＮ層、又はＩｎＡｌＧａＮ層等である。本実施形態では、電子供給層５は、ｎ型のＡｌＧａＮ層である。電子供給層５の厚さは、例えば１ｎｍ以上３０ｎｍ以下である。また、図示しないが、電子供給層５の上に、ＧａＮ層からなるキャップ層を設けても良い。
不純物領域６，７は、チャネル層４及び電子供給層５にイオン化された不純物が注入されることによって設けられており、互いに離間した領域である。不純物領域６，７の厚さは、例えば５ｎｍ以上３００ｎｍ以下である。不純物領域６，７に注入される不純物は、チャネル層４及び電子供給層５に対してドーパントとして機能するＳｉ（シリコン）等が挙げられる。この場合、不純物領域６，７はｎ＋領域として機能する。
ソース電極８及びドレイン電極９は、電子供給層５上に設けられている。具体的には、ソース電極８は不純物領域６に接して設けられており、ドレイン電極９は不純物領域７に接して設けられている。ソース電極８及びドレイン電極９は、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。
ゲート電極１０は、電子供給層５に接して設けられている。ゲート電極１０は、基板２の厚さ方向と垂直であり且つソース電極８からドレイン電極９へ向かう方向において不純物領域６，７の間に設けられている。ゲート電極１０は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。
絶縁膜１１は、電子供給層５上に設けられている。絶縁膜１１には開口部１１ａ〜１１ｃが設けられている。ソース電極８、ドレイン電極９、及びゲート電極１０は、それぞれ対応する開口部１１ａ〜１１ｃを介して電子供給層５に接している。絶縁膜１１は、例えば窒化シリコン膜である。絶縁膜１１においては、フーリエ変換赤外分光法（ＦＴ−ＩＲ）におけるＮ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度は、Ｓｉ−Ｎの伸縮振動ピーク強度の１／３０以下であってもよく、１／５０以下でもよい。
次に、図２〜図５を用いながら本実施形態に係る半導体装置の製造方法を説明する。図２の（ａ）〜（ｃ）、図３の（ａ）〜（ｃ）、図４の（ａ）〜（ｃ）、及び図５の（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造方法を説明する図である。
まず、図２の（ａ）に示されるように、例えば有機金属気相成長法（以下、ＭＯＶＰＥ（MetalOrganic Vapor Phase Epitaxy）法とする）によって、基板２上にバッファ層３、チャネル層４、及び電子供給層５を順番にエピタキシャル成長する。
次に、図２の（ｂ）に示されるように、電子供給層５上に、絶縁膜２１を形成する（絶縁膜形成工程）。例えば、化学気相成長法（ＣＶＤ法）により、絶縁膜２１として窒化シリコン膜を形成する。
次に、図２の（ｃ）に示されるように、絶縁膜２１上にレジストパターン２２を形成した後、イオン化された不純物を絶縁膜２１に向かって照射する。不純物は例えばシリコンであり、当該不純物（シリコン）のドーズ量は、例えば１×１０１４ｃｍ−２以上１×１０１６ｃｍ−２以下である。レジストパターン２２から露出した絶縁膜２１を貫通した不純物を、窒化物半導体層である電子供給層５及びチャネル層４に注入することにより、電子供給層５及びチャネル層４内に不純物領域６，７を形成する（不純物注入工程）。
次に、図３の（ａ）に示されるように、レジストパターン２２及び絶縁膜２１を除去し、電子供給層５を露出する（絶縁膜除去工程）。例えばウェットエッチングによってレジストパターン２２及び絶縁膜２１をそれぞれ除去するが、ウェットエッチング以外の手法が用いられてもよい。
次に、図３の（ｂ）に示されるように、ＲＦスパッタリングによって、電子供給層５上（すなわち、電子供給層５の表面）に窒化シリコン膜２３を形成する（第１膜形成工程）。例えば、Ｎ２雰囲気下、０．１Ｐａ、ＲＦパワーを５００Ｗとした条件にてＲＦスパッタリングを行い、窒化シリコン膜２３を形成する。この窒化シリコン膜２３は、後述する不純物領域６，７の活性化処理に伴う熱処理工程の際に、電子供給層５の表面を保護する活性化保護膜になる。
なお、上記第１膜形成工程においては、電子サイクロトロン共鳴スパッタリング（ＥＣＲスパッタリング）またはプラズマＣＶＤによって窒化シリコン膜２３を形成してもよい。ＥＣＲスパッタリングを用いる場合、その条件を例えばマイクロ波パワーを４００〜６００Ｗとし、ＲＦパワーを４００〜６００Ｗとし、Ａｒ流量を２０〜５０ｓｃｃｍとし、Ｎ２流量を５〜７ｓｃｃｍと設定する。また、プラズマＣＶＤを用いる場合、その条件を例えばＳｉＨ４の流量を３〜１５ｓｃｃｍとし、ＮＨ３の流量を０〜１０ｓｃｃｍとし、Ｎ２の流量を２０〜２００ｓｃｃｍとし、成長温度を２５０〜３００℃と設定する。プラズマＣＶＤにて窒化シリコン膜２３を形成した場合、例えば３０〜６０分のアニール（熱処理）を実施する。
窒化シリコン膜２３を形成後、少なくともチャネル層４、電子供給層５、及び窒化シリコン膜２３を熱処理する（熱処理工程）。この熱処理工程では、例えば急速加熱炉（ＲＴＡ：Rapid Thermal Annealing）あるいは拡散炉を用いて、窒素又は不活性雰囲気下、１０００℃以上１３００℃以下の条件にて熱処理を行う。上記熱処理工程を経て、チャネル層４及び電子供給層５内の不純物領域６，７を活性化処理する。上記熱処理が１０００℃以上で行われることにより、不純物領域６，７の活性化処理が好適に行われる。このとき、不純物領域６，７の不純物濃度は、１．０×１０１９ｃｍ−３以上５．０×１０２０ｃｍ−３以下である。また、チャネル層４及び電子供給層５に形成される不純物領域６，７の抵抗値は、２００ｏｈｍ／ｓｑ以下である。また、上記熱処理が１３００℃以下で行われることにより、電子供給層５の表面モフォロジーの悪化を好適に抑制できる。以上から、不純物領域６，７の不純物濃度と、チャネル層４及び電子供給層５との抵抗値は、水素の含有量が少ない窒化シリコン膜を形成し、熱処理することで実現できるものである。
次に、図３の（ｃ）に示されるように、窒化シリコン膜２３を除去する（第１除去工程）。例えばウェットエッチングによって窒化シリコン膜２３を除去するが、ウェットエッチング以外の手法が用いられてもよい。
次に、図４の（ａ）に示されるように、電子供給層５上にレジストパターン２４を形成した後、例えばアルゴン（Ａｒ）あるいは酸素等の原子又はイオンを電子供給層５に向かって照射する。照射される原子のドーズ量は、例えば１．０×１０１２ｃｍ−２以上５×１０１５ｃｍ−２以下である。この原子又はイオンをレジストパターン２４から露出した電子供給層５と、該露出した電子供給層５に重なるチャネル層４との両方に注入することにより、素子分離領域Ｄを形成する。
次に、図４の（ｂ）に示されるように、レジストパターン２４を除去した後、電子供給層５上に絶縁膜１１を形成する。絶縁膜１１の一部を除去し、基板２の厚さ方向において不純物領域６に重なる開口部１１ａと、上記厚さ方向において不純物領域７に重なる開口部１１ｂを形成する。そして、開口部１１ａを介して不純物領域６に接するソース電極８と、開口部１１ｂを介して不純物領域７に接するドレイン電極９とを蒸着・リフトオフ法により形成する。
次に、図４の（ｃ）に示されるように、ソース電極８とドレイン電極９との間の絶縁膜１１の一部を除去し、開口部１１ｃを形成する。この開口部１１ｃを介して電子供給層５に接するゲート電極１０を蒸着・リフトオフ法により形成する。これにより、基板２上に複数のトランジスタ１を形成する。基板２上における複数のトランジスタ１は、素子分離領域Ｄによって互いに電気的に分離している。そしてソース電極８、ドレイン電極９、ゲート電極１０、及び絶縁膜１１を覆う保護膜１２を形成した後、ソース電極８に接続する配線１３と、ドレイン電極９に接続する配線１４とを形成する。複数のトランジスタ１は、配線１３，１４を介して互いに電気的に接続されてもよい。なお、絶縁膜１１及び保護膜１２は、電子供給層５の不純物領域６，７を除く一部領域が露出するように設けられてもよい。
次に、図５の（ａ），（ｂ）に示されるように、基板２、バッファ層３、チャネル層４、電子供給層５、絶縁膜１１、及び保護膜１２を格子状のスクライブラインＬに沿って切断することによって、少なくとも１つのトランジスタ１を含んだ半導体素子を個片化する（個片化工程）。上記切断は、例えばダイシングソー等を用いて行われる。
上記製造方法においては、窒化物半導体層である電子供給層５の表面に、ＲＦスパッタリングによって窒化シリコン膜２３を形成している。ＲＦスパッタリング以外の手法によって窒化シリコン膜２３を形成する場合と、本実施形態のようにＲＦスパッタリングによって窒化シリコン膜２３を形成する場合との電子供給層５の表面状態の違いについて、図６の（ａ），（ｂ）を用いながら説明する。図６の（ａ）は、窒化シリコン膜２３をプラズマＣＶＤ法によって形成した場合における上記第１除去工程後の電子供給層５の表面を観察した写真である。図６の（ｂ）は、窒化シリコン膜２３をＲＦスパッタリングによって形成した場合における上記第１除去工程後の電子供給層５の表面を観察した写真である。
図６の（ａ），（ｂ）に示されるように、窒化シリコン膜２３が除去された電子供給層５の表面の一部には、エピタキシャル成長中に発生した転位によるピット３１が観察される。また、図６（ａ）では、ピット３１の直径よりも小さい直径を有する多数のピット３２が、電子供給層５の全面に渡って観察される。これに対して、図６の（ｂ）では、電子供給層５の表面の一部には、上記ピット３２が観察されない。
図７は、窒化シリコン膜のフーリエ変換赤外分光法（ＦＴ−ＩＲ）の測定結果を示すグラフである。図７において、横軸は波数を、縦軸は透過量をそれぞれ示す。図７において、データ４１は、プラズマＣＶＤ法によって形成した窒化シリコン膜の測定結果を示し、データ４２は、ＲＦスパッタリングによって形成した窒化シリコン膜の測定結果を示す。図７に示されるように、ＲＦスパッタリングによって形成した窒化シリコン膜は、プラズマＣＶＤ法によって形成した窒化シリコン膜と異なり、２２００ｃｍ−１付近のＳｉ−Ｈ結合の伸縮振動ピーク、３３００ｃｍ−１付近のＮ−Ｈ結合の伸縮振動ピーク、及び１２００ｃｍ−１付近のＮ−Ｈ結合の変角振動ピークが観察されない。つまり、ＲＦスパッタリングによって形成された窒化シリコン膜において、ＦＴ−ＩＲのＮ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度は、Ｓｉ−Ｎの伸縮振動ピーク強度の１／３０以下である。測定精度のマージンを考慮した場合、窒化シリコン膜において、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度は、Ｓｉ−Ｎの伸縮振動ピーク強度の１／５０以下であればよい。このＦＴ−ＩＲの測定結果より、ＲＦスパッタリングによって形成された窒化シリコン膜の水素の含有量は、プラズマＣＶＤ法（成長後の高温アニールなし）によって形成された窒化シリコン膜の水素の含有量に比べて、非常に小さいことがわかる。
以上説明した本実施形態に係る半導体装置の製造方法によれば、電子供給層５の表面に、フーリエ変換赤外分光法（ＦＴ−ＩＲ）におけるＳｉ−Ｎの伸縮振動ピーク強度に対し、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度が１／３０以下である窒化シリコン膜２３を形成する。このような窒化シリコン膜２３を形成することにより、該窒化シリコン膜２３内部の水素の含有量が低減される。これにより、窒化シリコン膜２３内部におけるシリコンと水素との結合、及び窒素と水素との結合が低減する。したがって、熱処理工程における水素の離脱による窒化シリコン膜２３と電子供給層５との界面の反応が抑制されるため、電子供給層５の表面モフォロジーの悪化が抑制される。
また、上記製造方法によって形成された半導体装置においては、電子供給層５の表面に、フーリエ変換赤外分光法（ＦＴ−ＩＲ）におけるＳｉ−Ｎの伸縮振動ピーク強度に対し、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度が１／３０以下である絶縁膜１１が設けられる。これにより、窒化物半導体層の表面には、水素の含有量が低減された絶縁膜１１が設けられるので、当該絶縁膜１１内部におけるシリコンと水素との結合、及び窒素と水素との結合が低減する。したがって、電子供給層５と絶縁膜１１との界面における水素に起因した反応が抑制されるため、電子供給層５の表面モフォロジーの悪化が抑制される。
また、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度は、Ｓｉ−Ｎの伸縮振動ピーク強度の１／５０以下であってもよい。この場合、窒化シリコン膜２３内部の水素の含有量がさらに低減されるので、電子供給層５の表面モフォロジーの悪化が好適に抑制される。
また、第１膜形成工程は、電子サイクロトロン共鳴スパッタリングにより、マイクロ波パワーを４００〜６００Ｗとし、ＲＦパワーを４００〜６００Ｗとし、Ａｒ流量を２０〜５０ｓｃｃｍとし、Ｎ２流量を５〜７ｓｃｃｍとした条件により実施してもよい。これにより、シリコンと水素との結合、及び窒素と水素との結合が低減する。
また、第１膜形成工程は、プラズマＣＶＤにより、ＳｉＨ４の流量を３〜１５ｓｃｃｍとし、ＮＨ３の流量を０〜１０ｓｃｃｍとし、Ｎ２の流量を２０〜２００ｓｃｃｍとし、成長温度を２５０〜３００℃とした条件で窒化シリコン膜２３を成長した後、Ｎ２雰囲気下で８００℃〜１０００℃、３０〜６０分のアニールを実施してもよい。これにより、シリコンと水素との結合、及び窒素と水素との結合が低減する。
また、第１膜形成工程では、ＲＦスパッタリングによって、Ｎ２雰囲気下、０．１Ｐａ、ＲＦパワーを５００Ｗとした条件下で窒化シリコン膜２３を形成してもよい。この場合、窒化シリコン膜２３内部の水素の含有量がさらに低減される。
また、不純物領域６，７の不純物の濃度が１．０×１０１９ｃｍ−３以上５．０×１０２０ｃｍ−３以下であり、不純物領域６，７の抵抗値は、２００ｏｈｍ／ｓｑ以下であってもよい。この場合、不純物領域６，７は、良好な導電性を有する。
また、第２除去工程後であって前記熱処理工程前に、前記第１窒化シリコン膜上、及び露出した前記窒化物半導体層上に第２窒化シリコン膜を形成する第２膜形成工程をさらに備え、第２窒化シリコン膜の窒素に対するシリコンの組成比は、第１窒化シリコン膜の窒素に対するシリコンの組成比よりも小さくてもよい。
また、熱処理工程では、１０００℃以上１３００℃以下にて熱処理を行ってもよい。この場合、熱処理工程時における電子供給層５の表面モフォロジーの悪化が良好に抑制される。
また、上記製造方法は、不純物注入工程前に、窒化物半導体層である電子供給層５上に絶縁膜２１を形成する絶縁膜形成工程と、不純物注入工程後であって第１膜形成工程前に、絶縁膜２１を除去する絶縁膜除去工程と、をさらに備えてもよい。この場合、不純物は、絶縁膜２１を介してチャネル層４及び電子供給層５に注入される。これにより、不純物注入工程による電子供給層５の表面モフォロジーの悪化を抑制できる。
窒化シリコン膜２３と、窒化物半導体層であるチャネル層４及び電子供給層５とは、熱膨張係数が互いに異なる。また、第１膜形成工程にて形成される窒化シリコン膜２３の残留応力は、高くなる傾向にあり、例えば約−１．５ＧＰａである。このため、熱処理工程において、チャネル層４及び電子供給層５と、窒化シリコン膜２３との間の熱応力差が高まり、チャネル層４及び電子供給層５にクラックが発生するおそれがある。このクラックの発生を抑制するために、例えば熱処理工程前に窒化シリコン膜２３の一部を除去し、電子供給層５の一部を露出させてもよい（第２除去工程）。これにより、図８に示されるように、窒化シリコン膜２３の一部に開口部２３ａが形成され、該開口部２３ａによって電子供給層５の一部が露出する。このように窒化シリコン膜２３の一部を除去することによって、該窒化シリコン膜２３の残留応力が減少し、電子供給層５等のクラックの発生を抑制できる。
ここで、除去される窒化シリコン膜２３の一部とは、後に形成されるトランジスタ１において、スクライブライン領域の少なくとも一部である。このスクライブライン領域は、電子供給層５のうち不純物領域６，７と厚さ方向にて重ならないように設けられる。
図９は、熱処理工程後、窒化シリコン膜２３の開口部２３ａに重なる電子供給層５の表面を観察した写真である。図９に示されるように、開口部２３ａによって露出した電子供給層５の表面には、ピット５１が多数形成される。このような表面モフォロジーが悪化した電子供給層５を含む半導体装置の信頼性は、低下するおそれがある。そこで、電子供給層５の劣化した表面を除去するために、除去される窒化シリコン膜２３の一部を、図５の（ａ）に示されるスクライブラインＬと重ねてもよい。すなわち、窒化シリコン膜２３の開口部２３ａを、上記スクライブラインＬと重なる位置に設けてもよい。この場合、熱処理工程を経ることにより劣化した電子供給層５の表面は、個片化工程にて除去される。したがって、製造された半導体装置の信頼性の低下を防ぐことができる。
また、図１０に示されるように、第２除去工程後であって熱処理工程前に、窒化シリコン膜２３上、及び露出した電子供給層５上に窒化シリコン膜（第２窒化シリコン膜）２６を形成してもよい（第２膜形成工程）。すなわち、少なくとも開口部２３ａを埋めるように、窒化シリコン膜２３上、及び露出した電子供給層５上に窒化シリコン膜２６を形成してもよい。この場合、窒化シリコン膜２３の残留応力よりも小さい残留応力を有する窒化シリコン膜２６を形成する。窒化シリコン膜２３，２６の残留応力の差は、例えば−１０００ＭＰａである。この場合、露出した電子供給層５は窒化シリコン膜２６に覆われるので、熱処理工程による電子供給層５の表面の劣化を抑制できる。加えて、窒化シリコン膜２６の残留応力が窒化シリコン膜２３の残留応力よりも小さいので、チャネル層４及び電子供給層５のクラックの発生を抑制できる。例えば、窒化シリコン膜２６における窒素に対するシリコンの組成比は、窒化シリコン膜２３における窒素に対するシリコンの組成比よりも小さくなるように形成される。
本発明による半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態において、ＲＦスパッタリング以外のスパッタリング（マグネトロンスパッタリング、イオンビームスパッタリング、あるいはＤＣスパッタリング等）によって窒化シリコン膜２３を形成してもよい。何れの製法であっても、形成された窒化シリコン膜２３が、ＦＴ−ＩＲにおけるＳｉ−Ｎの伸縮振動ピーク強度に対し、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度が１／３０以下（好ましくは１／５０以下）であればよい。これらの場合であっても、上記実施形態と同等の作用効果を奏する。
また、上記実施形態では、例えば窒化シリコン膜２６を形成した場合であっても、開口部２３ａはスクライブラインＬに重なってもよい。
１…トランジスタ、２…基板、３…バッファ層、４…チャネル層、５…電子供給層、６，７…不純物領域、８…ソース電極、９…ドレイン電極、１０…ゲート電極、１１…絶縁膜、２１…絶縁膜、２３…窒化シリコン膜（第１窒化シリコン膜）、２６…窒化シリコン膜（第２窒化シリコン膜）、Ｄ…素子分離領域、Ｌ…スクライブライン。

Claims (11)

  1. 基板上の窒化物半導体層に不純物をイオン注入する不純物注入工程と、
    前記不純物注入工程の後、前記窒化物半導体層の表面に第１窒化シリコン膜を形成する第１膜形成工程と、
    前記窒化物半導体層および前記第１窒化シリコン膜を熱処理する熱処理工程と、
    前記熱処理工程の後、前記第１窒化シリコン膜を除去する第１除去工程と、を有し、
    前記第１窒化シリコン膜は、フーリエ変換赤外分光法（ＦＴ−ＩＲ）におけるＳｉ−Ｎの伸縮振動ピーク強度に対し、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度が１／３０以下である、半導体装置の製造方法。
  2. 前記Ｎ−Ｈの伸縮振動ピーク強度および前記Ｓｉ−Ｈの伸縮振動ピーク強度は、前記Ｓｉ−Ｎの伸縮振動ピーク強度の１／５０以下である、請求項１に記載の半導体装置の製造方法。
  3. 前記第１膜形成工程は、電子サイクロトロン共鳴スパッタリングにより、マイクロ波パワーを４００〜６００Ｗとし、ＲＦパワーを４００〜６００Ｗとし、Ａｒ流量を２０〜５０ｓｃｃｍとし、Ｎ２流量を５〜７ｓｃｃｍとした条件により実施する、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記第１膜形成工程は、プラズマＣＶＤにより、ＳｉＨ４の流量を３〜１５ｓｃｃｍとし、ＮＨ３の流量を０〜１０ｓｃｃｍとし、Ｎ２の流量を２０〜２００ｓｃｃｍとし、成長温度を２５０〜３００℃とした条件で前記第１窒化シリコン膜を成長した後、Ｎ２雰囲気下で８００℃〜１０００℃、３０〜６０分のアニールを実施する、請求項１または請求項２に記載の半導体装置の製造方法。
  5. 前記窒化物半導体層の前記不純物の濃度が１．０×１０１９ｃｍ−３以上５．０×１０２０ｃｍ−３以下であり、
    前記窒化物半導体層の抵抗値は、２００ｏｈｍ／ｓｑ以下である、請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記熱処理工程前に、前記第１窒化シリコン膜において、前記窒化物半導体層のうち前記不純物が注入された部分を除く一部領域を除去することにより、前記窒化物半導体層の一部を露出する第２除去工程をさらに備える、請求項１に記載の半導体装置の製造方法。
  7. 前記第２除去工程後であって前記熱処理工程前に、前記第１窒化シリコン膜上、及び露出した前記窒化物半導体層上に第２窒化シリコン膜を形成する第２膜形成工程をさらに備え、
    前記第２窒化シリコン膜の窒素に対するシリコンの組成比は、前記第１窒化シリコン膜の窒素に対するシリコンの組成比よりも小さい、請求項６に記載の半導体装置の製造方法。
  8. 前記熱処理工程では、１０００℃以上１３００℃以下にて熱処理を行う、請求項１〜７いずれか一項に記載の半導体装置の製造方法。
  9. 基板と、
    前記基板上に設けられ、不純物がイオン注入された領域を含む窒化物半導体層と、
    前記窒化物半導体層の表面に設けられる窒化シリコン膜と、を有し、
    前記窒化シリコン膜は、フーリエ変換赤外分光法（ＦＴ−ＩＲ）におけるＳｉ−Ｎの伸縮振動ピーク強度に対し、Ｎ−Ｈの伸縮振動ピーク強度およびＳｉ−Ｈの伸縮振動ピーク強度が１／３０以下である、半導体装置。
  10. 前記領域の不純物の濃度が１．０×１０１９ｃｍ−３以上５．０×１０２０ｃｍ−３以下であり、
    前記領域の抵抗値が２００ｏｈｍ／ｓｑ以下である、請求項９に記載の半導体装置。
  11. 前記窒化シリコン膜上に設けられる保護膜をさらに備え、
    前記保護膜は、前記窒化物半導体層のうち前記不純物が注入された部分を除く一部領域が露出するように設けられる、請求項９に記載の半導体装置。
JP2015207345A 2015-10-21 2015-10-21 半導体装置の製造方法及び半導体装置 Pending JP2017079288A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015207345A JP2017079288A (ja) 2015-10-21 2015-10-21 半導体装置の製造方法及び半導体装置
US15/299,034 US9799508B2 (en) 2015-10-21 2016-10-20 Process of forming nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015207345A JP2017079288A (ja) 2015-10-21 2015-10-21 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2017079288A true JP2017079288A (ja) 2017-04-27

Family

ID=58561885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015207345A Pending JP2017079288A (ja) 2015-10-21 2015-10-21 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US9799508B2 (ja)
JP (1) JP2017079288A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022208865A1 (ja) * 2021-04-02 2022-10-06 三菱電機株式会社 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055008A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
US20220376104A1 (en) * 2021-05-20 2022-11-24 Cree, Inc. Transistors including semiconductor surface modification and related fabrication methods
US20220376085A1 (en) * 2021-05-20 2022-11-24 Cree, Inc. Methods of manufacturing high electron mobility transistors having improved performance

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6106908B2 (ja) * 2012-12-21 2017-04-05 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022208865A1 (ja) * 2021-04-02 2022-10-06 三菱電機株式会社 半導体装置の製造方法
KR20230148237A (ko) 2021-04-02 2023-10-24 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
DE112021007447T5 (de) 2021-04-02 2024-01-25 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung

Also Published As

Publication number Publication date
US20170117132A1 (en) 2017-04-27
US9799508B2 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
US9502524B2 (en) Compound semiconductor device having gallium nitride gate structures
JP6627408B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014022752A (ja) 窒化物系半導体素子及びその製造方法
US20150380498A1 (en) Method for producing a semiconductor device, and semiconductor device produced thereby
JP5534701B2 (ja) 半導体装置
JP2008135700A (ja) Ｉｉｉ族窒化物膜の製造方法及びｉｉｉ族窒化物半導体素子
JP5991609B2 (ja) 半導体装置の製造方法
US10510833B2 (en) Method for manufacturing semiconductor device
JP2017079288A (ja) 半導体装置の製造方法及び半導体装置
US10879376B2 (en) Method for manufacturing semiconductor device
JP2011210780A (ja) ＧａＮ−ＭＩＳトランジスタ、ＧａＮ−ＩＧＢＴ、およびこれらの製造方法
JP2009212183A (ja) 半導体装置の製造方法
US9673094B2 (en) Semiconductor device having via hole coated in side surfaces with heat treated nitride metal and method to form the same
JP6447231B2 (ja) 半導体装置およびその製造方法
JP2014099523A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2006059956A (ja) 半導体装置の製造方法
JP6953886B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
JP6524888B2 (ja) 化合物半導体装置及びその製造方法
JP5437114B2 (ja) 半導体トランジスタの製造方法
US20170278719A1 (en) Method of manufacturing semiconductor device
JP6582537B2 (ja) 半導体装置および半導体装置の製造方法
JP2004273658A (ja) ナイトライド系半導体素子の作製法
JP6641876B2 (ja) 半導体装置の製造方法
JP6048732B2 (ja) 半導体装置およびその製造方法