JP3118913B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3118913B2 JP3118913B2 JP03310174A JP31017491A JP3118913B2 JP 3118913 B2 JP3118913 B2 JP 3118913B2 JP 03310174 A JP03310174 A JP 03310174A JP 31017491 A JP31017491 A JP 31017491A JP 3118913 B2 JP3118913 B2 JP 3118913B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- power
- sin
- semiconductor device
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にプラズマＣＶＤ法により窒化シリコン（Ｓｉ
Ｎ）膜を成膜する際のマイクロダストを低減させる方法
に関する。
関し、特にプラズマＣＶＤ法により窒化シリコン（Ｓｉ
Ｎ）膜を成膜する際のマイクロダストを低減させる方法
に関する。
【０００２】
【従来の技術】ＳｉＮ膜は、水分の浸透をほとんど許さ
ず、ナトリウム・イオンの拡散を妨げ、極めて酸化速度
が小さく、膜質が硬質である等の優れた性質を有し、Ｌ
ＳＩ等の半導体装置において、多層配線構造中の層間絶
縁膜やデバイスの最終パッシベーション膜として広く使
用されている。
ず、ナトリウム・イオンの拡散を妨げ、極めて酸化速度
が小さく、膜質が硬質である等の優れた性質を有し、Ｌ
ＳＩ等の半導体装置において、多層配線構造中の層間絶
縁膜やデバイスの最終パッシベーション膜として広く使
用されている。
【０００３】ＳｉＮ膜の成膜方法としては、常圧ＣＶＤ
法、減圧ＣＶＤ法、およびプラズマＣＶＤ法が代表的な
方法である。中でも、プラズマＣＶＤ法は、エネルギー
の高いプラズマ状態下で原料ガスの化学結合を分解して
活性種を生成させ、該活性種間の反応により所定の組成
の膜を形成させる方法であり、おおよそ２５０〜４００
℃における低温成膜が可能である点を最大の特長とす
る。
法、減圧ＣＶＤ法、およびプラズマＣＶＤ法が代表的な
方法である。中でも、プラズマＣＶＤ法は、エネルギー
の高いプラズマ状態下で原料ガスの化学結合を分解して
活性種を生成させ、該活性種間の反応により所定の組成
の膜を形成させる方法であり、おおよそ２５０〜４００
℃における低温成膜が可能である点を最大の特長とす
る。
【０００４】したがって、プラズマＣＶＤ法により成膜
されるＳｉＮ膜（以下、ｐ−ＳｉＮ膜と略称する。）
は、アルミニウム（Ａｌ）系配線層や金（Ａｕ）配線層
等の低融点金属材料層上における層間絶縁膜や、既に完
成したデバイスの表面を被覆するパッシベーション膜と
して特に有効である。原料ガスの組成は、シラン系ガス
と窒素系ガスの混合組成を基本としており、ＳｉＨ4 ／
ＮＨ3 混合ガス、ＳｉＨ4 ／Ｎ2 混合ガス、ＳｉＨ4 ／
ＮＨ3 ／Ｎ2 混合ガス等が多く用いられている。
されるＳｉＮ膜（以下、ｐ−ＳｉＮ膜と略称する。）
は、アルミニウム（Ａｌ）系配線層や金（Ａｕ）配線層
等の低融点金属材料層上における層間絶縁膜や、既に完
成したデバイスの表面を被覆するパッシベーション膜と
して特に有効である。原料ガスの組成は、シラン系ガス
と窒素系ガスの混合組成を基本としており、ＳｉＨ4 ／
ＮＨ3 混合ガス、ＳｉＨ4 ／Ｎ2 混合ガス、ＳｉＨ4 ／
ＮＨ3 ／Ｎ2 混合ガス等が多く用いられている。
【０００５】
【発明が解決しようとする課題】ところで、ｐ−ＳｉＮ
膜の成膜工程においては、成膜後のｐ−ＳｉＮ膜の表面
に微小な粒子（以下、マイクロダストと称する。）が発
生する現象がしばしば観察される。このマイクロダスト
は、直径０．１〜０．３μｍ程度の微小な粒子であり、
光学的に数をカウントする方法では検出できないが、Ｓ
ＥＭ（走査型電子顕微鏡）で観察すると、ほぼ全面的に
発生していることがわかる。この状態をＳＥＭ観察にも
とづいてスケッチした様子を、図２に示す。
膜の成膜工程においては、成膜後のｐ−ＳｉＮ膜の表面
に微小な粒子（以下、マイクロダストと称する。）が発
生する現象がしばしば観察される。このマイクロダスト
は、直径０．１〜０．３μｍ程度の微小な粒子であり、
光学的に数をカウントする方法では検出できないが、Ｓ
ＥＭ（走査型電子顕微鏡）で観察すると、ほぼ全面的に
発生していることがわかる。この状態をＳＥＭ観察にも
とづいてスケッチした様子を、図２に示す。
【０００６】この図は、Ａｌ系配線層（Ａｌ）１上にＢ
ＰＳＧ層２、成膜後にエッチバックされた第１のｐ−Ｓ
ｉＮ層３、第２のｐ−ＳｉＮ層４、ＰＳＧ層５、第３の
ｐ−ＳｉＮ層６が順次積層された部分において、第２の
ｐ−ＳｉＮ層４の成膜時にマイクロダスト４ａが発生し
た状態を示している。上記マイクロダスト４ａは極めて
微小であるが、いわゆるＳＣ洗浄等の通常の前洗浄処理
を経ても除去されずに残り、後工程で形成されるＰＳＧ
層５、第３のｐ−ＳｉＮ層６の平坦性を順次、加算的に
劣化させていることが明らかである。このことは、さら
に配線材料層等を積層した場合のステップ・カバレッジ
（段差被覆性）を劣化させ、半導体装置の信頼性を低下
させる原因となる。
ＰＳＧ層２、成膜後にエッチバックされた第１のｐ−Ｓ
ｉＮ層３、第２のｐ−ＳｉＮ層４、ＰＳＧ層５、第３の
ｐ−ＳｉＮ層６が順次積層された部分において、第２の
ｐ−ＳｉＮ層４の成膜時にマイクロダスト４ａが発生し
た状態を示している。上記マイクロダスト４ａは極めて
微小であるが、いわゆるＳＣ洗浄等の通常の前洗浄処理
を経ても除去されずに残り、後工程で形成されるＰＳＧ
層５、第３のｐ−ＳｉＮ層６の平坦性を順次、加算的に
劣化させていることが明らかである。このことは、さら
に配線材料層等を積層した場合のステップ・カバレッジ
（段差被覆性）を劣化させ、半導体装置の信頼性を低下
させる原因となる。
【０００７】そこで本発明は、マイクロダストを発生さ
せずにｐ−ＳｉＮ膜を成膜し、かつその際に生じ得る膜
質の変化を防止することが可能な半導体装置の製造方法
を提供することを目的とする。
せずにｐ−ＳｉＮ膜を成膜し、かつその際に生じ得る膜
質の変化を防止することが可能な半導体装置の製造方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は上述の目的を達
成するために提案されるものである。すなわち、本願の
第１の発明にかかる半導体装置の製造方法はシラン系ガ
スと窒素系ガスとを含む原料ガスを用いてプラズマＣＶ
Ｄ法により窒化シリコン膜を成膜する第１の工程と、前
記シラン系ガスの供給を停止した後もＲＦパワーを印加
しながら窒化シリコン膜の成膜を継続させる第２の工程
とを有することを特徴とする。
成するために提案されるものである。すなわち、本願の
第１の発明にかかる半導体装置の製造方法はシラン系ガ
スと窒素系ガスとを含む原料ガスを用いてプラズマＣＶ
Ｄ法により窒化シリコン膜を成膜する第１の工程と、前
記シラン系ガスの供給を停止した後もＲＦパワーを印加
しながら窒化シリコン膜の成膜を継続させる第２の工程
とを有することを特徴とする。
【０００９】さらに、本願の第２の発明の発明にかかる
半導体装置の製造方法は、前記第２の工程におけるプラ
ズマＣＶＤ装置の電極間距離を前記第１の工程における
よりも小とするか、あるいは前記第２の工程におけるＲ
Ｆパワーを前記第１の工程におけるよりも小とするか、
もしくはその両方を行うことを特徴とする。
半導体装置の製造方法は、前記第２の工程におけるプラ
ズマＣＶＤ装置の電極間距離を前記第１の工程における
よりも小とするか、あるいは前記第２の工程におけるＲ
Ｆパワーを前記第１の工程におけるよりも小とするか、
もしくはその両方を行うことを特徴とする。
【００１０】
【作用】本発明者らは、上述の目的を達成するために検
討を重ねる過程で、図２に示したマイクロダスト４ａが
第２のｐ−ＳｉＮ膜４の内部ではなく、常に表面に乗っ
た状態で存在していることに注目した。つまり、マイク
ロダスト４ａは、成膜中ではなく、成膜終了後に発生し
ていることになる。また本発明者らは、シラン系ガスの
ボンベのファイナル・バルブからＣＶＤ装置の成膜チャ
ンバまでの配管長が長い場合ほどマイクロダスト４ａが
多く発生することも、別の実験から確認した。この事実
は、マイクロダスト４ａが残留するシラン系ガスの影響
により発生していることを示唆している。
討を重ねる過程で、図２に示したマイクロダスト４ａが
第２のｐ−ＳｉＮ膜４の内部ではなく、常に表面に乗っ
た状態で存在していることに注目した。つまり、マイク
ロダスト４ａは、成膜中ではなく、成膜終了後に発生し
ていることになる。また本発明者らは、シラン系ガスの
ボンベのファイナル・バルブからＣＶＤ装置の成膜チャ
ンバまでの配管長が長い場合ほどマイクロダスト４ａが
多く発生することも、別の実験から確認した。この事実
は、マイクロダスト４ａが残留するシラン系ガスの影響
により発生していることを示唆している。
【００１１】本願の第１の発明は、この残留シラン系ガ
スも成膜用に消費してしまうことにより、マイクロダス
トの生成を抑制しようとするものである。通常のｐ−Ｓ
ｉＮ膜の成膜工程では、ｐ−ＳｉＮ膜の膜厚が所定の値
に達した時点で原料ガスの供給を停止するので、間もな
くプラズマも消滅してしまう。これに対して本発明で
は、上記原料ガス中のシラン系ガスの供給を停止した後
もＲＦパワーを印加しながら成膜を継続する。つまり、
第１の工程においてほぼ目的の膜厚のｐ−ＳｉＮ膜を成
膜した後も、第２の工程において窒素系ガスを主体と
し、わずかに残留シラン系ガスを含む原料ガスによりプ
ラズマを維持し、この間に若干のｐ−ＳｉＮ膜を成膜す
るのである。
スも成膜用に消費してしまうことにより、マイクロダス
トの生成を抑制しようとするものである。通常のｐ−Ｓ
ｉＮ膜の成膜工程では、ｐ−ＳｉＮ膜の膜厚が所定の値
に達した時点で原料ガスの供給を停止するので、間もな
くプラズマも消滅してしまう。これに対して本発明で
は、上記原料ガス中のシラン系ガスの供給を停止した後
もＲＦパワーを印加しながら成膜を継続する。つまり、
第１の工程においてほぼ目的の膜厚のｐ−ＳｉＮ膜を成
膜した後も、第２の工程において窒素系ガスを主体と
し、わずかに残留シラン系ガスを含む原料ガスによりプ
ラズマを維持し、この間に若干のｐ−ＳｉＮ膜を成膜す
るのである。
【００１２】ところで、上記第１の発明では、第１の工
程と第２の工程とで原料ガス組成が互いに異なるので、
成膜されるｐ−ＳｉＮ膜の膜質に若干の変化が現れる。
これは、具体的には屈折率ｎの上昇傾向として現れ、第
１の工程で成膜されるｐ−ＳｉＮ（ｎ＝２．００程度）
よりも第２の工程で成膜されるｐ−ＳｉＮ膜の屈折率ｎ
は０．０１〜０．０２程度上昇する。この原因の詳細は
必ずしも明らかではないが、ＳｉとＮの組成比や膜密度
の変動に関連するものであり、絶縁性，耐湿性，パッシ
ベーション性等に影響を与える懸念がある。
程と第２の工程とで原料ガス組成が互いに異なるので、
成膜されるｐ−ＳｉＮ膜の膜質に若干の変化が現れる。
これは、具体的には屈折率ｎの上昇傾向として現れ、第
１の工程で成膜されるｐ−ＳｉＮ（ｎ＝２．００程度）
よりも第２の工程で成膜されるｐ−ＳｉＮ膜の屈折率ｎ
は０．０１〜０．０２程度上昇する。この原因の詳細は
必ずしも明らかではないが、ＳｉとＮの組成比や膜密度
の変動に関連するものであり、絶縁性，耐湿性，パッシ
ベーション性等に影響を与える懸念がある。
【００１３】本願の第２の発明では、上述の膜質の変化
に対する対策として、第２の工程におけるプラズマＣＶ
Ｄ装置の電極間距離を前記第１の工程におけるよりも狭
めるか、あるいは前記第２の工程におけるＲＦパワーを
前記第１の工程におけるよりも低下させるか、もしくは
その両方を実施する。これらの対策のいずれかを施すこ
とにより、屈折率の変化を実際に抑制することができ
る。
に対する対策として、第２の工程におけるプラズマＣＶ
Ｄ装置の電極間距離を前記第１の工程におけるよりも狭
めるか、あるいは前記第２の工程におけるＲＦパワーを
前記第１の工程におけるよりも低下させるか、もしくは
その両方を実施する。これらの対策のいずれかを施すこ
とにより、屈折率の変化を実際に抑制することができ
る。
【００１４】
【実施例】以下、本発明の具体的な実施例について説明
する。
する。
【００１５】実施例１ 本実施例は、本願の第１の発明を適用し、第１の工程に
おいてＳｉＨ4 ／ＮＨ3 ／Ｎ2 混合ガスを用いてｐ−Ｓ
ｉＮ膜をほぼ目的の膜厚分だけ成膜した後、第２の工程
においてＳｉＨ4 の供給を停止した状態で成膜を継続し
た例である。まず、第１の工程を実施するため、６イン
チ径の適当な基板をプラズマＣＶＤ装置にセットし、一
例として下記の条件でｐ−ＳｉＮ膜を約７５０ｎｍの膜
厚に成膜した。
おいてＳｉＨ4 ／ＮＨ3 ／Ｎ2 混合ガスを用いてｐ−Ｓ
ｉＮ膜をほぼ目的の膜厚分だけ成膜した後、第２の工程
においてＳｉＨ4 の供給を停止した状態で成膜を継続し
た例である。まず、第１の工程を実施するため、６イン
チ径の適当な基板をプラズマＣＶＤ装置にセットし、一
例として下記の条件でｐ−ＳｉＮ膜を約７５０ｎｍの膜
厚に成膜した。
【００１６】 ＳｉＨ4 流量 １８５ＳＣＣＭ ＮＨ3 流量 ６０ＳＣＣＭ Ｎ2 流量 １５００ＳＣＣＭ ガス圧 ７３２Ｐａ（５．５Ｔｏｒｒ） 基板温度 ３７０℃ ＲＦパワー(13.56MHz) ４４５Ｗ（低ストレス条件） ５００Ｗ（高ストレス条件） 電極間距離 １２．７ｍｍ ＲＦパワー印加時間 ４８秒 ここで、上記ＲＦパワーに２種類の値が設定されている
のは、得られるｐ−ＳｉＮ膜のストレス（圧縮応力）を
制御するためである。
のは、得られるｐ−ＳｉＮ膜のストレス（圧縮応力）を
制御するためである。
【００１７】続いて、第２の工程を実施するため、Ｓｉ
Ｈ4 の供給を停止した他は上述の同じ条件にてｐ−Ｓｉ
Ｎ膜の成膜を継続した。ここで、ＲＦパワーの印加時間
を０〜２．５秒の範囲で変化させ、各場合のｐ−ＳｉＮ
膜表面をＳＥＭで観察して視野内のマイクロダストの発
生個数をカウントした結果を図１に示す。図中、横軸は
ＲＦパワー印加時間（秒）、横軸はダスト数（個／５０
μｍ2 ）であり、破線は低ストレス条件、実線は高スト
レス条件に対応している。この図より、低ストレス条
件，高ストレス条件共にＲＦパワーを１．５秒印加すれ
ば、この間に残留ＳｉＨ4 が消費され、ダストの発生を
ほぼ完全に抑制できることがわかった。
Ｈ4 の供給を停止した他は上述の同じ条件にてｐ−Ｓｉ
Ｎ膜の成膜を継続した。ここで、ＲＦパワーの印加時間
を０〜２．５秒の範囲で変化させ、各場合のｐ−ＳｉＮ
膜表面をＳＥＭで観察して視野内のマイクロダストの発
生個数をカウントした結果を図１に示す。図中、横軸は
ＲＦパワー印加時間（秒）、横軸はダスト数（個／５０
μｍ2 ）であり、破線は低ストレス条件、実線は高スト
レス条件に対応している。この図より、低ストレス条
件，高ストレス条件共にＲＦパワーを１．５秒印加すれ
ば、この間に残留ＳｉＨ4 が消費され、ダストの発生を
ほぼ完全に抑制できることがわかった。
【００１８】実施例２ 本実施例では、第１の工程においてＳｉＨ4 ／ＮＨ3 ／
Ｎ2 混合ガスを用いてｐ−ＳｉＮ膜をほぼ目的の膜厚分
だけ成膜した後、第２の工程においてＳｉＨ4 とＮＨ3
の供給を停止した状態で成膜を継続した例である。第１
の工程は実施例１と同じ条件で行い、膜厚約７５０ｎｍ
のｐ−ＳｉＮ膜を成膜した。
Ｎ2 混合ガスを用いてｐ−ＳｉＮ膜をほぼ目的の膜厚分
だけ成膜した後、第２の工程においてＳｉＨ4 とＮＨ3
の供給を停止した状態で成膜を継続した例である。第１
の工程は実施例１と同じ条件で行い、膜厚約７５０ｎｍ
のｐ−ＳｉＮ膜を成膜した。
【００１９】第２の工程は、一例として下記の条件によ
り行った。 ＳｉＨ4 流量 ０ＳＣＣＭ ＮＨ3 流量 ０ＳＣＣＭ Ｎ2 流量 １５００ＳＣＣＭ ガス圧 ７３２Ｐａ（５．５Ｔｏｒｒ） 基板温度 ３７０℃ ＲＦパワー(13.56MHz) ４４５Ｗ（低ストレス条件） 電極間距離 １２．７ｍｍ ＲＦパワー印加時間 ２．５秒 ここでは、ＳｉＨ4 に加えてＮＨ3 も供給が停止される
が、Ｎ2 によりプラズマが維持される。本実施例におい
ても、マイクロダストの発生がほぼ完全に抑制されるこ
とを、ＳＥＭ観察により確認した。
り行った。 ＳｉＨ4 流量 ０ＳＣＣＭ ＮＨ3 流量 ０ＳＣＣＭ Ｎ2 流量 １５００ＳＣＣＭ ガス圧 ７３２Ｐａ（５．５Ｔｏｒｒ） 基板温度 ３７０℃ ＲＦパワー(13.56MHz) ４４５Ｗ（低ストレス条件） 電極間距離 １２．７ｍｍ ＲＦパワー印加時間 ２．５秒 ここでは、ＳｉＨ4 に加えてＮＨ3 も供給が停止される
が、Ｎ2 によりプラズマが維持される。本実施例におい
ても、マイクロダストの発生がほぼ完全に抑制されるこ
とを、ＳＥＭ観察により確認した。
【００２０】実施例３ 本実施例は、本願の第２の発明を適用し、第１の工程に
おいてＳｉＨ4 ／ＮＨ3 ／Ｎ2 混合ガスを用いてｐ−Ｓ
ｉＮ膜をほぼ目的の膜厚分だけ成膜した後、第２の工程
においてＳｉＨ4 の供給を停止し、かつ電極間距離を狭
めた状態で成膜を継続した例である。
おいてＳｉＨ4 ／ＮＨ3 ／Ｎ2 混合ガスを用いてｐ−Ｓ
ｉＮ膜をほぼ目的の膜厚分だけ成膜した後、第２の工程
においてＳｉＨ4 の供給を停止し、かつ電極間距離を狭
めた状態で成膜を継続した例である。
【００２１】第１の工程は実施例１と同じ条件で行い、
膜厚約７５０ｎｍのｐ−ＳｉＮ膜を成膜した。この段階
で得られたｐ−ＳｉＮ膜の屈折率ｎは２．００であっ
た。第２の工程は、一例として下記の条件により行っ
た。 ＳｉＨ4 流量 ０ＳＣＣＭ ＮＨ3 流量 ６０ＳＣＣＭ Ｎ2 流量 １５００ＳＣＣＭ ガス圧 ７３２Ｐａ（５．５Ｔｏｒｒ） 基板温度 ３７０℃ ＲＦパワー(13.56MHz) ４４５Ｗ（低ストレス条件） 電極間距離 ６．６ｍｍ ＲＦパワー印加時間 ２秒 本実施例では、第２の工程において電極間距離を第１の
工程の約半分に狭めることにより、ｐ−ＳｉＮ膜の屈折
率ｎの上昇を防止することができた。
膜厚約７５０ｎｍのｐ−ＳｉＮ膜を成膜した。この段階
で得られたｐ−ＳｉＮ膜の屈折率ｎは２．００であっ
た。第２の工程は、一例として下記の条件により行っ
た。 ＳｉＨ4 流量 ０ＳＣＣＭ ＮＨ3 流量 ６０ＳＣＣＭ Ｎ2 流量 １５００ＳＣＣＭ ガス圧 ７３２Ｐａ（５．５Ｔｏｒｒ） 基板温度 ３７０℃ ＲＦパワー(13.56MHz) ４４５Ｗ（低ストレス条件） 電極間距離 ６．６ｍｍ ＲＦパワー印加時間 ２秒 本実施例では、第２の工程において電極間距離を第１の
工程の約半分に狭めることにより、ｐ−ＳｉＮ膜の屈折
率ｎの上昇を防止することができた。
【００２２】なお本発明者らは、電極間距離を変化させ
ずにＲＦパワーのみを低下させても、屈折率ｎを低減で
きることを見出した。ＲＦパワーは装置の構成，種類等
に密接に関与したパラメータであるため、その低下の許
容範囲を一概に限定することはできない。しかし、本発
明者らの実験によれば、１５０Ｗに低下させた場合に屈
折率が１．８０まで低下したので、これ以上にＲＦパワ
ーを低下させることは好ましくない。
ずにＲＦパワーのみを低下させても、屈折率ｎを低減で
きることを見出した。ＲＦパワーは装置の構成，種類等
に密接に関与したパラメータであるため、その低下の許
容範囲を一概に限定することはできない。しかし、本発
明者らの実験によれば、１５０Ｗに低下させた場合に屈
折率が１．８０まで低下したので、これ以上にＲＦパワ
ーを低下させることは好ましくない。
【００２３】もちろん、電極間距離の縮小とＲＦパワー
の低下を同時に行えば、これらの相乗的な効果を得るこ
とができる。
の低下を同時に行えば、これらの相乗的な効果を得るこ
とができる。
【００２４】以上、本発明を３つの実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえば原料ガスの組成や成膜条件等は
適宜変更可能である。
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえば原料ガスの組成や成膜条件等は
適宜変更可能である。
【００２５】
【発明の効果】以上の説明からも明らかなように、本発
明によればｐ−ＳｉＮ膜の成膜時におけるマイクロダス
トの発生を防止することができ、後工程において形成さ
れる各種材料層の平坦性およびステップ・カバレッジを
改善することができる。しかも、ＲＦパワーの印加条件
を変化させることにより、膜質を制御することも可能で
ある。
明によればｐ−ＳｉＮ膜の成膜時におけるマイクロダス
トの発生を防止することができ、後工程において形成さ
れる各種材料層の平坦性およびステップ・カバレッジを
改善することができる。しかも、ＲＦパワーの印加条件
を変化させることにより、膜質を制御することも可能で
ある。
【００２６】したがって、本発明は微細なデザイン・ル
ールにもとづいて設計され、高集積度，高性能を有する
半導体装置の製造に極めて有効である。
ールにもとづいて設計され、高集積度，高性能を有する
半導体装置の製造に極めて有効である。
【図１】本願の第１の発明の適用例において、第２の工
程におけるＲＦパワー印加時間と発生するダスト数の関
係を示すグラフである。
程におけるＲＦパワー印加時間と発生するダスト数の関
係を示すグラフである。
【図２】従来技術において、第２のｐ−ＳｉＮ膜の表面
にマイクロダストが形成され、後工程で形成される材料
層の平坦性が劣化した状態を示す模式的断面図である。
にマイクロダストが形成され、後工程で形成される材料
層の平坦性が劣化した状態を示す模式的断面図である。
４ ・・・第２のｐ−ＳｉＮ膜 ４ａ・・・マイクロダスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 健基 長崎県諫早市津久葉町1883−43 ソニー 長崎株式会社内 (56)参考文献 特開 昭56−43731（ＪＰ，Ａ) 特開 昭60−54469（ＪＰ，Ａ) 特開 平２−292826（ＪＰ，Ａ) 特開 平４−196321（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/318 ＪＩＣＳＴファイル（ＪＯＩＳ）「マイ クロダスト」、発明者名
Claims (2)
- 【請求項１】 シラン系ガスと窒素系ガスとを含む原料
ガスを用いてプラズマＣＶＤ法により窒化シリコン膜を
成膜する第１の工程と、 前記シラン系ガスの供給を停止した後もＲＦパワーを印
加しながら窒化シリコン膜の成膜を継続させる第２の工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第２の工程におけるプラズマＣＶＤ
装置の電極間距離を前記第１の工程におけるよりも小と
するか、あるいは前記第２の工程におけるＲＦパワーを
前記第１の工程におけるよりも小とするか、もしくはそ
の両方を行うことを特徴とする請求項１記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03310174A JP3118913B2 (ja) | 1991-10-30 | 1991-10-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03310174A JP3118913B2 (ja) | 1991-10-30 | 1991-10-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129285A JPH05129285A (ja) | 1993-05-25 |
| JP3118913B2 true JP3118913B2 (ja) | 2000-12-18 |
Family
ID=18002068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03310174A Expired - Lifetime JP3118913B2 (ja) | 1991-10-30 | 1991-10-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3118913B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793276B2 (ja) * | 1993-12-14 | 1995-10-09 | アプライド マテリアルズ インコーポレイテッド | 薄膜形成前処理方法および薄膜形成方法 |
| JPH0799744B2 (ja) * | 1993-12-27 | 1995-10-25 | アプライド マテリアルズ インコーポレイテッド | 薄膜形成方法 |
| US6521302B1 (en) * | 2000-09-26 | 2003-02-18 | Applied Materials, Inc. | Method of reducing plasma-induced damage |
| JP2002368084A (ja) * | 2001-06-12 | 2002-12-20 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2011129723A (ja) * | 2009-12-17 | 2011-06-30 | Sharp Corp | 固体撮像素子の製造方法 |
| GB201410317D0 (en) * | 2014-06-10 | 2014-07-23 | Spts Technologies Ltd | Substrate |
| US11060189B2 (en) | 2016-12-16 | 2021-07-13 | Applied Materials, Inc. | Method to enable high temperature processing without chamber drifting |
| US10515796B2 (en) * | 2017-11-21 | 2019-12-24 | Applied Materials, Inc. | Dry etch rate reduction of silicon nitride films |
-
1991
- 1991-10-30 JP JP03310174A patent/JP3118913B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129285A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3330554B2 (ja) | エッチング方法 | |
| KR940007063B1 (ko) | 반도체 장치의 제조방법 | |
| JPH07335559A (ja) | 半導体装置の製造方法 | |
| JP3118913B2 (ja) | 半導体装置の製造方法 | |
| JP2003045959A (ja) | 半導体装置およびその製造方法 | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| JP5714004B2 (ja) | プラズマ処理方法 | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| JPH09321026A (ja) | 半導体装置の製造方法 | |
| JPH0157495B2 (ja) | ||
| JP2003124307A (ja) | 半導体装置及びその製造方法 | |
| JP2001077192A (ja) | 半導体装置およびその製造方法 | |
| US20050136644A1 (en) | Method of fabricating a semiconductor device having metal wiring | |
| JP2010232538A (ja) | 半導体装置とその製造方法 | |
| JPH02292826A (ja) | 半導体装置 | |
| JP2006148046A (ja) | 半導体素子の製造方法 | |
| JPH0745610A (ja) | 半導体装置の製造方法 | |
| JPH09289247A (ja) | コンタクト形成方法 | |
| KR100365753B1 (ko) | 반도체 소자의 금속배선 층간절연막 형성방법 | |
| JP2830604B2 (ja) | 半導体装置の製造方法 | |
| JPH0533138A (ja) | 酸化膜の製造方法 | |
| KR100459945B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH03255632A (ja) | 半導体装置及びその製造方法 | |
| KR19990057863A (ko) | 실리콘산화막과 실리콘질화막 간의 스트레스에 의한 균열 방지를 위한 반도체 소자 제조방법 | |
| KR100575874B1 (ko) | 비트라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |