JPH09321026A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09321026A
JPH09321026A JP8137225A JP13722596A JPH09321026A JP H09321026 A JPH09321026 A JP H09321026A JP 8137225 A JP8137225 A JP 8137225A JP 13722596 A JP13722596 A JP 13722596A JP H09321026 A JPH09321026 A JP H09321026A
Authority
JP
Japan
Prior art keywords
gas
film
etching
bcl
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8137225A
Other languages
English (en)
Other versions
JP3112832B2 (ja
Inventor
Hideaki Kawamoto
英明 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08137225A priority Critical patent/JP3112832B2/ja
Priority to GB9711309A priority patent/GB2313708B/en
Priority to KR1019970022319A priority patent/KR100252492B1/ko
Publication of JPH09321026A publication Critical patent/JPH09321026A/ja
Application granted granted Critical
Publication of JP3112832B2 publication Critical patent/JP3112832B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】アルミニウム合金膜と窒化チタン膜を含む積層
膜を絶縁膜をマスクとしてパターニングして配線層を形
成するときにサイドエッチとエッチング残渣を抑制する
こと。 【解決手段】Cl2 ガスにBCl3 ガスを混合したガス
を用いてプラズマエッチングを行なうことによりTiN
膜を均一にエッチングしてエッチング残渣をなくし、更
にN2 ガスを混合することによりサイドエッチを防ぐ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にアルミニウム合金膜及び窒化チタン膜
を含む積層膜をプラズマエッチングによりパターニング
する配線層の形成方法に関する。
【0002】
【従来の技術】半導体デバイスの高集積化に伴い、微細
かつ高精度な配線加工技術の必要性が更に高まってい
る。アルミニウム系配線層を形成するためのエッチング
方法としては、エッチングマスクとしてレジスト膜を用
いた方法が広く用いられている。しかし、レジスト膜は
アルミニウムに対するエッチング速度の選択比(Al/
PR選択比)が十分でなく、配線の微細化に伴い高精度
なエッチングは困難となってきている。そこでエッチン
グマスクとして酸化シリコン膜を用いたエッチング方法
が提案されている(特開平7−183298号公報)。
エッチングマスクとして酸化シリコン膜を用いると、ア
ルミニウムとの選択比(Al/SiO2 選択比)がレジ
スト膜を用いた場合に比べ大きく取れるため、微細かつ
高精度な配線加工に対し有効となる。特開平7−183
298号公報に示される酸化シリコン膜マスクを用いた
エッチングにおいては、エッチングガスとして塩素ガス
単体を用いエッチングを行っていた。
【0003】
【発明が解決しようとする課題】特開平7−18329
8号公報に示された手法においては、エッチングガスと
して塩素ガス単体を用い行っていた。しかし、塩素ガス
単体によるエッチングにおいては形状制御が非常に困難
であり配線層にサイドエッチングが生じる。その様子を
図6に示す。図6(a)はエッチング前の状態を示し、
シリコン基板1上に熱酸化膜2が500nm形成され、
さらに配線用のAl−Si−Cu合金膜3が900nm
スパッタ形成され、エッチングマスクとして膜厚300
nmの酸化シリコン膜4がパターニングされている。図
6(b)はエッチングガスとして塩素ガス単体を用いて
エッチングを行った時の形状を示し、配線層3aにサイ
ドエッチング5が生じている。これはアルミニウムが塩
素と容易に反応し、反応生成物であるアルミニウム塩化
物が揮発性の高いことに起因する。エッチングマスクと
してレジスト膜を用いた場合には、レジストの分解物が
エッチングされたアルミニウム膜側壁に再付着しサイド
エッチングを抑制する保護膜となるが、エッチングマス
クとして酸化シリコンを用いた場合は、このようなエッ
チングに伴なう反応生成物による保護膜が形成されない
ので激しいサイドエッチングが生じる。このサイドエッ
チングは配線層の信頼性を著しく低下させる。
【0004】また、アルミニウム合金膜と窒化チタン膜
を含んでいる積層膜で配線層を形成する場合、窒化チタ
ン膜もアルミニウムと同時に塩素ガス単体を用いてエッ
チングを行うと、エッチング残渣が生じるという問題が
発生する。その様子を図7に示す。図7(a)はエッチ
ング前の状態を示し、シリコン基板1上に熱酸化膜2が
500nm形成され、続いてスパッタ法を用いてAl−
Si−Cu合金膜3−1(500nm)及びTiN膜3
−2(100nm)が順次に形成され、さらにエッチン
グマスクとして膜厚300nmの酸化シリコン膜4がパ
ターニングされている。エッチングガスとして塩素ガス
単体を用いエッチングを行ったときの形状を引き続き示
す。図7(b)に上層のTiN膜3−1のエッチング途
中の形状を示す。TiN膜表面に凹凸6が生じている。
図7(c)にAl−Si−Cu膜3−1のエッチング途
中の形状を示す。TiN膜3−2のエッチング時に生じ
た凹凸がマイクロマスクとなり、柱状の突起7が形成さ
れる。図7(d)に配線エッチング後の形状を示す。図
7(c)の状態がそのまま反映され、エッチング残渣7
aが生じている。このように窒化チタン膜を塩素ガス単
体を用いてエッチングを行った場合、アルミニウムのサ
イドエッチングと共に、窒化チタン表面に表面荒れ(凹
凸)が生じ、この凹凸がエッチング残渣を引き起こす。
この表面凹凸の度合いは窒化チタン膜が厚いほど顕著で
ある。エッチング残渣の発生は配線間の短絡と言う問題
を引き起こす。
【0005】本発明の目的は、アルミニウム合金膜及び
窒化シリコン膜を含む積層膜をパターニングする際に、
サイドエッチングを抑制するとともにエッチング残渣の
発生を抑え、信頼性の高い微細配線層を形成できる半導
体装置の製造方法を提供することにある。
【0006】
【課題を解決するための手段】本発明半導体装置の製造
方法は、半導体基板上の第1の絶縁膜にアルミニウム合
金膜及び窒化チタン膜を含む積層膜を被着した後、第2
の絶縁膜を形成しパターニングする工程と、前記パター
ニングされた第2の絶縁膜をマスクとしてプラズマエッ
チングにより前記積層膜をパターニングして配線層を形
成する半導体装置の製造方法において、エッチングガス
としてBCl3 ガスとCl2 ガスの混合ガスにN2 ガス
を添加してサイドエッチを抑制し、かつBCl3 ガスの
BCl3ガスとCl2 ガスの和に対する混合比を少なく
とも15%とするものである。
【0007】更に、BCl3 ガスのBCl3 ガスとCl
2 ガスの和に対する混合比が70%以下とするのが好ま
しい。
【0008】又、平行平板型の高周波プラズマエッチン
グ装置を使用してエッチングを行なうことができる。
【0009】第2の絶縁膜としては酸化シリコン膜が好
ましい。
【0010】Cl2 ガスに還元性のエッチングガスを添
加することによりTiN膜のエッチングが容易となり表
面荒れが抑制される。
【0011】更に、N2 を添加することにより側壁にア
ルミニウムの窒化物が再付着して保護膜が形成される。
【0012】
【発明の実施の形態】最初にエッチング加工に用いるエ
ッチング装置について述べる。エッチング装置は図4に
示すリアクティブイオンエッチング(RIE)装置(平
行平板型の高周波プラズマエッチング装置)を用いた。
半導体ウェーハ100は、ウェーハステージ101に固
定され、排気口102より十分エッチング容器103を
真空に排気する。排気後、ガス導入口104よりエッチ
ングガスを供給し、設定値に圧力を調整する。その後、
RF電源105から13.56MHzの高周波電力を、
ブロッキングコンデンサ106を介してウェーハステー
ジ101に供給し容器103内にプラズマを生成しエッ
チングを行う。
【0013】次に、本発明の第1の実施の形態について
説明する。
【0014】まず、図1(a)に示すようにシリコン基
板1上に熱酸化膜2を500nm形成する。その後スパ
ッタ法を用い、チタン膜を100nm、TiN膜を30
0nm順次に堆積してバリア膜8を形成し、引き続きA
l−Si−Cu合金膜3−1A(Si/1%,Cu/
0.5%)を900nm形成する。次にプラズマCVD
法を用い酸化シリコン膜9を300nm形成する。さら
にフォトリソグラフィ法を用いて1μm膜厚のレジスト
膜パターン10を形成する。次にレジスト膜パターン1
0をエッチングマスクとし酸化シリコン膜9をエッチン
グしたのちレジスト膜パターン10をアッシング処理に
より除去することにより、酸化シリコン膜マスク4を形
成する(図1(b))。次に、Al−Si−Cu/Ti
N/Ti3層膜を酸化シリコン膜マスク4を用いエッチ
ングを行う。
【0015】すなわち、BCl3 ガス、Cl2 ガス及び
2 ガスの流量をそれぞれ15SCCM、60SCCM
及び10SCCM、エッチング容器内の圧力を0.13
Pa、RF電力を150Wに節整してエッチングを行な
うことにより、図1(c)に示すように、Al−Si−
Cu合金膜3−1Aa、バリア膜8aの積層膜でなる配
線層を形成する。サイドエッチングのない垂直な側面を
有する配線層をエッチング残渣の発生もなく形成するこ
とができた。
【0016】図2は、TiN膜をBCl3 ガスとCl2
ガスの混合ガスを使用してプラズマエッチングを行なっ
たときの表面粗さRmax(機械工学でいう最大高さ)
とBCl3 含有量との関係を示すグラフである。横軸は
BCl3 /(BCl3 +Cl2 )混合比(BCl3 ガス
のBCl3 ガスとCl2 ガスの和に対する混合比。以下
同様。)である。このグラフは、厚さ500nmのTi
N膜を約300nm全面エッチングしたときのデータで
ある。エッチング容器内の圧力は0.13Pa,RF電
力は150Wとした。
【0017】表面粗さRmaxはBCl3 (BCl3
Cl2 )混合比の増加とともに減少している。これによ
り、TiN膜をパターニングするとき、この混合比をあ
る程度以上にしてエッチングを行なうことにより残渣を
なくすことができると推定される。実際、BCl3
(BCl3 +Cl2 )混合比を15%以上にすることに
より、残渣を発生させることなく配線層を形成できるこ
とを確認できた。TiN膜のエッチング後の表面粗さは
エッチングの進行とともに粗くなる傾向がある。TiN
膜は配線層形成時の反射防止膜あるいはバリア膜もしく
はストレスマイグレーション耐性を向上するために使用
されるが、電気伝導度が低いのであまり厚くするのは好
ましくない。従って、微細配線層を形成するときの目安
としては図2が表面粗さの上限と考えることができよ
う。すなわち、BCl3 /(BCl3+Cl2 )混合比
を15%以上とすることにより、残渣の発生を十分抑制
できると考えられる。一方この混合比を70%以上にし
ても表面粗さは小さくならないし、アルミニウムのエッ
チグ速度は低下する。従って、混合比は15%以上、7
0%以下にするのが良い。なお、BCl3 ガスとCl2
ガスにN2 ガスを添加しても表面粗さには殆んど影響し
ない。
【0018】図3は厚さ500nmのAl−Si−Cu
膜を酸化シリコン膜マスク(幅0.4μm)を用いてエ
ッチングしたときのサイドエッチ深さdとN2 /(BC
3+Cl2 +N2 )混合比の関係を示すグラフであ
る。ただし、BCl3 /(BCl3 +Cl2 )混合比を
20%(BCl3 ガス及びCl2 ガスの流量をそれぞれ
15SCCM及び60SCCMとする)、エッチング容
器内の圧力を約0.1Pa程度とする。
【0019】N2 /(BCl3 +Cl2 +N2 )混合比
5%まではサイドエッチが生じていることが分かる。し
たがって、サイドエッチングを抑制するためにはN2
(BCl3 +Cl2 +N2 )混合比を5%以上とすれば
よい。更にN2 /(BCl3+Cl2 +N2 )混合比を
増加させていくと、配線は逆に断面テーパ形状となるこ
とが分かる。断面テーパ形状の配線層は必ずしも排斥す
べきものではないが、加工寸法精度の低下を招くことは
否めない。従って、混合比の上限は、寸法精度の許容値
を考慮して適宜に定めればよいが、例えば、配線層の幅
が0.4μmの場合50%とするのが妥当であろう。
【0020】N2 ガスを添加することにより、配線層の
断面形状が制御できる理由は、Al−Si−Cu合金膜
のエッチング時にアルミニウムの窒化物が形成されて再
付着することにより保護膜が形成されるからであると考
えられる。この保護膜は、酸化シリコン膜マスクと同様
に除去してもよいが、その必要はない。その後の工程で
の配線層が水分などと反応するのを防ぐ作用もあると考
えられるからである。
【0021】なお、特開平3−12087号公報には、
BCl3 ガスとCl2 ガスの混合ガスを使用してTiN
膜をエッチングできることが記載されている。これはフ
ォトレジスト膜パターンをマスクとする配線層の形成技
術であり、N2 ガスを添加することにより配線層の断面
形状を制御することについては記載されていない。ま
た、BCl3 /(BCl3 +Cl2 )混合比と表面粗さ
の関係についても何らの記載もない。又、特開昭63−
289935号公報には、BCl3 ガス、SiCl4
ス及びCl2 ガスの混合ガスでTiN膜をエッチングで
きることが記載されているが、これも断面形状の制御や
表面粗さの制御について何等の記載もない。
【0022】次に、本発明の第2の実施の形態について
図5を参照して説明する。
【0023】まず、図5(a)に示すようにシリコン基
板1上に熱酸化膜2を500nm形成する。その後スパ
ッタ法を用い厚さ500nmのAl−Si−Cu合金膜
3−1B,厚さ100nmのTiN膜3−2Aを形成す
る。次にプラズマCVD法を用い酸化シリコン膜9を3
00nm形成する。さらにフォトリソグラフィ法を用い
て1μm膜厚のレジスト膜パターン10を形成する。次
にレジスト膜パターン10をエッチングマスクとし酸化
シリコン膜9をエッチングし、さらにレジスト膜パター
ン10をアッシング処理により除去することにより、酸
化シリコン膜マスク4を形成する(図5(b))。次
に、TiN/Al−Si−Cu2層膜を酸化シリコン膜
マスク4を用いエッチングを行う。エッチングガスとし
てBCl3/Cl2 /N2 混合ガスを用い、ガス流量は
BCl3 ,Cl2 及びN2 をそれぞれ20、60及び1
5SCCMとした。図4に示すエッチング装置を用い反
応圧力20Pa、RF電力150Wにてエッチングを行
う。図5(c)に上層のTiN膜エッチング途中の形状
を示す。TiN膜3−24a表面はなめらかである。図
5(d)に配線エッチング後の形状を示す。サイドエッ
チ及びエッチング残渣も発生せず、良好なエッチング形
状の配線層(TiN膜3−2AbとAl−Si−Cu合
金膜3−1baの2層膜)が得られている。本実施の形
態のように厚いTiN膜が上層に形成されている場合
は、TiN膜エッチング途中に生じる表面凹凸がエッチ
ング残渣発生を招きやすいが、BCl3 /(BCl3
Cl2 )混合比をやや大きくすることによりその危険性
を避けることができる。
【0024】以上、Al−Si−Cu合金膜を主として
含む積層膜をエッチングする場合について説明したが、
Alを少なくとも主成分とする配線用の合金膜を使用し
てもよい。又、エッチング用のマスクとして酸化シリコ
ン膜を使用する場合について説明したが、その外の窒化
シリコン膜や酸窒化シリコン膜のような絶縁膜を用いて
もよい。要するにBCl3 ガスとCl2 ガスの混合ガス
によるプラズマエッチングにおいて、TiN膜及びアル
ミニウム合金膜に比べてエッチングされ難くマスク性の
良好なもので半導体装置の製造に通常使用されている絶
縁膜であれば何でもよいのである。
【0025】
【発明の効果】本発明によれば、アルミニウム合金膜と
窒化チタン膜を含む積層膜を絶縁膜マスクを用いてエッ
チングするのにエッチングガスとして、BCl3 /Cl
2 /N2 混合ガスを用い、BCl3 /(BCl3 +Cl
2 )混合比を少なくとも15%とすることにより、窒化
チタン膜のエッチング時に窒化チタン表面の凹凸を抑制
することが出来る。これにより窒化チタン表面凹凸に起
因したエッチング残渣の発生を抑制することが出来、配
線間の短絡を防止することが出来る。また、N2ガスを
添加することにより、サイドエッチングを抑制すること
が出来る。従って、信頼性の高い微細な配線層を有する
半導体装置を提供することが出来る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態について説明するた
めの(a)〜(c)に分図して示す工程順断面図。
【図2】TiN膜をBCl3 ガスとCl2 ガスの混合ガ
スを用いてエッチングするときの表面粗さと混合比の関
係を示すグラフ。
【図3】Al−Si−Cu合金膜をBCl3 ガス,Cl
2 ガス及びN2 ガスの混合ガスを用いてパターニングす
るときのサイドエッチ深さと混合比との関係を示すグラ
フ。
【図4】本発明に使用する高周波プラズマエッチング装
置を示す模式図。
【図5】本発明の第2の実施の形態について説明するた
めの(a)〜(d)に分図して示す工程順断面図。
【図6】第1の従来例について説明するための(a),
(b)に分図して示す工程順断面図。
【図7】第2の従来例について説明するための(a)〜
(d)に分図して示す工程順断面図。
【符号の説明】
1 シリコン基板 2 熱酸化膜 3,3a,3−1,3−1A,3−1Aa Al−S
i−Cu合金膜 3−2,3−2A,3−2Aa,3−2Ab TiN
膜 4 酸化シリコン膜(マスク) 5 サイドエッチング 6 凹凸 7,7a 突起 8,8a バリア膜 9 酸化シリコン膜 10 レジスト膜パターン 100 半導体ウェーハ 101 ウェーハステージ 102 排気口 103 エッチング容器 104 ガス導入口 105 RF電源 106 ブロッキングコンデンサ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上の第1の絶縁膜にアルミニ
    ウム合金膜及び窒化チタン膜を含む積層膜を被着した
    後、第2の絶縁膜を形成しパターニングする工程と、前
    記パターニングされた第2の絶縁膜をマスクとしてプラ
    ズマエッチングにより前記積層膜をパターニングして配
    線層を形成する半導体装置の製造方法において、エッチ
    ングガスとしてBCl3 ガスとCl2 ガスの混合ガスに
    2 ガスを添加してサイドエッチを抑制し、かつBCl
    3 ガスのBCl3 ガスとCl2 ガスの和に対する混合比
    を少なくとも15%とすることを特徴とする半導体装置
    の製造方法。
  2. 【請求項2】 BCl3 ガスのBCl3 ガスとCl2
    スの和に対する混合比が70%以下である請求項1記載
    の半導体装置の製造方法。
  3. 【請求項3】 平行平板型の高周波プラズマエッチング
    装置を使用する請求項1又は2記載の半導体装置の製造
    方法。
  4. 【請求項4】 第2の絶縁膜は酸化シリコン膜である請
    求項1乃至3記載の半導体装置の製造方法。
JP08137225A 1996-05-30 1996-05-30 半導体装置の製造方法 Expired - Fee Related JP3112832B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP08137225A JP3112832B2 (ja) 1996-05-30 1996-05-30 半導体装置の製造方法
GB9711309A GB2313708B (en) 1996-05-30 1997-05-30 Method of fabricating semiconductor device
KR1019970022319A KR100252492B1 (ko) 1996-05-30 1997-05-30 반도체디바이스의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08137225A JP3112832B2 (ja) 1996-05-30 1996-05-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09321026A true JPH09321026A (ja) 1997-12-12
JP3112832B2 JP3112832B2 (ja) 2000-11-27

Family

ID=15193711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08137225A Expired - Fee Related JP3112832B2 (ja) 1996-05-30 1996-05-30 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP3112832B2 (ja)
KR (1) KR100252492B1 (ja)
GB (1) GB2313708B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348405B1 (en) 1999-01-25 2002-02-19 Nec Corporation Interconnection forming method utilizing an inorganic antireflection layer
JP2002343771A (ja) * 2001-05-17 2002-11-29 Tokyo Electron Ltd ドライエッチング方法
KR100553299B1 (ko) * 2000-12-15 2006-02-20 샤프 가부시키가이샤 플라즈마 처리 방법
JP4690512B2 (ja) * 1998-09-15 2011-06-01 シーメンス アクチエンゲゼルシヤフト エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
JP2011142199A (ja) * 2010-01-07 2011-07-21 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路装置および半導体集積回路装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW383427B (en) * 1998-04-03 2000-03-01 United Microelectronics Corp Method for etching tantalum oxide
GB2337361B (en) * 1998-05-06 2000-03-29 United Microelectronics Corp Method of etching tantalum oxide layer
KR100453956B1 (ko) * 2001-12-20 2004-10-20 동부전자 주식회사 반도체 장치의 금속 배선 제조 방법
DE102004022402B4 (de) * 2004-05-06 2007-03-15 Infineon Technologies Ag Verfahren zum anisotropen Ätzen von aluminiumhaltigen Substraten
WO2021171458A1 (ja) * 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
JPH06104222A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 半導体装置の製造方法
JPH06151382A (ja) * 1992-11-11 1994-05-31 Toshiba Corp ドライエッチング方法
US5350488A (en) * 1992-12-10 1994-09-27 Applied Materials, Inc. Process for etching high copper content aluminum films

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4690512B2 (ja) * 1998-09-15 2011-06-01 シーメンス アクチエンゲゼルシヤフト エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
US6348405B1 (en) 1999-01-25 2002-02-19 Nec Corporation Interconnection forming method utilizing an inorganic antireflection layer
KR100372742B1 (ko) * 1999-01-25 2003-02-17 닛본 덴기 가부시끼가이샤 무기 반사방지막을 사용한 배선 형성 방법
KR100553299B1 (ko) * 2000-12-15 2006-02-20 샤프 가부시키가이샤 플라즈마 처리 방법
JP2002343771A (ja) * 2001-05-17 2002-11-29 Tokyo Electron Ltd ドライエッチング方法
JP4546667B2 (ja) * 2001-05-17 2010-09-15 東京エレクトロン株式会社 ドライエッチング方法
JP2011142199A (ja) * 2010-01-07 2011-07-21 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路装置および半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JP3112832B2 (ja) 2000-11-27
GB2313708B (en) 1998-07-29
GB9711309D0 (en) 1997-07-30
GB2313708A (en) 1997-12-03
KR970077353A (ko) 1997-12-12
KR100252492B1 (ko) 2000-05-01

Similar Documents

Publication Publication Date Title
KR100372742B1 (ko) 무기 반사방지막을 사용한 배선 형성 방법
JPH10223608A (ja) 半導体装置の製造方法
US6383942B1 (en) Dry etching method
JP3112832B2 (ja) 半導体装置の製造方法
JP3318801B2 (ja) ドライエッチング方法
KR970001203B1 (ko) 폴리실리콘 막 에칭 방법
US6627554B1 (en) Semiconductor device manufacturing method
JPH07147271A (ja) 半導体装置の製造方法
JP2891952B2 (ja) 半導体装置の製造方法
JP3238363B2 (ja) 半導体素子の金属配線形成方法
JPH11145112A (ja) パターニング方法
JPH05343363A (ja) ドライエッチング方法
US6559062B1 (en) Method for avoiding notching in a semiconductor interconnect during a metal etching step
JPH10116830A (ja) 配線形成方法
JP2000150477A (ja) ドライエッチング方法
JPH05121378A (ja) 半導体装置の製造方法
KR100549333B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2803345B2 (ja) 半導体装置の製造方法
JP2002026020A (ja) 半導体装置の製造方法
JP3445141B2 (ja) アルミニウム合金配線の形成方法
JP2001015494A (ja) 半導体装置の製造方法およびエッチング方法
TW514679B (en) Method of promoting an etching selectivity of titanium nitride to aluminum
JPH04278535A (ja) 配線形成方法
JP3541329B2 (ja) ドライ・エッチング方法
JPH09115906A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees