JP2011142199A - 半導体集積回路装置および半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置および半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2011142199A
JP2011142199A JP2010001716A JP2010001716A JP2011142199A JP 2011142199 A JP2011142199 A JP 2011142199A JP 2010001716 A JP2010001716 A JP 2010001716A JP 2010001716 A JP2010001716 A JP 2010001716A JP 2011142199 A JP2011142199 A JP 2011142199A
Authority
JP
Japan
Prior art keywords
metal
integrated circuit
semiconductor substrate
circuit device
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010001716A
Other languages
English (en)
Other versions
JP5237306B2 (ja
Inventor
Kazumi Nishimura
一巳 西村
Suehiro Sugitani
末広 杉谷
Takuya Tsutsumi
卓也 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2010001716A priority Critical patent/JP5237306B2/ja
Publication of JP2011142199A publication Critical patent/JP2011142199A/ja
Application granted granted Critical
Publication of JP5237306B2 publication Critical patent/JP5237306B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】トランジスタの冷却効果を向上させ、半導体集積回路の動作の安定性を向上させることが可能な半導体集積回路装置および半導体集積回路装置の製造方法を提供する。
【解決手段】集積回路を形成した半導体基板1に、ビアホール2を形成し、ビアホール2に熱伝導性を有する金属3を埋め込み、埋め込んだ金属3に接触するように、半導体基板1の表裏両面に金属4,5を取り付け、取り付けた金属4,5を、パッケージ6やリッド7に接触させる構造とすることにより、半導体基板1上の集積回路の近傍を直接冷却することを可能とする。金属3,4,5の代わりに、冷却効果が大きな材料例えば炭素や樹脂を用いるようにしても良い。
【選択図】図1

Description

本発明は、半導体集積回路装置および半導体集積回路装置の製造方法に関し、特に、半導体集積回路のトランジスタを効果的に冷却することが可能な半導体集積回路装置および半導体集積回路装置の製造方法に関する。
半導体集積回路のトランジスタを冷却するための実装方法として、特許文献1の特開平07−235620号公報「半導体装置とその製造方法およびその実装構造と実装方法」に記載されているような樹脂を封入する方法等が提案されているが、しかし、該特許文献1に代表される従来の冷却用の実装方法は、いずれの実装方法も、半導体基板を間接的に冷却する方法であるために、十分な冷却効果が得られていない。
特開平07−235620号公報
本発明は、前述のような問題を解決するためになされたものであり、半導体基板上のトランジスタに近い個所を直接冷却することにより、トランジスタの冷却効果を向上させ、半導体集積回路としての動作の安定性を向上させる半導体集積回路装置および半導体集積回路装置の製造方法を提供することを、その目的としている。
本発明は、前述の課題を解決するために、以下のごとき各技術手段から構成されている。
第1の技術手段は、半導体基板に、ビアホールを形成し、該ビアホールに熱伝導性を有する金属を埋め込み、埋め込んだ該金属に接触するように、前記半導体基板の表裏両面に熱伝導性を有する金属を取り付け、前記半導体基板の表裏両面に取り付けた該金属を、パッケージやリッドに接触させた構造の半導体集積回路装置とすることを特徴とする。
第2の技術手段は、半導体基板に、ビアホールを形成し、該ビアホールに熱伝導性を有する金属を埋め込み、埋め込んだ該金属に接触するように、前記半導体基板の表裏両面に熱伝導性を有する金属を取り付け、前記半導体基板の表面に取り付けた該金属を、パッケージおよびリッドに接触させ、前記半導体基板の裏面に取り付けた該金属を、フリップチップ実装した電極とは分離させて、前記パッケージに接触させた構造の半導体集積回路装置とすることを特徴とする。
第3の技術手段は、前記第1または第2の技術手段に記載の半導体集積回路装置において、各前記金属の代わりに、冷却効果の大きい他の材料を用いることを特徴とする。
第4の技術手段は、前記第3の技術手段に記載の半導体集積回路装置において、前記金属の代わりに用いる前記他の材料として、炭素または樹脂の材料を用いることを特徴とする。
第5の技術手段は、半導体基板上に集積回路を形成した後、ビアホールを形成する第1の工程と、形成した該ビアホールに熱伝導性を有する金属を埋め込む第2の工程と、埋め込んだ該金属に接触するように、前記半導体基板の表裏両面に熱伝導性を有する金属を取り付ける第3の工程と、前記半導体基板の裏面に取り付けた該金属を、パッケージに接触させる第4の工程と、前記半導体基板の表面に取り付けた該金属を、リッドおよび前記パッケージに接触させる第5の工程と、を少なくとも有する半導体集積回路装置の製造方法とすることを特徴とする。
第6の技術手段は、半導体基板上に集積回路を形成した後、ビアホールを形成する第1の工程と、形成した該ビアホールに熱伝導性を有する金属を埋め込む第2の工程と、埋め込んだ該金属に接触するように、前記ビアホールの表裏両面に熱伝導性を有する金属を取り付ける第3の工程と、前記半導体基板の裏面に取り付けた該金属を、フリップチップ実装した電極とは分離させて、パッケージに接触させる第4の工程と、前記半導体基板の表面に取り付けた該金属を、リッドおよび前記パッケージに接触させる第5の工程と、を少なくとも有する半導体集積回路装置の製造方法とすることを特徴とする。
第7の技術手段は、前記第6の技術手段に記載の半導体集積回路装置の製造方法において、前記第4の工程として、前記半導体基板の裏面に取り付けた前記金属を前記パッケージに接触させるために、フリップチップボンディングを行うことを特徴とする。
第8の技術手段は、前記第5ないし第7の技術手段のいずれかに記載の半導体集積回路装置の製造方法において、前記第2および第3の工程にて用いた各前記金属の代わりに、冷却効果の大きい他の材料を用いることを特徴とする。
第9の技術手段は、前記第8の技術手段に記載の半導体集積回路装置の製造方法において、前記金属の代わりに用いる前記他の材料として、炭素または樹脂の材料を用いることを特徴とする。
第10の技術手段は、前記第5ないし第9の技術手段のいずれかに記載の半導体集積回路装置の製造方法において、前記ビアホールは、レジスト、SiO、SiN、NiまたはTiのいずれかをマスクとして、塩素系、ブロム系、ヨウ素系のいずれかのガスを用いたリアクティブイオンエッチングにより形成することを特徴とする。
本発明の半導体集積回路装置および半導体集積回路装置の製造方法によれば、半導体基板上のトランジスタに近い個所を直接冷却することが可能な構造を採用しているので、以下のごとき効果を奏することができる。
第1の効果は、サブミリ波帯(30〜300GHz)の高周波帯に及ぶまで安定して動作することが可能な半導体集積回路モジュールを製造することができることである。
第2の効果は、パワー密度の高いトランジスタであっても安定して動作することが可能な半導体集積回路モジュールを製造することができることである。
本発明に係る半導体集積回路装置の断面構造の一例を示す模式図である。 本発明に係る半導体集積回路装置の製造方法としてフリップチップ実装方法を適用した場合の半導体集積回路装置の断面構造の一例を示す模式図である。
以下に、本発明に係る半導体集積回路装置および半導体集積回路装置の製造方法の好適な実施形態について、その一例を、図面を参照しながら詳細に説明する。
(本発明の特徴)
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、半導体基板上の集積回路のトランジスタに近い個所を直接冷却することを可能として、半導体基板の冷却効果を向上させ、而して、トランジスタの冷却効果を向上させて、半導体集積回路の動作を安定させることを可能としていることを主要な特徴としている。
より具体的には、半導体基板にビアホールを形成し、当該ビアホールに熱伝導性を有する金属を埋め込む(つまり、半導体ウェハを貫通させたビアホールに熱伝導性を有する金属を埋め込む)とともに、半導体基板の表裏両面に、当該ビアホールに埋め込んだ金属に接触するように熱伝導性を有する金属を取り付け、取り付けた当該金属を、パッケージやリッドに接触させて実装した構造とすることを特徴としている。
(本発明の実施形態)
次に、本発明に係る半導体集積回路装置の製造方法の実施形態について、その一例を、図1を用いて説明する。図1は、本発明に係る半導体集積回路装置の断面構造の一例を示す模式図である。
図1の断面構造に示すように、本半導体集積回路装置においては、半導体基板1に、集積回路のトランジスタの近傍を直接冷却するための適切な位置としてあらかじめ定めた複数の位置にビアホール2を形成し、形成した各ビアホール2には熱伝導性を有する金属3を埋め込む。さらに、各ビアホール2に埋め込んだ金属3に接触するように、半導体基板1の表裏両面に金属4,5を取り付け、表面側に取り付けた金属4を、パッケージ6およびリッド7に接触させ、裏面側に取り付けた金属5を、パッケージ6に接触させる。
また、小型化・薄型化・高密度化を図るために、チップ上に直接電極を形成して接合するフリップチップ実装(FTA:Flip Tip Attach)を採用した場合の半導体集積回路の断面構造の一例を図2に示している。図2は、本発明に係る半導体集積回路装置の製造方法としてフリップチップ実装方法を適用した場合の半導体集積回路装置の断面構造の一例を示す模式図である。
図2の断面構造に示すように、フリップチップ実装方法を適用した場合においても、図1の場合と同様に、半導体基板1に、集積回路のトランジスタの近傍を直接冷却するための適切な位置としてあらかじめ定めた複数の位置にビアホール2を形成し、形成した各ビアホール2には熱伝導性を有する金属3を埋め込む。さらに、各ビアホール2に埋め込んだ金属3に接触するように、半導体基板1の表裏両面に熱伝導性を有する金属4,5を取り付け、表面側に取り付けた金属4を、パッケージ6およびリッド7に接触させ、裏面側に取り付けた金属5を、電極8とは分離させて、パッケージ6に接触させる。
なお、熱伝導性を有する金属3,4,5の代わりに、熱伝導性を有し、冷却効果が大きい他の材料例えば炭素や樹脂等の材料を用いて構成するようにしても良い。
かくのごとき実装方法を用いることによって、半導体基板1上のトランジスタに近い個所を直接冷却することが可能となり、而して、トランジスタの冷却効果を向上させて、半導体集積回路の動作を安定させることが可能となる。その結果、例えば、サブミリ波帯(30〜300GHz)の高周波帯に及ぶまで安定して動作する半導体集積回路モジュールを製造することができ、また、パワー密度の高いトランジスタであっても安定して動作する半導体集積回路モジュールを製造することができる。
次に、図1、図2に示す断面構造の半導体集積回路装置の製造方法に関する具体的な実施例について、いくつかの例を説明する。
本実施例は、図1に示した断面構造の半導体集積回路装置の製造方法の一例を示すものである。半導体基板1のInP基板またはGaAs基板の上に半導体集積回路を製作した後、第1の工程として、100μm□(または100μmφ)程度のビアホール2を、半導体集積回路のトランジスタの近傍を直接冷却するための適切な位置としてあらかじめ定めた複数の位置に形成する。ここで、該ビアホール2を形成するためには、例えば、レジスト、SiO、SiN、NiまたはTi等をマスクとして、塩素系、ブロム系、ヨウ素系等のガスを用いたリアクティブイオンエッチング(Reactive Ion Etching)を行う。
次に、第2の工程として、メッキにより、形成したビアホール2に熱伝導性を有する金属3を埋め込む。
次に、第3の工程として、ビアホール2に埋め込んだ金属3に接触するように、半導体基板1の表裏に金属4,5をメッキまたはリフトオフ法により形成する。
次に、第4の工程として、半導体基板1の裏面上に取り付けた金属5すなわちビアホール2に埋め込んだ金属3の裏面上に形成した金属5をパッケージ6に接触するように、ダイボンディングを行う。
しかる後、半導体基板1上の集積回路とパッケージ6とにワイヤーボンディング等により配線を形成した後、第5の工程として、パッケージ6とリッド7とに、半導体基板1の表面上に取り付けた金属4すなわちビアホール2に埋め込んだ金属3の表面上に形成した金属4を接触させるようにして、封止を行う。
本実施例は、図2に示した断面構造の半導体集積回路装置の製造方法の一例を示すものである。半導体基板1のInP基板またはGaAs基板の上に半導体集積回路を製作した後、実施例1の場合と同様、第1の工程として、100μm□(または100μmφ)程度のビアホール2を、半導体集積回路のトランジスタの近傍を直接冷却するための適切な位置としてあらかじめ定めた複数の位置に形成する。ここで、該ビアホール2を形成するためには、実施例1の場合と同様に、例えば、レジスト、SiO、SiN、NiまたはTi等をマスクとして、塩素系、ブロム系、ヨウ素系等のガスを用いたリアクティブイオンエッチング(Reactive Ion Etching)を行う。
次に、実施例1の場合と同様、第2の工程として、メッキにより、形成したビアホール2に熱伝導性を有する金属3を埋め込む。
次に、実施例1の場合と同様、第3の工程として、ビアホール2に埋め込んだ金属3に接触するように、半導体基板1の表裏に金属4,5をメッキまたはリフトオフ法により形成する。
次に、実施例1の場合とは異なり、第4の工程として、半導体基板1の裏面上に取り付けた金属5すなわちビアホール2に埋め込んだ金属3の裏面上に形成した金属5を、フリップチップ実装した電極8とは分離させて、パッケージ6に接触するように、フリップチップボンディングを行う。
しかる後、半導体基板1上の集積回路とパッケージ6とにワイヤーボンディング等により配線を形成した後、実施例1の場合と同様に、第5の工程として、パッケージ6とリッド7とに、半導体基板1の表面上に取り付けた金属4すなわちビアホール2に埋め込んだ金属3の表面上に形成した金属4を接触させるようにして、封止を行う。
本実施例は、前述の実施例1および実施例2における、金属3,4,5の代わりに、冷却効果の大きい炭素を用いるものである。
本実施例は、前述の実施例1および実施例2における、金属3,4,5の代わりに、冷却効果の大きい樹脂を用いるものである。
1…半導体基板、2…ビアホール、3…金属、4…金属、5…金属、6…パッケージ、7…リッド、8…電極。

Claims (10)

  1. 半導体基板に、ビアホールを形成し、該ビアホールに熱伝導性を有する金属を埋め込み、埋め込んだ該金属に接触するように、前記半導体基板の表裏両面に熱伝導性を有する金属を取り付け、前記半導体基板の表裏両面に取り付けた該金属を、パッケージやリッドに接触させた構造とすることを特徴とする半導体集積回路装置。
  2. 半導体基板に、ビアホールを形成し、該ビアホールに熱伝導性を有する金属を埋め込み、埋め込んだ該金属に接触するように、前記半導体基板の表裏両面に熱伝導性を有する金属を取り付け、前記半導体基板の表裏両面に熱伝導性を有する金属を取り付け、前記半導体基板の表面に取り付けた該金属を、パッケージおよびリッドに接触させ、前記半導体基板の裏面に取り付けた該金属を、フリップチップ実装した電極とは分離させて、前記パッケージに接触させた構造とすることを特徴とする半導体集積回路装置。
  3. 請求項1または2に記載の半導体集積回路装置において、各前記金属の代わりに、冷却効果の大きい他の材料を用いることを特徴とする半導体集積回路装置。
  4. 請求項3に記載の半導体集積回路装置において、前記金属の代わりに用いる前記他の材料として、炭素または樹脂の材料を用いることを特徴とする半導体集積回路装置。
  5. 半導体基板上に集積回路を形成した後、ビアホールを形成する第1の工程と、形成した該ビアホールに熱伝導性を有する金属を埋め込む第2の工程と、埋め込んだ該金属に接触するように、前記半導体基板の表裏両面に熱伝導性を有する金属を取り付ける第3の工程と、前記半導体基板の裏面に取り付けた該金属を、パッケージに接触させる第4の工程と、前記半導体基板の表面に取り付けた該金属を、リッドおよび前記パッケージに接触させる第5の工程と、を少なくとも有することを特徴とする半導体集積回路装置の製造方法。
  6. 半導体基板上に集積回路を形成した後、ビアホールを形成する第1の工程と、形成した該ビアホールに熱伝導性を有する金属を埋め込む第2の工程と、埋め込んだ該金属に接触するように、前記ビアホールの表裏両面に熱伝導性を有する金属を取り付ける第3の工程と、前記半導体基板の裏面に取り付けた該金属を、フリップチップ実装した電極とは分離させて、パッケージに接触させる第4の工程と、前記半導体基板の表面に取り付けた該金属を、リッドおよび前記パッケージに接触させる第5の工程と、を少なくとも有することを特徴とする半導体集積回路装置の製造方法。
  7. 請求項6に記載の半導体集積回路装置の製造方法において、前記第4の工程として、前記半導体基板の裏面に取り付けた前記金属を前記パッケージに接触させるために、フリップチップボンディングを行うことを特徴とする半導体集積回路装置の製造方法。
  8. 請求項5ないし7のいずれかに記載の半導体集積回路装置の製造方法において、前記第2および第3の工程にて用いた各前記金属の代わりに、冷却効果の大きい他の材料を用いることを特徴とする半導体集積回路装置の製造方法。
  9. 請求項8に記載の半導体集積回路装置の製造方法において、前記金属の代わりに用いる前記他の材料として、炭素または樹脂の材料を用いることを特徴とする半導体集積回路装置の製造方法。
  10. 請求項5ないし9のいずれかに記載の半導体集積回路装置の製造方法において、前記ビアホールは、レジスト、SiO、SiN、NiまたはTiのいずれかをマスクとして、塩素系、ブロム系、ヨウ素系のいずれかのガスを用いたリアクティブイオンエッチングにより形成することを特徴とする半導体集積回路装置の製造方法。
JP2010001716A 2010-01-07 2010-01-07 半導体集積回路装置および半導体集積回路装置の製造方法 Active JP5237306B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010001716A JP5237306B2 (ja) 2010-01-07 2010-01-07 半導体集積回路装置および半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010001716A JP5237306B2 (ja) 2010-01-07 2010-01-07 半導体集積回路装置および半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011142199A true JP2011142199A (ja) 2011-07-21
JP5237306B2 JP5237306B2 (ja) 2013-07-17

Family

ID=44457853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010001716A Active JP5237306B2 (ja) 2010-01-07 2010-01-07 半導体集積回路装置および半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP5237306B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321026A (ja) * 1996-05-30 1997-12-12 Nec Corp 半導体装置の製造方法
JP2002280364A (ja) * 2001-03-19 2002-09-27 Sharp Corp バイアホール形成方法および化合物半導体装置の製造方法
JP2003045965A (ja) * 2001-07-31 2003-02-14 Fujitsu Quantum Devices Ltd 半導体装置及び製造方法
JP2003087093A (ja) * 2001-09-14 2003-03-20 Matsushita Electric Ind Co Ltd 弾性表面波フィルタ
JP2003151979A (ja) * 2001-11-09 2003-05-23 Sharp Corp バイアホールの形成方法並びに半導体装置
JP2007103413A (ja) * 2005-09-30 2007-04-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321026A (ja) * 1996-05-30 1997-12-12 Nec Corp 半導体装置の製造方法
JP2002280364A (ja) * 2001-03-19 2002-09-27 Sharp Corp バイアホール形成方法および化合物半導体装置の製造方法
JP2003045965A (ja) * 2001-07-31 2003-02-14 Fujitsu Quantum Devices Ltd 半導体装置及び製造方法
JP2003087093A (ja) * 2001-09-14 2003-03-20 Matsushita Electric Ind Co Ltd 弾性表面波フィルタ
JP2003151979A (ja) * 2001-11-09 2003-05-23 Sharp Corp バイアホールの形成方法並びに半導体装置
JP2007103413A (ja) * 2005-09-30 2007-04-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5237306B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
TWI437930B (zh) 封裝載板及其製作方法
JP2008270453A (ja) 半導体装置及び半導体装置の製造方法。
TW200929508A (en) Integrated circuit package system for electromagnetic isolation
JP2013021254A (ja) 半導体装置および半導体装置の製造方法
TWI485823B (zh) 半導體封裝結構及半導體封裝結構的製作方法
JP5930980B2 (ja) 半導体装置およびその製造方法
JP2006294701A (ja) 半導体装置及びその製造方法
US9029203B2 (en) Method of fabricating semiconductor package
JP6457206B2 (ja) 半導体パッケージ及びその製造方法
JP2018056285A (ja) 電子装置、電子装置の製造方法及び電子機器
US20140191386A1 (en) Semiconductor package and fabrication method thereof
US8962396B2 (en) Fabrication method of carrier-free semiconductor package
JP5237306B2 (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
TW201513276A (zh) 薄膜覆晶封裝結構
JP5784998B2 (ja) 素子実装用基板
JP6437012B2 (ja) 表面実装型パッケージおよびその製造方法
US9355999B2 (en) Semiconductor device
US20160005674A1 (en) Integrated circuit assembly and integrated circuit packaging structure
JP5935330B2 (ja) 半導体装置及びその製造方法、電子装置
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
TW201620090A (zh) 封裝裝置與其製作方法
JP2006190711A (ja) 半導体装置
JP3159198U (ja) カーボンナノチューブを使用したパワー半導体チップ
JP2006310537A (ja) 半導体装置
JP2011187518A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120530

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350