TW201513276A - 薄膜覆晶封裝結構 - Google Patents

薄膜覆晶封裝結構 Download PDF

Info

Publication number
TW201513276A
TW201513276A TW102135393A TW102135393A TW201513276A TW 201513276 A TW201513276 A TW 201513276A TW 102135393 A TW102135393 A TW 102135393A TW 102135393 A TW102135393 A TW 102135393A TW 201513276 A TW201513276 A TW 201513276A
Authority
TW
Taiwan
Prior art keywords
package structure
wafer
heat sink
dummy
chip package
Prior art date
Application number
TW102135393A
Other languages
English (en)
Other versions
TWI509756B (zh
Inventor
Jar-Dar Yang
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW102135393A priority Critical patent/TWI509756B/zh
Priority to CN201310737553.0A priority patent/CN104517912A/zh
Publication of TW201513276A publication Critical patent/TW201513276A/zh
Application granted granted Critical
Publication of TWI509756B publication Critical patent/TWI509756B/zh

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一種薄膜覆晶封裝結構,其包括可撓性基板、晶片、散熱片以及封裝膠體。可撓性基板包括可撓性介電層以及多個引腳,可撓性介電層具有第一表面、第二表面以及多個貫穿孔,其中引腳形成於第一表面上,且包括至少一虛引腳,而貫穿孔對應虛引腳。晶片設置於可撓性介電層之第一表面上,且具有主動表面以及多個配置於主動表面上的凸塊,其中凸塊分別與引腳連接。散熱片位於可撓性介電層之第二表面上,且具有多個虛凸塊。虛凸塊穿入貫穿孔內,且散熱片透過虛凸塊與虛引腳連接。封裝膠體填充於晶片與可撓性基板之間。

Description

薄膜覆晶封裝結構
本發明是有關於一種封裝結構,且特別是有關於一種薄膜覆晶封裝結構。
隨著半導體技術的改良,使得液晶顯示器具有低的消耗電功率、薄型量輕、解析度高、色彩飽和度高、壽命長等優點,因而廣泛地應用在行動電話、筆記型電腦或桌上型電腦的液晶螢幕及液晶電視等與生活息息相關之電子產品。其中,顯示器之驅動晶片(driver IC)更是液晶顯示器不可或缺的重要元件。
因應液晶顯示裝置驅動晶片各種應用之需求,一般是採用捲帶自動接合封裝技術進行晶片封裝,其中包括有薄膜覆晶(Chip On Film,COF)封裝、捲帶承載封裝(Tape Carrier Package,TCP)等。捲帶自動接合封裝係將半導體晶片電性連接於表面形成有配線構造的可撓性薄膜基材上,其中配線構造包含輸入端引腳及輸出端引腳,這些引腳的內端電性連接晶片之電性端點(例如:凸塊)。
習知的捲帶或薄膜封裝結構,為了加強晶片的散熱效果,且避免影響晶片之運作,可撓性薄膜基材相對於晶片所設置的表面通常會貼附一散熱片。然而,上述的散熱片配置方式,晶片運作時所產生的熱能須經過導熱性差的可撓性薄膜基材才能傳遞至散熱片,其散熱效率有限,而隨著晶片運作時的高耗能與高頻率的設計趨勢下,習知貼附於可撓性薄膜基材另一表面上之散熱片的散熱效率並不敷需求,因此改善習知晶片散熱封裝結構確有其必要性。
本發明提供一種薄膜覆晶封裝結構,其具有較佳的散熱效率。
本發明的薄膜覆晶封裝結構包括可撓性基板、晶片、散熱片以及封裝膠體。可撓性基板包括可撓性介電層以及多個引腳,可撓性介電層具有第一表面、第二表面以及多個貫穿孔,其中引腳形成於第一表面上,且包括至少一虛引腳,貫穿孔對應至少一虛引腳。晶片設置於可撓性介電層之第一表面上,晶片具有主動表面以及多個配置於主動表面上的凸塊,其中凸塊分別與引腳連接。散熱片位於可撓性介電層之第二表面上,散熱片具有多個虛凸塊,且這些虛凸塊穿入這些貫穿孔內,且散熱片透過這些虛凸塊與虛引腳連接。封裝膠體填充於晶片與可撓性基板之間。
在本發明的一實施例中,上述的可撓性基板更包括防焊 層,設置於可撓性介電層之第一表面上並局部覆蓋引腳,且防焊層具有一開口,以供晶片設置於其內。
在本發明的一實施例中,上述的虛凸塊的高度大於可撓性介電層的厚度。
在本發明的一實施例中,上述的散熱片與可撓性介電層之間具有一間隙。
在本發明的一實施例中,上述的引腳更包括多個訊號引腳,且晶片之凸塊與訊號引腳電性連接。
在本發明的一實施例中,上述的封裝膠體進一步填入於貫穿孔內,以包覆虛凸塊。
在本發明的一實施例中,上述的封裝膠體進一步填充於間隙內。
在本發明的一實施例中,上述的散熱片的面積等於晶片的面積。
在本發明的一實施例中,上述的散熱片的面積介於晶片之面積的1至2.5倍之間。
在本發明的一實施例中,上述的貫穿孔的直徑介於45微米至75微米之間。
基於上述,本發明藉由在可撓性介電層上形成貫穿孔,並將散熱片透過虛凸塊穿過貫穿孔與可撓性基板上之虛引腳接合。因此,晶片運作時所產生的熱能不單是可透過晶片的背面逸散至外界,更可進一步藉由虛引腳傳遞至虛凸塊,再經由虛凸塊 傳遞至散熱片而逸散至外界,從而大幅提升晶片封裝結構的散熱效率。此外,本發明的散熱片的面積可大致與晶片的面積相等,因此在大幅提升晶片封裝結構的散熱效率的同時,亦不致影響薄膜覆晶封裝結構之撓折。再者,散熱片與晶片分別設置於可撓性基板之兩相對表面,且散熱片係對應晶片位置而設置,因此,可進一步對晶片起支撐之作用,增加晶片設置區之強度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧薄膜覆晶封裝結構
110‧‧‧可撓性基板
112‧‧‧可撓性介電層
112a‧‧‧第一表面
112b‧‧‧第二表面
112c‧‧‧貫穿孔
114‧‧‧引腳
114a‧‧‧訊號引腳
114b‧‧‧虛引腳
120‧‧‧晶片
120a‧‧‧主動表面
120b‧‧‧背面
122‧‧‧凸塊
130‧‧‧散熱片
130a‧‧‧散熱面
130s‧‧‧側表面
132‧‧‧虛凸塊
140‧‧‧封裝膠體
D1‧‧‧直徑
D2‧‧‧尺寸
G‧‧‧間距
H‧‧‧高度
T‧‧‧厚度
圖1為本發明一實施例的薄膜覆晶封裝結構的局部剖面示意圖
圖2為圖1的薄膜覆晶封裝結構的局部俯視圖。
圖1為本發明一實施例的薄膜覆晶封裝結構的局部剖面示意圖。圖2為圖1的薄膜覆晶封裝結構的局部俯視圖,其中為求清楚表示與說明,省略繪示封裝膠體140。請參考圖1,在本實施例中,薄膜覆晶封裝結構100包括可撓性基板110、晶片120、散熱片130以及封裝膠體140。
可撓性基板110包括可撓性介電層112、多個引腳114以 及防焊層116,其中可撓性介電層112具有第一表面112a及第二表面112b。引腳114形成於可撓性介電層112之第一表面112a上,防焊層116設置於第一表面112a上並局部覆蓋引腳114,以防止引腳114因外露被污染而短路。此外,防焊層116具有一開口以形成晶片設置區,並顯露出引腳114之內端,以與晶片120接合。
請參考圖1與圖2,引腳114包括多個訊號引腳114a以及至少一虛引腳114b。晶片120具有主動表面120a以及多個配置於主動表面120a上的多個凸塊122,晶片120設置於可撓性介電層112之第一表面112a上並位於晶片設置區內,且以凸塊122接合訊號引腳114a。可撓性介電層112具有貫穿孔112c,貫穿孔112c對應虛引腳114b。散熱片130位於可撓性介電層112之第二表面112b上並對應晶片設置區,散熱片130具有虛凸塊132,並且透過虛凸塊132穿入貫穿孔112c中與虛引腳114b接合而固接於可撓性基板110上。封裝膠體140填充於晶片120與可撓性基板110之間,以保護電性接點,封裝膠體140更進一步填入於貫穿孔112c內以包覆虛凸塊132。
在本實施例中,可撓性介電層112的材質例如是聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)、聚醯亞胺(Polyimide,PI)、聚醚(polyethersulfone,PES)或碳酸脂(polycarbonate,PC)。可撓性介電層112之貫穿孔112c可藉由雷射穿孔的方式形成,其中貫穿孔112c之形狀例如是圓形,且其直徑D1例如是介於45微米至75微米之間。然而,貫穿孔112c之 形狀可為其他適合之形狀,本發明並不加以限制。此外,引腳114例如是由銅等金屬材質所構成。
請繼續參考圖1與圖2,訊號引腳114a與凸塊122之間為電性連接,而虛引腳114b可與凸塊122之間形成非電性連接,或者不與凸塊122連接。換言之,晶片120可透過凸塊122與虛引腳114b連接而傳導熱能,又因為,散熱片130之虛凸塊132與虛引腳114b連接,因此,晶片120運作時所產生的熱能可藉由虛引腳114b、虛凸塊132及散熱片130傳遞至外界,而達到散熱的功效。一般來說,虛凸塊132與虛引腳114b可藉由熱壓方式而相互共晶接合。此外,部分的虛引腳114b可跨越前述晶片設置區,如此配置下,可進一步補強可撓性介電層112的機械強度,詳細而言,跨越前述晶片設置區的虛引腳114b可用以支撐可撓性介電層112,避免其因受熱而彎曲下陷。
另一方面,散熱片130之材質例如是鋁或矽。虛凸塊132例如是銅、銀、錫、鋁、鎳或金等金屬材質所構成。其中,虛凸塊132的高度H大於可撓性介電層112的厚度T,也就是說,當散熱片130藉由虛凸塊132與虛引腳114b連接後,散熱片130與可撓性介電層112之間相隔一間隙G。此外,虛凸塊132的尺寸D2小於貫穿孔112c的直徑D1,以使虛凸塊132能輕易穿過貫穿孔112c而與虛引腳114b接合。值得一提的是,散熱片130的面積可大致與晶片120的面積相等,因此可在不影響薄膜覆晶封裝結構100撓折的情況下,來提升薄膜覆晶封裝結構100的散熱效 率。當然,在基於不影響薄膜覆晶封裝結構100撓折的原則下,散熱片130的面積亦可以是大於晶片120的面積,例如是介於晶片之面積的1至2.5倍之間,如此為之,可增加散熱片130的散熱面積,進而提升散熱效果。
在本實施例中,封裝膠體140例如是環氧樹脂或其他高分子材料。具體來說,封裝膠體140不單是填入於貫穿孔112c內以包覆虛凸塊132,亦進一步填充於散熱片130與可撓性介電層112間之間隙G內並包覆散熱片130的多個側表面130s,以固定散熱片130。此外,封裝膠體140分別將晶片120的背面120b以及散熱片130的散熱面130a暴露於外,也因此可大幅提升薄膜覆晶封裝結構100的散熱效率。
綜上所述,本發明藉由在可撓性介電層上形成貫穿孔,並將散熱片透過虛凸塊穿過貫穿孔與可撓性基板上之虛引腳接合。因此,晶片運作時所產生的熱能不單是可透過晶片的背面逸散至外界,更可進一步藉由虛引腳傳遞至虛凸塊,再經由虛凸塊傳遞至散熱片而逸散至外界,從而大幅提升晶片封裝結構的散熱效率。此外,本發明的散熱片的面積可大致與晶片的面積相等,因此在大幅提升晶片封裝結構的散熱效率的同時,亦不致影響薄膜覆晶封裝結構之撓折。再者,散熱片與晶片分別設置於可撓性基板之兩相對表面,且散熱片係對應晶片位置而設置,因此,可進一步對晶片起支撐之作用,增加晶片設置區之強度。
雖然本發明已以實施例揭露如上,然其並非用以限定本 發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧薄膜覆晶封裝結構
110‧‧‧可撓性基板
112‧‧‧可撓性介電層
112a‧‧‧第一表面
112b‧‧‧第二表面
112c‧‧‧貫穿孔
114‧‧‧引腳
114b‧‧‧虛引腳
116‧‧‧防焊層
120‧‧‧晶片
120a‧‧‧主動表面
120b‧‧‧背面
122‧‧‧凸塊
130‧‧‧散熱片
130a‧‧‧散熱面
130s‧‧‧側表面
132‧‧‧虛凸塊
140‧‧‧封裝膠體
D1‧‧‧直徑
D2‧‧‧尺寸
G‧‧‧間距
H‧‧‧高度
T‧‧‧厚度

Claims (10)

  1. 一種薄膜覆晶封裝結構,包括:一可撓性基板,包括一可撓性介電層以及多個引腳,該可撓性介電層具有一第一表面、一第二表面以及多個貫穿孔,其中該些引腳形成於該第一表面上,且包括至少一虛引腳,該些貫穿孔對應該至少一虛引腳;一晶片,設置於該可撓性介電層之該第一表面上,該晶片具有一主動表面以及多個配置於該主動表面上的凸塊,其中該些凸塊分別與該些引腳連接;一散熱片,位於該可撓性介電層之該第二表面上,該散熱片具有多個虛凸塊,該些虛凸塊穿入該些貫穿孔內,且該散熱片透過該些虛凸塊與該至少一虛引腳連接;以及一封裝膠體,填充於該晶片與該可撓性基板之間。
  2. 如申請專利範圍第1項所述的薄膜覆晶封裝結構,其中該可撓性基板更包括一防焊層,設置於該可撓性介電層之該第一表面上並局部覆蓋該些引腳,且該防焊層具有一開口,以供該晶片設置於其內。
  3. 如申請專利範圍第1項所述的薄膜覆晶封裝結構,其中該些虛凸塊的高度大於該可撓性介電層的厚度。
  4. 如申請專利範圍第1項所述的薄膜覆晶封裝結構,其中該散熱片與該可撓性介電層之間具有一間隙。
  5. 如申請專利範圍第1項所述的薄膜覆晶封裝結構,其中 該些引腳更包括多個訊號引腳,且該晶片之該些凸塊與該些訊號引腳電性連接。
  6. 如申請專利範圍第1項所述的薄膜覆晶封裝結構,其中該封裝膠體進一步填入於該些貫穿孔內,以包覆該些虛凸塊。
  7. 如申請專利範圍第4項所述的薄膜覆晶封裝結構,其中該封裝膠體進一步填充於該間隙內。
  8. 如申請專利範圍第1項所述的薄膜覆晶封裝結構,其中該散熱片的面積等於該晶片的面積。
  9. 如申請專利範圍第1項所述的薄膜覆晶封裝結構,其中該散熱片的面積介於該晶片之面積的1至2.5倍之間。
  10. 如申請專利範圍第1項所述的薄膜覆晶封裝結構,其中各該貫穿孔的直徑介於45微米至75微米之間。
TW102135393A 2013-09-30 2013-09-30 薄膜覆晶封裝結構 TWI509756B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102135393A TWI509756B (zh) 2013-09-30 2013-09-30 薄膜覆晶封裝結構
CN201310737553.0A CN104517912A (zh) 2013-09-30 2013-12-27 薄膜覆晶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102135393A TWI509756B (zh) 2013-09-30 2013-09-30 薄膜覆晶封裝結構

Publications (2)

Publication Number Publication Date
TW201513276A true TW201513276A (zh) 2015-04-01
TWI509756B TWI509756B (zh) 2015-11-21

Family

ID=52793008

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102135393A TWI509756B (zh) 2013-09-30 2013-09-30 薄膜覆晶封裝結構

Country Status (2)

Country Link
CN (1) CN104517912A (zh)
TW (1) TWI509756B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI618212B (zh) * 2016-10-05 2018-03-11 南茂科技股份有限公司 薄膜覆晶封裝結構
TWI713178B (zh) * 2020-04-16 2020-12-11 南茂科技股份有限公司 薄膜覆晶封裝結構

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170192453A1 (en) * 2015-12-30 2017-07-06 Novatek Microelectronics Corp. Wearable device with a chip on film package structure
TWI662672B (zh) * 2018-04-19 2019-06-11 南茂科技股份有限公司 薄膜覆晶封裝結構

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
JP3134860B2 (ja) * 1998-11-09 2001-02-13 日本電気株式会社 混成集積回路装置
WO2001026155A1 (fr) * 1999-10-01 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
CN1420557A (zh) * 2001-11-16 2003-05-28 华泰电子股份有限公司 具嵌梢的散热板及其封装件
TW587323B (en) * 2003-01-17 2004-05-11 Silicon Integrated Sys Corp Flip-chip package structure
TWI236115B (en) * 2004-03-18 2005-07-11 United Test Ct Inc Method for fabricating window ball grid array semiconductor package
TW200539246A (en) * 2004-05-26 2005-12-01 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing the same
US20060208365A1 (en) * 2005-03-17 2006-09-21 Chipmos Technologies Inc. Flip-chip-on-film package structure
TWI362093B (en) * 2006-11-21 2012-04-11 Chipmos Technologies Inc Carrier film and semiconductor package improving thermal dissipation
CN101231989B (zh) * 2007-01-25 2010-06-23 南茂科技股份有限公司 增进散热效益的半导体封装载膜与封装构造
CN101355070A (zh) * 2007-07-24 2009-01-28 力成科技股份有限公司 多柱体的可堆叠半导体封装构造
CN101533821A (zh) * 2008-03-13 2009-09-16 南茂科技股份有限公司 增进散热效益的芯片承载器及其芯片封装结构
TWI474451B (zh) * 2011-09-15 2015-02-21 Chipmos Technologies Inc 覆晶封裝結構及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI618212B (zh) * 2016-10-05 2018-03-11 南茂科技股份有限公司 薄膜覆晶封裝結構
CN107919337A (zh) * 2016-10-05 2018-04-17 南茂科技股份有限公司 薄膜倒装芯片封装结构
TWI713178B (zh) * 2020-04-16 2020-12-11 南茂科技股份有限公司 薄膜覆晶封裝結構
CN113540010A (zh) * 2020-04-16 2021-10-22 南茂科技股份有限公司 薄膜覆晶封装结构

Also Published As

Publication number Publication date
TWI509756B (zh) 2015-11-21
CN104517912A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
US9831190B2 (en) Semiconductor device package with warpage control structure
TWI501360B (zh) 散熱構件用膠帶、包含散熱構件之薄膜上晶片型半導體封裝以及包含該封裝之電子裝置
US20060249852A1 (en) Flip-chip semiconductor device
TWI551198B (zh) 具散熱功能之印刷電路板結構
JP2016146427A (ja) 半導体装置
TW201411788A (zh) 集成電路封裝件及其裝配方法
JP2007027682A (ja) デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ
JP2008205142A (ja) Cof用配線基板とその製造方法、並びに半導体装置
JP2011176112A (ja) 半導体集積回路及びその製造方法
JP2012191002A (ja) 半導体装置
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
TWI509756B (zh) 薄膜覆晶封裝結構
US20110221047A1 (en) Flip chip package structure with heat dissipation enhancement and its application
KR101166069B1 (ko) 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
KR101369300B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
TWI700786B (zh) 薄膜覆晶封裝結構
TWI515865B (zh) 多晶片堆疊封裝結構及其製造方法
TW201644328A (zh) 晶片封裝結構
KR101370445B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
TWI647802B (zh) 散熱型封裝結構
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP5078631B2 (ja) 半導体装置
TWI447889B (zh) 晶片封裝結構
KR20130092808A (ko) 방열성을 향상시킨 칩 온 필름 패키지
US11114387B2 (en) Electronic packaging structure