TWI662672B - 薄膜覆晶封裝結構 - Google Patents

薄膜覆晶封裝結構 Download PDF

Info

Publication number
TWI662672B
TWI662672B TW107113412A TW107113412A TWI662672B TW I662672 B TWI662672 B TW I662672B TW 107113412 A TW107113412 A TW 107113412A TW 107113412 A TW107113412 A TW 107113412A TW I662672 B TWI662672 B TW I662672B
Authority
TW
Taiwan
Prior art keywords
portions
enlarged
thin
conductive vias
packaging structure
Prior art date
Application number
TW107113412A
Other languages
English (en)
Other versions
TW201944562A (zh
Inventor
林士熙
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW107113412A priority Critical patent/TWI662672B/zh
Priority to CN201810734788.7A priority patent/CN110391192A/zh
Application granted granted Critical
Publication of TWI662672B publication Critical patent/TWI662672B/zh
Publication of TW201944562A publication Critical patent/TW201944562A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一種薄膜覆晶封裝結構，包括可撓性線路載板及晶片。可撓性線路載板包括可撓性基板及線路結構。可撓性基板包括相對的第一面及第二面，第一面包括晶片接合區。線路結構包括多個引腳、多個第一導電通孔及多個第二導電通孔。各引腳包括配置在第一面且位在晶片接合區之內的第一部分、配置在第一面且位在晶片接合區之外的第二部分、配置在第二面上的第三部分。第三部分對第一面的投影自晶片接合區之內經過晶片接合區的邊緣而向外延伸。第一導電通孔分別電性連接第一部分與第三部分，第二導電通孔分別電性連接第二部分與第三部分。晶片配置於晶片接合區內。

Description

薄膜覆晶封裝結構
本發明是有關於一種封裝結構，且特別是有關於一種薄膜覆晶封裝結構。
薄膜覆晶封裝是一種藉由導電凸塊將晶片與可撓性線路載板上的引腳接合的封裝技術。相較於傳統使用的印刷電路板，薄膜覆晶封裝是將驅動積體電路及其電子零件直接安裝於薄膜上，以使封裝結構可達到更輕薄短小及可撓的目的。
在現行的可撓性線路載板的線路結構中，引腳大多是從可撓性基板的晶片接合區內對應於晶片的凸塊的部位，橫越晶片接合區的邊緣而往晶片接合區外延伸，來將訊號對應晶片作輸入或是輸出。然而，由於晶片是由晶圓切割而成，晶圓的切割道可能存在金屬，而使得被切割出的晶片的邊緣存在金屬殘留物。因此，在晶片熱壓接合於晶片接合區時或其他製程中，可能因可撓性基板翹曲彎折而造成晶片邊緣的金屬殘留物與可撓性線路載板上橫越晶片接合區邊緣的引腳部位接觸，即所謂的邊緣接觸(Edge Touch)，進而導致漏電或電性短路。此外，在填充封裝膠體的製程中，點膠針通常是沿著晶片邊緣移動塗膠，為避免點膠針頭接觸晶片邊緣處的引腳導致引腳斷裂或刮傷，點膠針頭須距離可撓性基板一定的高度(例如100μm)，由於出膠位置較高，膠體極有可能沿著晶片邊緣向上爬而溢流至晶片背面，導致薄膜覆晶封裝結構整體厚度過高。
本發明提供一種薄膜覆晶封裝結構，其可降低晶片與可撓性線路載板發生邊緣接觸而導致電性短路的機率。
本發明的一種薄膜覆晶封裝結構，包括可撓性線路載板及晶片。可撓性線路載板包括可撓性基板及配置於可撓性基板的線路結構。可撓性基板包括相對的第一面及第二面，其中第一面包括晶片接合區。線路結構包括多個引腳、多個第一導電通孔及多個第二導電通孔，其中各引腳包括第一部分、第二部分、第三部分，多個第一部分配置在第一面且位在晶片接合區之內，多個第二部分配置在第一面且位在晶片接合區之外，多個第三部分配置在第二面上，且多個第三部分對第一面的投影自晶片接合區之內經過晶片接合區的邊緣而向外延伸，多個第一導電通孔及多個第二導電通孔貫穿可撓性基板，多個第一導電通孔分別電性連接多個第一部分與多個第三部分，多個第二導電通孔分別電性連接多個第二部分與多個第三部分。晶片配置於晶片接合區內，且包括多個凸塊，其中多個凸塊分別連接多個第一部分。
基於上述，本發明的薄膜覆晶封裝結構透過將橫越晶片接合區的邊緣處的引腳部位由設置於可撓性基板的第一面改為設置於第二面，再利用貫穿可撓性基板的第一導電通孔與第二導電通孔連接位在第一面上的引腳部位(第一部分及第二部分)與第二面上的引腳部位(第三部分)。因此，在晶片接合於第一面的晶片接合區後，由於可撓性基板的第一面上沒有橫越晶片接合區邊緣的引腳部位，即便晶片邊緣的金屬殘留物接觸到可撓性基板的第一面，也不會導通於引腳而發生電性短路。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是依照本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。圖1B為圖1A所示的薄膜覆晶封裝結構的上半部的局部放大示意圖。圖1C為圖1A所示的薄膜覆晶封裝結構的下半部的局部放大示意圖。圖2是圖1A的A-A’線段的剖面示意圖。需說明的是，在圖1A的視角中，為了清楚描述可撓性基板110的第一面112上且位於晶片接合區113內的引腳，特意將被晶片200覆蓋的此區域的引腳以實線表示。
請參閱圖1A、圖1B、圖1C及圖2，本實施例的薄膜覆晶封裝結構10包括可撓性線路載板100及配置於可撓性線路載板100上的晶片200。可撓性線路載板100包括可撓性基板110及配置於可撓性基板110的線路結構120。如圖2所示，可撓性基板110包括相對的第一面112及第二面114。在圖1A中可見，第一面112包括晶片接合區113，晶片200配置於可撓性基板110的晶片接合區113內。
請共同參閱圖1A與圖2，在本實施例中，晶片200包括多個凸塊210a、210b。在本實施例中，晶片200包括相對的二個長邊201、202，這些凸塊210a沿著且相鄰於長邊201而排列成一列，這些凸塊210b沿著且相鄰於長邊202而交錯地排列成二排。當然，在其他實施例中，這些凸塊210a可以依需求沿著長邊201交錯地排列成多排，這些凸塊210b可以依需求沿著長邊202排列成一排或多排，凸塊210a、210b的配置方式不限於此。
如圖1A所示，線路結構120包括多個引腳122a、122b、多個第一導電通孔160a、160b及多個第二導電通孔165a、165b。在本實施例中，可撓性線路載板100包括輸入側111a及輸出側111b，其中這些引腳122a從晶片接合區113延伸至輸入側111a，而這些引腳122b從晶片接合區113延伸至輸出側111b。
請共同參閱圖1A與圖2，各引腳122a包括第一部分130a、第二部分140a、第三部分150a，且各引腳122b包括第一部分130b、第二部分140b、第三部分150b。這些第一部分130a、130b配置在第一面112且位在晶片接合區113之內，晶片200的這些凸塊210a、210b分別連接這些第一部分130a、130b。這些第二部分140a、140b配置在第一面112且位在晶片接合區113之外。這些第三部分150a、150b配置在第二面114上，且這些第三部分150a、150b對第一面112的投影自晶片接合區113之內經過晶片接合區113的邊緣而向外延伸。
這些第一導電通孔160a、160b及這些第二導電通孔165a、165b貫穿可撓性基板110，這些第一導電通孔160a、160b分別電性連接這些引腳122a、122b的第一部分130a、130b與第三部分150a、150b，這些第二導電通孔165a、165b分別電性連接這些引腳122a、122b的第二部分140a、140b與第三部分150a、150b。
值得一提的是，受限於製程中雷射穿孔的準確度，第一導電通孔160a、160b、第二導電通孔165a、165b的尺寸及位置精度可能未能配合目前引腳122a、122b的寬度及間隙，因此，引腳122a、122b可採取局部寬度擴大的設計來配合第一導電通孔160a、160b、第二導電通孔165a、165b的尺寸及位置精度。
詳細地說，請參閱圖1B及圖2，各第一部分130a包括連接於凸塊210a的第一主體段132a及連接於第一主體段132a的第一擴大段134a。第一擴大段134a較對應的第一主體段132a靠近晶片接合區113的中央，在本實施例中，這些第一擴大段134a排成一列，當然，在其他實施例中，這些第一擴大段134a也可以交錯地排列成多列。各第二部分140a包括第二主體段142a及連接於第二主體段142a的第二擴大段144a，在本實施例中，這些第二擴大段144a排成一列，當然，在其他實施例中，這些第二擴大段144a也可以交錯地排列成多列。
接著，請參閱圖1C及圖2，各第一部分130b包括連接於凸塊210b的第一主體段132b及連接於第一主體段132b的第一擴大段134b，第一擴大段134b較對應的第一主體段132b靠近晶片接合區113的中央，在本實施例中，這些第一擴大段134b交錯地排列成兩列，當然，在其他實施例中，這些第一擴大段134b也可以排成一列或更多列。各第二部分140b包括第二主體段142b及連接於第二主體段142b的第二擴大段144b，在本實施例中，這些第二擴大段144b交錯地排列成兩列，當然，在其他實施例中，這些第二擴大段144b也可以排成一列或更多列。本發明不對第一擴大段134a、134b、第二擴大段144a、144b的排列方式作限制，設計者可根據配置空間及需求作單列、多列或交錯式排列。
圖3是圖1A的薄膜覆晶封裝結構的仰視示意圖。也就是說，圖3所表示的視角是薄膜覆晶封裝結構10的下表面。
請參閱圖2及圖3，各第三部分150a包括第三主體段152a及連接於第三主體段152a兩端的第三擴大段154a與第四擴大段156a。這些第三擴大段154a排成一列且分別對位重疊於這些第一擴大段134a。這些第四擴大段156a排成一列且分別對位重疊於這些第二擴大段144a。這些第一導電通孔160a分別位於這些第一擴大段134a與對應的這些第三部分150a的這些第三擴大段154a所對位重疊的範圍內，並且分別連接這些第一擴大段134a與對應的這些第三擴大段154a。這些第二導電通孔165a分別位於這些第二擴大段144a與對應的這些第三部分150a的這些第四擴大段156a所對位重疊的範圍內，並且分別連接這些第二擴大段144a與對應的這些第四擴大段156a。
各第三部分150b包括第三主體段152b及連接於第三主體段152b兩端的第三擴大段154b與第四擴大段156b。這些第三擴大段154b交錯地排列成兩列且分別對位重疊於這些第一擴大段134b。這些第四擴大段156b交錯地排列成兩列且分別對位重疊於這些第二擴大段144b。這些第一導電通孔160b分別位於這些第一擴大段134b與對應的這些第三部分150b的這些第三擴大段154b所對位重疊的範圍內，並且分別連接這些第一擴大段134b與對應的這些第三擴大段154b。這些第二導電通孔165b分別位於這些第二擴大段144b與對應的這些第三部分150b的這些第四擴大段156b所對位重疊的範圍內，並且分別連接這些第二擴大段144b與對應的這些第四擴大段156b。
在本實施例中，藉由在引腳122a、122b設置寬度較大的區域(包括第一擴大段134a、134b、第二擴大段144a、144b、第三擴大段154a、154b與第四擴大段156a、156b)來對雷射穿孔製程的精度提供較大的裕度，即便雷射穿孔製程的精度較低，仍可確保第一導電通孔160a、160b確實連接第一部分130a、130b與第三部分150a、150b，以及第二導電通孔165a、165b確實連接第二部分140a、140b與第三部分150a、150b。
更詳細而言，在本實施例中，請參照圖1B，各引腳122a的第一部分130a在靠近長邊201處的端部135a對晶片200的投影介於所連接的凸塊210a與相鄰的長邊201之間。也就是說，各引腳122a的第一部分130a在靠近長邊201處的端部135a不從晶片接合區113內延伸至晶片接合區113之外。並且，在本實施例中，各第三部分150a對第一面112的投影橫越各第三部分150a對應電性連接的凸塊210a所相鄰的長邊201對第一面112的投影。相同地，圖1C中的各引腳122b的第一部分130b在靠近長邊202處的端部135b對晶片200的投影介於所連接的凸塊210b與相鄰的長邊202之間。各第三部分150b對第一面112的投影橫越各第三部分150b對應電性連接的凸塊210b所相鄰的長邊202對第一面112的投影。
也就是說，在本實施例中，可撓性基板110的第一面112上對應於晶片接合區113的邊緣處沒有引腳通過，而利用貫穿於可撓性基板110的第一導電通孔160a、160b與第二導電通孔165a、165b以及位在第二面114上且連接於第一導電通孔160a、160b與第二導電通孔165a、165b的引腳122a、122b的第三部分150a、150b，來取代習知中配置在可撓性基板的第一面且橫越晶片接合區的邊緣的引腳，如此就能避免可撓性基板110彎曲造成引腳122a、122b與晶片接合區113上的晶片200邊緣的金屬殘留物(未繪示)接觸導致電性短路的問題。
另外，在圖2中可看到，可撓性線路載板100更包括防銲層300。防銲層300設置於可撓性基板110的第一面112且覆蓋各第二部分140a、140b靠近晶片接合區113的端部136a、136b。在本實施例中，防銲層300亦覆蓋配置在第二面114上的第三部分150a、150b。
值得注意的是，金屬殘留物通常會存在於位在晶片接合區113上的晶片200的邊緣，在本實施例中，由於防銲層300覆蓋各第二部分140a、140b靠近晶片接合區113的端部136a、136b，所以防銲層300可以確保引腳122a、122b的這些第二部分140a、140b不會與晶片200的邊緣接觸，進而避免發生電性短路。
此外，請參照圖2，在本實施例中，薄膜覆晶封裝結構10更包括填充於可撓性基板110與晶片200之間的封裝膠體400，封裝膠體400包覆相互連接的凸塊210a、210b與引腳122a、122b的第一部分130a、130b，以對晶片200與可撓性線路載板100的電性接點提供保護。
下面舉出其他的實施態樣，需說明的是，在下面的實施例中，與前一實施例相同或是相似的元件以相同或是相似的符號表示，下面僅就不同實施例之間的主要差異進行說明，其他內容不再多加贅述。
圖4是依照本發明的另一實施例的一種薄膜覆晶封裝結構的俯視示意圖。請參閱圖4，圖4的薄膜覆晶封裝結構10a與圖1A的薄膜覆晶封裝結構10的主要差異在於，在本實施例中，引腳122a、122b的各第一部分130a、130b未設置第一擴大段134a、134b，各第二部分140a、140b未設置第二擴大段144a、144b，且各第三部分150a、150b未設置第三擴大段154a、154b及第四擴大段156a、156b。也就是，引腳122a、122b的各部份(包括第一部分130a、130b、第二部分140a、140b及第三部分150a、150b)僅具有主體段(包括第一主體段132a、132b、第二主體段142a、142b及第三主體段152a、152b)。而這些第一導電通孔160a、160b分別位於這些第一主體段132a、132b與對應的這些第三主體段152a、152b所對位重疊的範圍內，並且分別連接這些第一部分130a、130b與對應的這些第三部分150a、150b。這些第二導電通孔165a、165b分別位於這些第二主體段142a、142b與對應的這些第三主體段152a、152b所對位重疊的範圍內，並且分別連接這些第二部分140a、140b與對應的這些第三部分150a、150b。此外，在本實施例中，這些第一導電通孔160a、160b分別位於這些凸塊210a、210b與這些第一部分130a、130b連接的區域內。
另外，在本實施例中，這些第一導電通孔160a、160b與這些第二導電通孔165a、165b皆排列成一列。當然，這些第一導電通孔160a、160b及這些第二導電通孔165a、165b的排列方式不以此為限。在另一實施例中，這些第一導電通孔160a、160b及這些第二導電通孔165a、165b分別可交錯地排列或排成一列。
綜上所述，本發明的薄膜覆晶封裝結構透過將橫越晶片接合區的邊緣處的引腳部位由設置於可撓性基板的第一面改為設置於第二面，再利用貫穿可撓性基板的第一導電通孔與第二導電通孔連接位在第一面上的引腳部位(第一部分及第二部分)與第二面上的引腳部位(第三部分)。因此，在晶片接合於第一面的晶片接合區後，由於可撓性基板的第一面上沒有橫越晶片接合區邊緣的引腳部位，即便晶片邊緣的金屬殘留物接觸到可撓性基板的第一面，也不會導通於引腳而發生電性短路。另外，在一實施例中，可撓性線路載板的防銲層可設置於可撓性基板的第一面並覆蓋引腳的第二部分靠近晶片接合區的端部，可更確保晶片邊緣的金屬殘留物不會與引腳的第二部分接觸而造成電性短路。此外，由於可撓性基板的第一面上緊鄰晶片邊緣處不具有引腳，填充封裝膠體作業時，可降低點膠針頭的高度設定，使得出膠位置下降，可避免封裝膠體溢流至晶片背面。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、10a‧‧‧薄膜覆晶封裝結構
100‧‧‧可撓性線路載板
110‧‧‧可撓性基板
111a‧‧‧輸入側
111b‧‧‧輸出側
112‧‧‧第一面
113‧‧‧晶片接合區
114‧‧‧第二面
120‧‧‧線路結構
122a、122b‧‧‧引腳
130a、130b‧‧‧第一部分
132a、132b‧‧‧第一主體段
134a、134b‧‧‧第一擴大段
135a、135b、136a、136b‧‧‧端部
140a、140b‧‧‧第二部分
142a、142b‧‧‧第二主體段
144a、144b‧‧‧第二擴大段
150a、150b‧‧‧第三部分
152a、152b‧‧‧第三主體段
154a、154b‧‧‧第三擴大段
156a、156b‧‧‧第四擴大段
160a、160b‧‧‧第一導電通孔
165a、165b‧‧‧第二導電通孔
200‧‧‧晶片
201、202‧‧‧長邊
210a、210b‧‧‧凸塊
300‧‧‧防銲層
400‧‧‧封裝膠體
圖1A是依照本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。 圖1B為圖1A所示的薄膜覆晶封裝結構的上半部的局部放大示意圖。 圖1C為圖1A所示的薄膜覆晶封裝結構的下半部的局部放大示意圖。 圖2是圖1A的A-A’線段的剖面示意圖。 圖3是圖1A的薄膜覆晶封裝結構的仰視示意圖。 圖4是依照本發明的另一實施例的一種薄膜覆晶封裝結構的俯視示意圖。

Claims (11)

  1. 一種薄膜覆晶封裝結構，包括： 可撓性線路載板，包括： 可撓性基板，包括相對的第一面及第二面，其中所述第一面包括晶片接合區；以及 線路結構，配置於所述可撓性基板，且包括多個引腳、多個第一導電通孔及多個第二導電通孔，其中各所述引腳包括第一部分、第二部分、第三部分，所述多個第一部分配置在所述第一面且位在所述晶片接合區之內，所述多個第二部分配置在所述第一面且位在所述晶片接合區之外，所述多個第三部分配置在所述第二面上，且所述多個第三部分對所述第一面的投影自所述晶片接合區之內經過所述晶片接合區的邊緣而向外延伸，所述多個第一導電通孔及所述多個第二導電通孔貫穿所述可撓性基板，所述多個第一導電通孔分別電性連接所述多個第一部分與所述多個第三部分，所述多個第二導電通孔分別電性連接所述多個第二部分與所述多個第三部分；以及 晶片，配置於所述晶片接合區內，且包括多個凸塊，其中所述多個凸塊分別連接所述多個第一部分。
  2. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述晶片包括相對的二個長邊，所述多個凸塊沿著且相鄰於所述二個長邊排列，各所述第一部分的一端部對所述晶片的投影介於所連接的所述凸塊與相鄰的所述長邊之間。
  3. 如申請專利範圍第2項所述的薄膜覆晶封裝結構，其中各所述第三部分對所述第一面的投影橫越各所述第三部分對應電性連接的所述凸塊所相鄰的所述長邊對所述第一面的投影。
  4. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述多個第一導電通孔分別位於所述多個凸塊與所述多個第一部分連接的區域內。
  5. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中各所述第一部分包括第一主體段及連接於所述第一主體段的第一擴大段，所述第一擴大段較對應的所述第一主體段靠近所述晶片接合區的中央，所述多個第一主體段分別連接所述多個凸塊，所述多個第一導電通孔分別連接所述多個第一擴大段及對應的所述多個第三部分。
  6. 如申請專利範圍第5項所述的薄膜覆晶封裝結構，其中各所述第三部分包括第三主體段及連接於所述第三主體段的第三擴大段，所述多個第三擴大段分別對位重疊於所述多個第一擴大段，所述多個第一導電通孔分別連接所述多個第一擴大段及對應的所述多個第三擴大段。
  7. 如申請專利範圍第5項所述的薄膜覆晶封裝結構，其中各所述第二部分包括第二主體段及連接於所述第二主體段的第二擴大段，所述多個第二導電通孔分別連接所述多個第二擴大段及對應的所述多個第三部分。
  8. 如申請專利範圍第7項所述的薄膜覆晶封裝結構，其中各所述第三部分包括第三主體段及連接於所述第三主體段的第四擴大段，所述多個第四擴大段分別對位重疊於所述多個第二擴大段，所述多個第二導電通孔分別連接所述多個第二擴大段及對應的所述多個第四擴大段。
  9. 如申請專利範圍第7項所述的薄膜覆晶封裝結構，其中所述多個第二部分的所述多個第二擴大段交錯地排列。
  10. 如申請專利範圍第5項所述的薄膜覆晶封裝結構，其中所述多個第一部分的所述多個第一擴大段交錯地排列。
  11. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述可撓性線路載板更包括一防銲層，設置於所述可撓性基板的所述第一面且覆蓋各所述第二部分靠近所述晶片接合區的端部。
TW107113412A 2018-04-19 2018-04-19 薄膜覆晶封裝結構 TWI662672B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107113412A TWI662672B (zh) 2018-04-19 2018-04-19 薄膜覆晶封裝結構
CN201810734788.7A CN110391192A (zh) 2018-04-19 2018-07-06 薄膜覆晶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107113412A TWI662672B (zh) 2018-04-19 2018-04-19 薄膜覆晶封裝結構

Publications (2)

Publication Number Publication Date
TWI662672B true TWI662672B (zh) 2019-06-11
TW201944562A TW201944562A (zh) 2019-11-16

Family

ID=67764539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113412A TWI662672B (zh) 2018-04-19 2018-04-19 薄膜覆晶封裝結構

Country Status (2)

Country Link
CN (1) CN110391192A (zh)
TW (1) TWI662672B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112540229A (zh) * 2020-12-02 2021-03-23 Tcl华星光电技术有限公司 显示装置以及显示装置的阻抗的检测方法
TWI773257B (zh) * 2021-04-20 2022-08-01 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160218053A1 (en) * 2015-01-26 2016-07-28 Samsung Electronics Co., Ltd. Chip-on-film package and display device including the same
US20170125314A1 (en) * 2015-01-02 2017-05-04 Samsung Electronics Co., Ltd. Film for semiconductor package, semiconductor package using film and display device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466246C (zh) * 2005-10-10 2009-03-04 南茂科技股份有限公司 用于封装的柔性基板
CN100442495C (zh) * 2005-10-12 2008-12-10 南茂科技股份有限公司 用于封装的可挠性基板
TWI509756B (zh) * 2013-09-30 2015-11-21 Chipmos Technologies Inc 薄膜覆晶封裝結構

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170125314A1 (en) * 2015-01-02 2017-05-04 Samsung Electronics Co., Ltd. Film for semiconductor package, semiconductor package using film and display device including the same
US20160218053A1 (en) * 2015-01-26 2016-07-28 Samsung Electronics Co., Ltd. Chip-on-film package and display device including the same

Also Published As

Publication number Publication date
CN110391192A (zh) 2019-10-29
TW201944562A (zh) 2019-11-16

Similar Documents

Publication Publication Date Title
US7193328B2 (en) Semiconductor device
JP4068635B2 (ja) 配線基板
CN110164825B (zh) 薄膜覆晶封装结构及其可挠性基板
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
TWI662672B (zh) 薄膜覆晶封裝結構
JP7209743B2 (ja) フレキシブル回路基板およびそれを含む電子装置
US20070241462A1 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
KR100924552B1 (ko) 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
TWI601251B (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
JP2007005452A (ja) 半導体装置
US20060081968A1 (en) Semiconductor package
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
TWI429033B (zh) 晶片封裝構造以及封裝方法
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
TWI726441B (zh) 可撓性線路基板及薄膜覆晶封裝結構
TW201822327A (zh) 薄膜覆晶封裝結構
TWI447889B (zh) 晶片封裝結構
JP2017157642A (ja) 実装構造及びモジュール
TWI841230B (zh) 可撓性線路基板及薄膜覆晶封裝結構
JP2005109377A (ja) 半導体装置およびその製造方法
JP2018098463A (ja) 半導体装置及びインターポーザ
US20240096909A1 (en) Chip on film package and display apparatus including the same
TWI484641B (zh) 主動元件陣列基板
JP2008166796A (ja) ボイド形成を抑制する半導体チップ及びこれを備えた半導体パッケージ