TWI429033B - 晶片封裝構造以及封裝方法 - Google Patents

晶片封裝構造以及封裝方法 Download PDF

Info

Publication number
TWI429033B
TWI429033B TW097151648A TW97151648A TWI429033B TW I429033 B TWI429033 B TW I429033B TW 097151648 A TW097151648 A TW 097151648A TW 97151648 A TW97151648 A TW 97151648A TW I429033 B TWI429033 B TW I429033B
Authority
TW
Taiwan
Prior art keywords
wafer
heat dissipation
metal layer
dissipation pattern
package structure
Prior art date
Application number
TW097151648A
Other languages
English (en)
Other versions
TW201025523A (en
Inventor
Kuei Yu Lai
Tzu Hsin Huang
Yu Chun Lin
Original Assignee
Chipmos Technologies Inc
Chipmos Technologies Bermuda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc, Chipmos Technologies Bermuda filed Critical Chipmos Technologies Inc
Priority to TW097151648A priority Critical patent/TWI429033B/zh
Publication of TW201025523A publication Critical patent/TW201025523A/zh
Application granted granted Critical
Publication of TWI429033B publication Critical patent/TWI429033B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

晶片封裝構造以及封裝方法
本發明係關於一種晶片封裝構造,並且特別地,本發明係關於一種具有散熱及電容設計的晶片封裝構造。
隨著半導體技術與材料科學的蓬勃發展,積體電路與軟性電路板整合製作成可隨意彎曲的IC模組,而一般的液晶顯示器(Liquid Crystal Display,LCD)需要數個驅動IC來控制顯示器中的每個畫素。目前在LCD面板上依驅動IC的接合方式與使用軟膜捲帶的不同可分為:晶片貼附在玻璃板(Chip on Glass,COG)、捲帶承載封裝(Tape Carrier Package,TCP)以及薄膜覆晶封裝(Chip on Film,COF)等三種封裝方式。在講求輕薄短小且為了滿足不斷提昇的電性需求,因應電性連接端點數目(pin count)不斷增加及微小間距化(fine pitch)之趨勢,薄膜覆晶封裝已成為普遍使用的方式。
請參閱圖一,圖一係繪示先前技術之薄膜覆晶封裝構造1的示意圖。如圖一所示,一般的COF封裝構造1,其可撓性基板10包含絕緣基材層11以及貼附於上之複數金屬引腳12,防銲層18則局部覆蓋金屬引腳12上以提供保護以及絕緣作用。晶片14藉由凸塊140與可撓性基板10之金屬引腳12電性連接,晶片14與可撓性基板10之間則填入封裝膠體16以保護電性接點並防止污染。
然而,如上所述,在講求輕薄短小的趨勢下,晶片尺寸愈來愈小而積體電路愈趨密集,其工作效能隨著積體電路尺寸的縮減而呈倍數成長,同時,其發熱密度也隨之增加,且熱能集中在小空間內。過高的熱密度將導致晶片的功能、效率及使用壽命大幅降低。因此如何有效的逸散熱量,而又能使晶片正常運作,是目前晶片封裝必須考慮的問題。
因此,本發明之一範疇在於提供一種具有散熱及電容設計的晶片封裝構造。根據本發明之設計可大幅提高晶片之散熱效果並能附加電容回饋,藉此提升該晶片之驅動效能。
根據一具體實施例,本發明提供一種晶片封裝構造,包含可撓性基板、晶片、第二金屬層、導接構件以及封裝膠體。其中可撓性基板具有絕緣基材層以及第一金屬層,第一金屬層係形成於絕緣基材層之第一面上,並且第一金屬層包含複數第一引線以及一散熱圖案。絕緣基材層定義有晶片覆蓋區,並於晶片覆蓋區內形成開孔。散熱圖案係位於晶片覆蓋區內,並至少覆蓋部分之開孔。晶片係設置於可撓性基板上,並具有複數第一凸塊。這些第一凸塊分別與第一引線電性連接。第二金屬層設置於絕緣基材層相對於第一面之第二面上,並且,第二金屬層之位置可對應部分之第一引線。導接構件透過開孔連接散熱圖案與第二金屬層。封裝膠體形成於可撓性基板與晶片之間。於本具體實施例中,晶片於運作時所產生之熱能可透過散熱圖案以及導接構件傳導至第二金屬層而逸散出去。
根據另一具體實施例,本發明提供一種封裝方法以封裝晶片,此封裝方法包含下列步驟:首先,於絕緣基材層之第一面上設置第一金屬層,並於其上定義晶片覆蓋區,並且圖案化第一金屬層以形成複數個第一引線及散熱圖案,使散熱圖案位於晶片覆蓋區內;接著,於絕緣基材層相對於第一面之一第二面上設置第二金屬層;接著,設置晶片於絕緣基材層之第一面上,並使晶片之複數第一凸塊分別電性連接第一引線以及使晶片之至少一第二凸塊連接散熱圖案;接著,絕緣基材層與晶片之間形成封裝膠體;隨後,絕緣基材層相對於散熱圖案處形成開孔,致使散熱圖案至少覆蓋部分之開孔;接著,形成導接構件,使其透過開孔連接散熱圖案與第二金屬層;最後,設置保護層於開孔中以覆蓋散熱圖案與導接構件。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
請參閱圖二,圖二繪示根據本發明之一具體實施例的晶片封裝構造3之剖面示意圖。如圖二所示,晶片封裝構造3包含可撓性基板30、晶片34、第二金屬層36、導接構件38以及封裝膠體39。
於本具體實施例中,可撓性基板30具有絕緣基材層31以及第一金屬層32,其中,第一金屬層32係形成於絕緣基材層31之第一面310上,並包含複數第一引線322以及一散熱圖案320;絕緣基材層31定義有一晶片覆蓋區以供晶片34接合於其上,並且,絕緣基材層31可於晶片覆蓋區內以,但不受限於雷射加工方式形成開孔314,散熱圖案320位於晶片覆蓋區內並至少覆蓋部分之開孔314。晶片34設置於該可撓性基板30上並覆蓋於絕緣基材層31之晶片覆蓋區內。此外,晶片34可包含複數第一凸塊340與至少一第二凸塊342,其中第一凸塊340可分別與第一引線322電性連接,而該第二凸塊342可與該散熱圖案320連接。
於本具體實施例中,第二金屬層36係設置於絕緣基材層31之相對於該第一面310之一第二面312上,並且第二金屬層36之位置可對應部分之第一引線322。導接構件38可透過開孔314連接散熱圖案320以及第二金屬層36。封裝膠體39係形成於可撓性基板30與晶片34之間,用以固定並保護晶片34之功能區、晶片34與第一引線322之接點以及散熱圖案320等單元。此外,防銲層37形成於第一金屬層32之上方並局部覆蓋第一引線322,以提供保護與絕緣效果。
於實務中,第一金屬層32與第二金屬層36之材質可包含,但不受限於銅。而導接構件38之材質可包含,但不受限於銀、錫或碳膠等材料。此外,於實務中導接構件38可以,但不受限於印刷或噴墨方式形成。
於本具體實施例中,該晶片封裝構造3可進一步包含保護層35,保護層35之材質於實務中可包含,但不受限於環氧樹脂及防焊材,並且可以塗膠、印刷或噴墨方式設置於開孔314中覆蓋散熱圖案320與導接構件38以提供保護作用。
上述具體實施例之晶片封裝構造3中,導接構件38連接散熱圖案320以及第二金屬層36。於實務中,晶片34於運作時所產生的熱量,可透過散熱圖案320以及導接構件38傳導至第二金屬層36,藉以幫助晶片34散熱。
此外,於本具體實施例中,第一金屬層32與該第二金屬層36之間係以絕緣基材層31隔絕,因此其相當於一平板電容構造。於實務中,當晶片封裝構造3連接外部電路而進行運作時,第二金屬層36感應第一引線322中傳輸之電流/訊號而產生電容效應並聚集電子。當停止運作並且第一引線322中無電流/訊號通過時,第二金屬層36中所聚集之電子產生回饋電流經導接構件38、散熱圖案320以及第二凸塊342回傳至晶片34中之電路,藉此加速液晶恢復速度以提升晶片34之驅動效能。
於另一具體實施例中,散熱圖案320可包含複數區塊,這些區塊可分別透過第二凸塊342與晶片34電性連接。此外,第二金屬層36亦可包含複數第二引線,導接構件38則包含複數導接線路分別電性連接散熱圖案320之各區塊與這些第二引線。
於本具體實施例中,由於上述散熱圖案320區分出多個區塊與晶片34之不同第二凸塊342電性連接,並且第二金屬層36也區分出多個第二引線而分別藉由不同導接線路電性連接散熱圖案320之各區塊,因此,本具體實施例之晶片封裝構造3也可透過散熱圖案320、第二凸塊342、導接構件38以及第二金屬層36與外部電子裝置溝通,進而增加電性連接端點數目(I/O數)。
請參閱圖三A,圖三A係繪示根據本發明之一具體實施例之晶片封裝構造5的上視圖。於本具體實施例中,晶片封裝構造5包含可撓性基板50,並且,可撓性基板50具有絕緣基材層51以及第一金屬層。第一金屬層係形成於絕緣基材層51之上,並且第一金屬層包含複數第一引線502以及散熱圖案504。可撓性基板50上覆蓋防銲層52,並且防銲層52上包含一防銲層開口520以供晶片(於圖三中以虛線繪示晶片範圍)設置於其中。散熱圖案504以及各第一引線502之一端係位於防銲層開口520中。此外,絕緣基材層51上包含開孔500,並且散熱圖案504至少覆蓋部分開孔500。晶片封裝構造5另包含晶片,其具有複數第一凸塊與至少一第二凸塊,各第一凸塊可分別與第一引線502電性連接,並且第二凸塊可與散熱圖案504連接。於本具體實施例中,散熱圖案504是包含複數區塊。請注意,於實務中散熱圖案504之數量以及形狀係根據使用者或設計者需求而定,並且散熱圖案504也可透過第二凸塊與晶片電性連接。
請參閱圖三B,圖三B係繪示圖三A之晶片封裝構造5的下視圖。如圖三B所示,絕緣基材層51之底面(亦即,與上述設置有第一金屬層之表面相對之表面)上設置第二引線53,並且第二引線53與散熱圖案504間可以導接構件54連接。於本具體實施例中,當晶片封裝構造5承載晶片並且晶片進行運作時,晶片所產生之熱量可透過散熱圖案504與導接構件54傳導至第二引線53。請注意,於實務中,第二引線53亦可具有其他形狀而不受限於本具體實施例,例如,大面積之金屬層。
請一併參閱圖四與圖五A~H,圖四係繪示根據本發明之一具體實施例之晶片封裝方法的步驟流程圖,圖五A~H係繪示對應圖四之各步驟之晶片封裝構造的剖面示意圖。如圖四所示,本發明之晶片封裝方法包含步驟S71至S78。首先,執行步驟S71,於絕緣基材層31之第一面310上設置第一金屬層32,形成可撓性基板30,並於其上定義一晶片覆蓋區300,如圖五A所示。接著,執行步驟S72,圖案化第一金屬層32以形成複數第一引線322及散熱圖案320,使該散熱圖案320位於晶片覆蓋區300內,如圖五B所示。之後,執行步驟S73,於絕緣基材層31相對於第一面310之第二面312上設置第二金屬層36,如圖五C所示。
接著,請參閱圖五D,執行步驟S74,設置晶片34於第一面310之晶片覆蓋區300上,使晶片34之複數第一凸塊340分別電性連接第一引線322以及至少一第二凸塊342連接散熱圖案320。請注意,由於圖五D至圖五H中,晶片34已覆蓋於晶片覆蓋區300上,故為了圖面整潔起見,晶片覆蓋區300並未繪示於圖五D至圖五H中。其後,執行步驟S75,於絕緣基材層31與晶片34之間形成封裝膠體39,如圖五E所示。
請參閱圖五F,執行步驟S76,該絕緣基材層31相對於該散熱圖案320處以雷射加工方式形成一開孔314,使該散熱圖案320至少覆蓋部分之該開孔314。隨後,執行步驟S77,藉由,但不受限於印刷或噴墨方式形成一導接構件38,使其透過該開孔314連接該散熱圖案320與該第二金屬層36,如圖五G所示。最後,執行步驟S78,藉由,但不受限於塗膠、印刷或噴墨方式設置保護層35於開孔314中,用以覆蓋並保護散熱圖案320與導接構件38,如圖五H所示。
本具體實施例所形成之晶片封裝構造3(如圖五H所示),其晶片34於操作時所產生的熱量,可透過散熱圖案320以及導接構件38傳導至第二金屬層36,藉以幫助晶片34散熱。
此外,於本具體實施例中,第一金屬層32與該第二金屬層36之間係以絕緣基材層31隔絕,因此其相當於一平板電容構造。於實務中,當晶片封裝構造3連接外部電路而進行運作時,第二金屬層36感應第一引線322中傳輸之電流/訊號而產生電容效應並聚集電子。當停止運作並且第一引線322中無電流/訊號通過時,第二金屬層36中所聚集之電子產生回饋電流經導接構件38、散熱圖案320以及第二凸塊342回傳至晶片34中之電路,藉此加速液晶恢復速度以提升晶片34之驅動效能。
於另一具體實施例中,上述晶片封裝方法可進一步包含下列步驟:首先,於執行步驟S72時,同時圖案化散熱圖案320以形成複數區塊,致使這些區塊可分別透過複數第二凸塊342與晶片34電性連接。接著,於執行步驟S73之時,圖案化第二金屬層36以形成複數第二引線。最後,於執行步驟S77時,於導接構件38形成複數導接線路分別電性連接散熱圖案320之區塊與第二金屬層36之第二引線。
由於散熱圖案320、第二金屬層36的圖樣化,並藉由不同導接線路分別電性連接散熱圖案320各區塊以及第二金屬層36之各第二引線,因此晶片封裝構造3可透過散熱圖案320、第二凸塊342、導接構件38以及第二金屬層36與外部電子裝置溝通,進而增加電性連接端點數目(I/O數)。
綜上所述,本發明提供一種具有散熱設計的晶片封裝構造,根據此設計可大幅提高晶片之散熱效果。另外本發明中外加的金屬層,與原用於與晶片導接的金屬層之間以絕緣基材層隔絕,此相當於平行板電容構造,因此於晶片驅動時有一電容值存在,藉此附加的電容回饋,可提升晶片之驅動效能。
藉由以上較佳具體實施例之詳述,係希望能更加清楚描述本發明之特徵與精神,而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地,其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
1、3、5...晶片封裝構造
10、30、50...可撓性基板
11、31、51...絕緣基材層
12、32...第一金屬層
320、504...散熱圖案
14、34...晶片
310...第一面
312...第二面
140、340...第一凸塊
342...第二凸塊
36...第二金屬層
18、37、52...防銲層
38、54...導接構件
16、39...封裝膠體
520...防銲層開口
314、500...開孔
502、322...第一引線
53...第二引線
35...保護層
300...晶片覆蓋區
圖一係繪示先前技術之薄膜覆晶封裝構造的示意圖。
圖二繪示根據本發明之一具體實施例的晶片封裝構造之剖面示意圖。
圖三A係繪示根據本發明之一具體實施例之晶片封裝構造的上視圖。
圖三B係繪示圖三A之晶片封裝構造的下視圖。
圖四係繪示根據本發明之一具體實施例之晶片封裝方法的步驟流程圖。
圖五A~H係繪示對應圖四之各步驟之晶片封裝構造的剖面示意圖。
3...晶片封裝構造
30...可撓性基板
31...絕緣基材層
32...第一金屬層
320...散熱圖案
322...第一引線
310...第一面
312...第二面
314...開孔
34...晶片
340...第一凸塊
342...第二凸塊
35...保護層
36...第二金屬層
37...防銲層
38...導接構件
39...封裝膠體

Claims (14)

  1. 一種晶片封裝構造,包含:一可撓性基板,具有一絕緣基材層以及一第一金屬層,該第一金屬層係形成於該絕緣基材層之一第一面上並包含複數第一引線以及一散熱圖案,該絕緣基材層定義有一晶片覆蓋區並於該晶片覆蓋區內形成一開孔,該散熱圖案位於該晶片覆蓋區內並至少覆蓋部分之該開孔;一晶片,設置於該可撓性基板上並具有複數第一凸塊及至少一第二凸塊,該些第一凸塊分別與該些第一引線電性連接,該第二凸塊與該散熱圖案連接;一第二金屬層,設置於該絕緣基材層相對於該第一面之一第二面上,並對應部分之該些第一引線;一導接構件,透過該開孔連接該散熱圖案與該第二金屬層;以及一封裝膠體,形成於該可撓性基板與該晶片之間。
  2. 如申請專利範圍第1項所述之晶片封裝構造,其中該散熱圖案包含複數區塊,該些區塊分別透過該些第二凸塊與該晶片電性連接,該第二金屬層包含複數第二引線,該導接構件包含複數導接線路分別電性連接該些區塊與該些第二引線。
  3. 如申請專利範圍第1項所述之晶片封裝構造,其中該第一金屬層與該第二金屬層之材質包含銅。
  4. 如申請專利範圍第1項所述之晶片封裝構造,其中該開孔係以雷射加工方式形成於該絕緣基材層。
  5. 如申請專利範圍第1項所述之晶片封裝構造,其中該導接構件之材質包含選自由銀、錫以及碳膠所組成群組中之至少一。
  6. 如申請專利範圍第1項所述之晶片封裝構造,其中該導接構件係以印刷或噴墨方式形成。
  7. 如申請專利範圍第1項所述之晶片封裝構造,更包含一保護層係以塗膠、印刷或噴墨方式設置於該開孔中,以覆蓋該散熱圖案與該導接構件。
  8. 如申請專利範圍第7項所述之晶片封裝構造,該保護層之材質包含環氧樹脂及防焊材。
  9. 如申請專利範圍第1項所述之晶片封裝構造,其中該晶片封裝構造係一薄膜覆晶封裝構造。
  10. 一種封裝方法,用以封裝一晶片,該封裝方法包含下列步驟:於一絕緣基材層之一第一面上設置一第一金屬層,並定義一晶片覆蓋區;圖案化該第一金屬層以形成複數第一引線及一散熱圖案,使該散熱圖案位於該晶片覆蓋區內;於該絕緣基材層相對於該第一面之一第二面上設置一第二金屬層;設置該晶片於該絕緣基材層之該第一面上,並使該晶片之複數第一凸塊分別電性連接該些第一引線以及至少一第二凸塊連接該散熱圖案;於該絕緣基材層與該晶片之間形成一封裝膠體; 該絕緣基材層相對於該散熱圖案處形成一開孔,使該散熱圖案至少覆蓋部分之該開孔;形成一導接構件,使其透過該開孔連接該散熱圖案與該第二金屬層;以及設置一保護層於該開孔中以覆蓋該散熱圖案與該導接構件。
  11. 如申請專利範圍第10項所述之封裝方法,其中該開孔係以雷射加工方式形成於該絕緣基材層。
  12. 如申請專利範圍第10項所述之封裝方法,其中該導接構件係以印刷或噴墨方式形成。
  13. 如申請專利範圍第10項所述之封裝方法,其中該保護層係以塗膠、印刷或噴墨方式設置於該開孔中。
  14. 如申請專利範圍第10項所述之封裝方法,更包含下列步驟:圖案化該散熱圖案以形成複數區塊,致使該些區塊分別透過該些第二凸塊與該晶片電性連接;圖案化該第二金屬層以形成複數第二引線;以及於該導接構件形成複數導接線路,該些導接線路分別電性連接該些區塊與該些第二引線。
TW097151648A 2008-12-31 2008-12-31 晶片封裝構造以及封裝方法 TWI429033B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW097151648A TWI429033B (zh) 2008-12-31 2008-12-31 晶片封裝構造以及封裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097151648A TWI429033B (zh) 2008-12-31 2008-12-31 晶片封裝構造以及封裝方法

Publications (2)

Publication Number Publication Date
TW201025523A TW201025523A (en) 2010-07-01
TWI429033B true TWI429033B (zh) 2014-03-01

Family

ID=44852638

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097151648A TWI429033B (zh) 2008-12-31 2008-12-31 晶片封裝構造以及封裝方法

Country Status (1)

Country Link
TW (1) TWI429033B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648886B (zh) * 2018-05-09 2019-01-21 相豐科技股份有限公司 發光二極體結構

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555991B (zh) 2015-02-11 2016-11-01 友達光電股份有限公司 積體電路及判斷積體電路之接腳連接狀況的方法
TWI567880B (zh) * 2015-05-13 2017-01-21 南茂科技股份有限公司 薄膜封裝基板、薄膜覆晶封裝體以及薄膜覆晶封裝方法
TWI567910B (zh) * 2015-05-19 2017-01-21 南茂科技股份有限公司 薄膜覆晶封裝體及薄膜封裝基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648886B (zh) * 2018-05-09 2019-01-21 相豐科技股份有限公司 發光二極體結構

Also Published As

Publication number Publication date
TW201025523A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN110098158B (zh) 半导体封装件
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
US9287157B2 (en) Semiconductor element for package miniaturization
US8035202B2 (en) Electronic device having a wiring substrate
TWI512926B (zh) 電路板層疊封裝結構及其製作方法
TWI551198B (zh) 具散熱功能之印刷電路板結構
CN103383927A (zh) 半导体封装及其形成方法
CN112563253A (zh) 膜上芯片封装和包括该膜上芯片封装的显示装置
KR20040069962A (ko) 전자 소자 캐리어를 위한 최적화된 덮개의 장착
KR20110128748A (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
TW201826477A (zh) 半導體晶片封裝和疊層封裝
TWI429033B (zh) 晶片封裝構造以及封裝方法
TWI559464B (zh) 封裝模組及其基板結構
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
WO2008050582A1 (fr) Dispositif semi-conducteur, dispositif d'affichage et dispositif électronique
TWI515865B (zh) 多晶片堆疊封裝結構及其製造方法
KR20120063202A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 패널 어셈블리
KR101008973B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
KR102378493B1 (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
TWI435667B (zh) 印刷電路板組件
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP5078631B2 (ja) 半導体装置
TWI659511B (zh) 封裝體用基板、其製造方法以及封裝體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees