CN210692527U - 薄膜覆晶封装结构及其软性电路板 - Google Patents

薄膜覆晶封装结构及其软性电路板 Download PDF

Info

Publication number
CN210692527U
CN210692527U CN201921679938.5U CN201921679938U CN210692527U CN 210692527 U CN210692527 U CN 210692527U CN 201921679938 U CN201921679938 U CN 201921679938U CN 210692527 U CN210692527 U CN 210692527U
Authority
CN
China
Prior art keywords
electronic substrate
circuit board
predetermined bending
flexible circuit
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921679938.5U
Other languages
English (en)
Inventor
魏兆璟
庞规浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Application granted granted Critical
Publication of CN210692527U publication Critical patent/CN210692527U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Abstract

本实用新型公开了一种薄膜覆晶封装结构及其软性电路板，其中所述的一种薄膜覆晶封装结构，具有芯片及软性电路板，该软性电路板借由多个外引脚及多个内引脚分别接合电子基板及该芯片，防焊层显露该多个外引脚及该多个内引脚，邻近该多个外引脚的该防焊层具有多个凸部及多个凹部，各该凸部顶端及各该凹部底端之间定义有弯折预定区，该薄膜覆晶封装结构电性连接该电子基板后，该弯折预定区被弯折，使该电子基板的边线垂直投影于该弯折预定区内。

Description

薄膜覆晶封装结构及其软性电路板
技术领域
本实用新型涉及一种薄膜覆晶封装结构及其软性电路板，特别是涉及一种具有良好弯折能力的薄膜覆晶封装结构及其软性电路板。
背景技术
载有驱动IC的薄膜覆晶封装(Chip on Film,COF)为LCD屏幕的重要元件，由于行动装置及显示器日渐朝向窄边框屏幕发展，一般非窄边框屏幕的COF应用于窄边框屏幕时，COF会被弯折于未受到防焊层保护的线路层，容易造成线路层受损，进而影响电气性能，但若为了解决上述缺点而覆盖防焊层在弯折区域的线路层，则会限缩异方性导电膜(Anisotropic Conductive Film,ACF)的溢流空间，溢流空间不足会导致ACF在接合时受到挤压而产生高度段差，且为了因应窄边框屏幕的空间配置，COF接合于面板后必须沿着面板侧边弯折，过大的弯折角度会使COF产生较大的反弹力而发生弯折不良的情形，进而影响LCD屏幕的良率及寿命。
实用新型内容
本实用新型的目的在于提供一种薄膜覆晶封装结构及其软性电路板，在邻近外引脚的防焊层形成凸部及凹部，可增加导电胶溢流空间，并同时提升薄膜覆晶封装结构及其软性电路板的弯折能力。
本实用新型的一种薄膜覆晶封装结构包含芯片及软性电路板，该软性电路板具有薄膜基板、多个导线及防焊层，该薄膜基板具有表面，该表面定义有外接合区及内接合区，该芯片设置于该内接合区，该多个导线形成于该表面且各具有导线本体、外引脚及内引脚，该外引脚排列于该外接合区，该内引脚排列于该内接合区，该防焊层覆盖该导线本体且显露该外引脚及该内引脚，该外引脚用以接合电子基板，该内引脚接合该芯片，邻近该外接合区的该防焊层具有多个凸部及多个凹部，该多个凸部及该多个凹部间隔排列，各该凸部的顶端及各该凹部的底端之间定义有弯折预定区，该弯折预定区用以被弯折，使该电子基板的边线垂直投影于该弯折预定区内。
进一步地，弯折预定线由该电子基板的该边线垂直投影于该弯折预定区所定义，该多个凸部位于该弯折预定线的一侧，该多个凹部位于该弯折预定线的另一侧，该软性电路板沿着该弯折预定线用以被弯折。
进一步地，该多个凸部用以面向该电子基板的导接面，该多个凹部用以面向该电子基板的侧面，该电子基板的该边线位于该导接面及该侧面之间。
进一步地，该外接合区用以设置导电胶，使该多个导线的该外引脚电性连接多个导接垫，该多个导接垫设置于该电子基板的该导接面。
进一步地，各该凸部的该顶端至该弯折预定线的最短距离为第一距离，各该凹部的该底端至该弯折预定线的最短距离为第二距离，该第一距离大于或等于该第二距离。
本实用新型的一种薄膜覆晶封装结构的软性电路板包含薄膜基板、多个导线及防焊层，该薄膜基板具有表面，该表面定义有外接合区，该多个导线形成于该表面且各具有导线本体及外引脚，该外引脚排列于该外接合区，该防焊层覆盖该导线本体且显露该外引脚，该外引脚用以接合电子基板，邻近该外接合区的该防焊层具有多个凸部及多个凹部，该多个凸部及该多个凹部间隔排列，各该凸部的顶端及各该凹部的底端之间定义有弯折预定区，该弯折预定区用以被弯折，使该电子基板的边线垂直投影于该弯折预定区内。
进一步地，弯折预定线由该电子基板的该边线垂直投影于该弯折预定区所定义，该多个凸部位于该弯折预定线的一侧，该多个凹部位于该弯折预定线的另一侧，该软性电路板沿着该弯折预定线用以被弯折。
进一步地，该多个凸部用以面向该电子基板的导接面，该多个凹部用以面向该电子基板的侧面，该电子基板的该边线位于该导接面及该侧面之间。
进一步地，该外接合区用以设置导电胶，使该多个导线的该外引脚电性连接多个导接垫，该多个导接垫设置于该电子基板的该导接面。
进一步地，各该凸部的该顶端至该弯折预定线的最短距离为第一距离，各该凹部的该底端至该弯折预定线的最短距离为第二距离，该第一距离大于或等于该第二距离。
本实用新型是在邻近该外接合区的该防焊层形成该多个凸部及该多个凹部，当该薄膜覆晶封装结构接合该电子基板时，该多个凸部及该多个凹部可增加导电胶的溢流空间，避免该薄膜覆晶封装结构因反弹力过大而造成弯折不良，也可避免导电胶因溢流空间不足而产生高度段差的情形发生。
附图说明
为让本实用新型的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：
图1示出了本实用新型一实施例的软性电路板的俯视示意图；
图2示出了本实用新型一实施例的软性电路板的俯视示意图；
图3示出了本实用新型一实施例的薄膜覆晶封装结构的俯视示意图；
图4示出了本实用新型一实施例的电子装置的剖视示意图；
图5示出了本实用新型一实施例的电子装置的剖视示意图；
图6示出了本实用新型另一实施例的薄膜覆晶封装结构的俯视示意图。
【主要组件符号说明】
100：薄膜覆晶封装结构 110：软性电路板
111：薄膜基板 111a：表面
111b：外接合区 111c：内接合区
112：导线 112a：导线本体
112b：外引脚 112c：内引脚
113：防焊层 113a：凸部
113a’：顶端 113b：凹部
113b’：底端 114：弯折预定区
114a：弯折预定线 120：芯片
121：凸块 200：电子元件
210：电子基板 211：导接垫
212：导接面 213：侧面
214：边线 300：导电胶
400：印刷电路板 A：电子装置
D1：第一距离 D2：第二距离
具体实施方式
为了使本实用新型的叙述更加详尽与完备，下文针对了本实用新型的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本实用新型具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本实用新型的实施例。
兹将本实用新型的实施方式详细说明如下，但本实用新型并非局限在实施例范围。
请参阅图1，本实用新型一实施例的一种软性电路板110，其用以电性连接电子基板，该软性电路板110具有薄膜基板111及多个导线112，该薄膜基板111具有表面111a，该表面111a定义有外接合区111b及内接合区111c，该外接合区111b位于该薄膜基板111的边缘，该多个导线112形成于该表面111a，各该导线112具有导线本体112a、外引脚112b及内引脚112c，该外引脚112b及该内引脚112c位于该导线本体112a的两端，该多个导线112的该外引脚112b排列于该外接合区111b，该多个导线112的该内引脚112c排列于该内接合区111c，较佳地，该薄膜基板111为聚酰亚胺(Polyimide,PI)薄膜，该多个导线112为铜导线。
请参阅图2，该软性电路板110还具有防焊层113，该防焊层113形成于该薄膜基板111的该表面111a，但未形成于该外接合区111b及该内接合区111c，因此该防焊层113覆盖该多个导线本体112a且显露该多个外引脚112b及该多个内引脚112c，该防焊层113用以保护该多个导线本体112a，以避免该多个导线本体112a在后续制程中受到损害，而未被该防焊层113覆盖的该多个外引脚112b及该多个内引脚112c分别用以接合电子基板及芯片。
请参阅图2，该外接合区111b为该防焊层113及该薄膜基板111边缘之间的区域，该内接合区111c为该防焊层113的开口显露的区域，邻近该外接合区111b的该防焊层113具有多个凸部113a及多个凹部113b，在本实施例中，该多个凸部113a及该多个凹部113b等距间隔排列，且轮廓为半椭圆形，但本实用新型不以此为限，该多个凸部113a及该多个凹部113b能以不同间距间隔排列，且该多个凸部113a及该多个凹部113b的轮廓可为其他几何形状，其中各该凸部113a的顶端113a’及各该凹部113b的底端1113b’之间定义有弯折预定区114，该弯折预定区114用以被弯折。
请参阅图3，本实用新型一实施例的一种薄膜覆晶封装结构100包含上述的该软性电路板110及芯片120，该芯片120设置于该软性电路板110的该内接合区111c，请参阅图4，较佳地，该芯片120具有多个凸块121，该芯片120借由该多个凸块121覆晶接合于该软性电路板110上的该多个内引脚112c。
请参阅图4及图5，本实用新型实施例的一种电子装置A包含上述的该薄膜覆晶封装结构100、电子元件200及导电胶300，该电子元件200具有电子基板210，较佳地，该电子基板210为玻璃基板，该导电胶300为异方性导电胶膜(Anisotropic Conductive Film,ACF)，但本实用新型不以此为限制，该电子基板210的材质可为高分子或其他材料，而该导电胶300可为异方性导电接着剂(Anisotropic Conductive Adhesive,ACA)。
请参阅图4及图5，该薄膜覆晶封装结构100的一侧为该防焊层113显露的该多个外引脚112b，该多个外引脚112b借由该导电胶300电性连接该电子基板210，而该薄膜覆晶封装结构100的另一侧外引脚借由导电胶(图未绘出)电性连接印刷电路板400，在本实施例中，该电子装置A为窄边框显示器，而该电子元件200还具有液晶面板220，设置于该电子基板210上。
请参阅图4及图5，较佳地，该电子基板210具有多个导接垫211、导接面212及侧面213，该多个导接垫211设置于该导接面212，该导电胶300用以电性连接该软性电路板110上的该多个外引脚112b及该电子基板210上的该多个导接垫211，在压合该软性电路板110及该电子基板210前，该导电胶300设置于该软性电路板110的该外接合区111b或该电子基板210的该导接面212，当压合该软性电路板110及该电子基板210时，该导电胶300可均匀流动以完整覆盖该外接合区111b。
请参阅图4及图5，为了配合该电子元件200及该印刷电路板400的空间配置，连接该薄膜覆晶封装结构100及该电子元件200后，将该软性电路板110朝向该电子基板210的该侧面213弯折，使该薄膜覆晶封装结构100的另一侧外引脚得以连接该印刷电路板400，弯折该软性电路板110后，该电子基板210的边线214垂直投影于该弯折预定区114内，其中该导接面212连接该侧面213，且该边线214位于该导接面212及该侧面213之间。
请参阅图3至图5，较佳地，该软性电路板110上定义有弯折预定线114a，该软性电路板110是沿着该弯折预定线114a朝向该电子基板210的该侧面213弯折，其中该弯折预定线114a是由该电子基板210的该边线214垂直影投影于该弯折预定区114所定义，因此该弯折预定线114a位于该弯折预定区114内，该防焊层113的该多个凸部113a位于该弯折预定线114a的一侧，该防焊层113的该多个凹部113b位于该弯折预定线114a的另一侧，较佳地，当该软性电路板110接合该电子基板210且朝向该电子基板210的该侧面213弯折时，该防焊层113的该多个凸部113a面向该电子基板210的该导接面212并接触该导接面212(如图4所示)，而该防焊层113的该多个凹部113b面向该电子基板210的该侧面213(如图5所示)。
请参阅图3，各该凸部113a的该顶端113a’至该弯折预定线114a的最短距离为第一距离D1，各该凹部113b的该底端113b’至该弯折预定线114a的最短距离为第二距离D2，较佳地，该第一距离D1大于或等于该第二距离D2，在本实施例中，该第一距离D1实质上等于该第二距离D2。
请参阅图6，其为本实用新型的薄膜覆晶封装结构的另一实施例，在本实施例中，该防焊层113的该多个凸部113a及该多个凹部113b轮廓为矩形，其余组件与上述实施例相同，在此不赘述。
当该薄膜覆晶封装结构100应用于窄边框显示器时，必须限缩该外接合区111b及该多个外引脚112b以连接该电子基板210，为了避免该薄膜覆晶封装结构100弯折时产生过大的反弹力而造成弯折不良，本实用新型在邻近该外接合区112b的该防焊层113设置该多个凸部113a及该多个凹部113b，以增加该导电胶300的溢流空间，因此可防止该薄膜覆晶封装结构100反弹而脱离该电子基板210，进而增加该薄膜覆晶封装结构100的弯折能力(即提升该薄膜覆晶封装结构100的耐折次数)，此外，本实用新型的该薄膜覆晶封装结构100提供充足的溢流空间，可防止该导电胶300因溢流空间不足受到挤压，而在该外接合区111b产生高度段差。
本实用新型的保护范围当视权利要求所界定的范围为准，任何本技术领域的技术人员，在不脱离本实用新型的精神和范围内所作的任何变化与修改，均属于本实用新型的保护范围。

Claims (10)

1.一种薄膜覆晶封装结构，用以电性连接电子基板，其特征在于，包含：
芯片；以及
软性电路板，具有：
薄膜基板，具有表面，该表面定义有外接合区及内接合区，该芯片设置于该内接合区；
多个导线，形成于该表面，各该导线具有导线本体、外引脚及内引脚，该外引脚排列于该外接合区，该内引脚排列于该内接合区；以及
防焊层，覆盖该导线本体且显露该外引脚及该内引脚，该外引脚用以接合该电子基板，该内引脚接合该芯片，邻近该外接合区的该防焊层具有多个凸部及多个凹部，该多个凸部及该多个凹部间隔排列，各该凸部的顶端及各该凹部的底端之间定义有弯折预定区，该弯折预定区用以被弯折，使该电子基板的边线垂直投影于该弯折预定区内。
2.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，弯折预定线由该电子基板的该边线垂直投影于该弯折预定区所定义，该多个凸部位于该弯折预定线的一侧，该多个凹部位于该弯折预定线的另一侧，该软性电路板沿着该弯折预定线用以被弯折。
3.根据权利要求2所述的薄膜覆晶封装结构，其特征在于，该多个凸部用以面向该电子基板的导接面，该多个凹部用以面向该电子基板的侧面，该电子基板的该边线位于该导接面及该侧面之间。
4.根据权利要求3所述的薄膜覆晶封装结构，其特征在于，该外接合区用以设置导电胶，使该多个导线的该外引脚电性连接多个导接垫，该多个导接垫设置于该电子基板的该导接面。
5.根据权利要求2所述的薄膜覆晶封装结构，其特征在于，各该凸部的该顶端至该弯折预定线的最短距离为第一距离，各该凹部的该底端至该弯折预定线的最短距离为第二距离，该第一距离大于或等于该第二距离。
6.一种薄膜覆晶封装结构的软性电路板，用以电性连接电子基板，其特征在于，包含：
薄膜基板，具有表面，该表面定义有外接合区；
多个导线，形成于该表面，各该导线具有导线本体及外引脚，该外引脚排列于该外接合区；以及
防焊层，覆盖该导线本体且显露该外引脚，该外引脚用以接合该电子基板，邻近该外接合区的该防焊层具有多个凸部及多个凹部，该多个凸部及该多个凹部间隔排列，各该凸部的顶端及各该凹部的底端之间定义有弯折预定区，该弯折预定区用以被弯折，使该电子基板的边线垂直投影于该弯折预定区内。
7.根据权利要求6所述的薄膜覆晶封装结构的软性电路板，其特征在于，弯折预定线由该电子基板的该边线垂直投影于该弯折预定区所定义，该多个凸部位于该弯折预定线的一侧，该多个凹部位于该弯折预定线的另一侧，该软性电路板沿着该弯折预定线用以被弯折。
8.根据权利要求7所述的薄膜覆晶封装结构的软性电路板，其特征在于，该多个凸部用以面向该电子基板的导接面，该多个凹部用以面向该电子基板的侧面，该电子基板的该边线位于该导接面及该侧面之间。
9.根据权利要求8所述的薄膜覆晶封装结构的软性电路板，其特征在于，该外接合区用以设置导电胶，使该多个导线的该外引脚电性连接多个导接垫，该多个导接垫设置于该电子基板的该导接面。
10.根据权利要求7所述的薄膜覆晶封装结构的软性电路板，其特征在于，各该凸部的该顶端至该弯折预定线的最短距离为第一距离，各该凹部的该底端至该弯折预定线的最短距离为第二距离，该第一距离大于或等于该第二距离。
CN201921679938.5U 2019-09-10 2019-10-09 薄膜覆晶封装结构及其软性电路板 Active CN210692527U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108212042U TWM589899U (zh) 2019-09-10 2019-09-10 薄膜覆晶封裝結構及其軟性電路板
TW108212042 2019-09-10

Publications (1)

Publication Number Publication Date
CN210692527U true CN210692527U (zh) 2020-06-05

Family

ID=69944750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921679938.5U Active CN210692527U (zh) 2019-09-10 2019-10-09 薄膜覆晶封装结构及其软性电路板

Country Status (2)

Country Link
CN (1) CN210692527U (zh)
TW (1) TWM589899U (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113534513A (zh) * 2020-04-21 2021-10-22 咸阳彩虹光电科技有限公司 半导体封装结构和显示装置
CN111446227A (zh) * 2020-05-19 2020-07-24 华进半导体封装先导技术研发中心有限公司 一种封装结构及封装方法
TWI761962B (zh) * 2020-09-21 2022-04-21 友達光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
TWM589899U (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
JP3603890B2 (ja) 電子デバイス及びその製造方法並びに電子機器
CN210692527U (zh) 薄膜覆晶封装结构及其软性电路板
KR100765478B1 (ko) 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
USRE43124E1 (en) Display module including a display panel connected to a flexible wire board with an insulating protective layer extended inside the display panel
JP4024773B2 (ja) 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
US7193328B2 (en) Semiconductor device
CN103140052B (zh) 电子模块
KR20060044486A (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
TWI262347B (en) Electrical conducting structure and liquid crystal display device comprising the same
JP5125314B2 (ja) 電子装置
JP2013030789A (ja) 実装構造体及び実装構造体の製造方法
US20020076537A1 (en) Laminated structure
JP3243956B2 (ja) 半導体装置およびその製造方法
US20110134618A1 (en) Connection structure for chip-on-glass driver ic and connection method therefor
KR20190109015A (ko) 필름 패키지, 칩 온 필름 패키지 및 패키지 모듈
JP2009099765A (ja) 電子部品の実装構造
JP5169071B2 (ja) 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP4118974B2 (ja) Ｉｃチップ搭載基板及びｉｃチップ搭載基板の製造方法
KR20080043068A (ko) 칩 온 필름 구조를 갖는 반도체 장치 및 그 제조방법
CN1316579C (zh) 半导体装置及其制造方法
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
KR101008824B1 (ko) 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지
JP4013070B2 (ja) 集積回路チップ、電子デバイス及びその製造方法並びに電子機器
JP3971314B2 (ja) 半導体製造装置
JP2004212506A (ja) 液晶表示素子

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant