JP4013070B2 - 集積回路チップ、電子デバイス及びその製造方法並びに電子機器 - Google Patents

集積回路チップ、電子デバイス及びその製造方法並びに電子機器 Download PDF

Info

Publication number
JP4013070B2
JP4013070B2 JP2004232340A JP2004232340A JP4013070B2 JP 4013070 B2 JP4013070 B2 JP 4013070B2 JP 2004232340 A JP2004232340 A JP 2004232340A JP 2004232340 A JP2004232340 A JP 2004232340A JP 4013070 B2 JP4013070 B2 JP 4013070B2
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
circuit chip
electronic device
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004232340A
Other languages
English (en)
Other versions
JP2004356647A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004232340A priority Critical patent/JP4013070B2/ja
Publication of JP2004356647A publication Critical patent/JP2004356647A/ja
Application granted granted Critical
Publication of JP4013070B2 publication Critical patent/JP4013070B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、集積回路チップ、電子デバイス及びその製造方法並びに電子機器に関する。
液晶パネルに、駆動回路を有するＩＣチップを電気的に接続するのに、ＴＡＢ（Tape Automated Bonding）又はＣＯＦ（Chip On Film）実装が適用されている。これによれば、テープ又はフィルムに形成された配線パターンとＩＣチップとのボンディング部と、テープ又はフィルムに形成された配線パターンと液晶パネルの配線パターンとのボンディング部があった。また、ＣＯＧ（Chip On Glass）実装でも、回路基板と電気的に接続するた
めに液晶パネルに、配線パターンが形成されたテープ又はフィルムが取り付けられる。したがって、ＣＯＧ実装によれば、液晶パネルの配線パターンとＩＣチップとのボンディング部と、テープ又はフィルムに形成された配線パターンと液晶パネルの配線パターンとのボンディング部があった。このように、従来のＴＡＢ、ＣＯＦ又はＣＯＧ実装によれば、多くのボンディング部があった。
本発明の目的は、信頼性の高い集積回路チップ、電子デバイス及びその製造方法並びに電子機器を提供することにある。
特開平０７−３２１１５２号公報 特開平０９−０３３９４０号公報
（１）本発明に係る電子デバイスは、
配線パターンが形成されてなる基板と、
前記配線パターンに電気的に接続されてなる複数の電極を有し、前記基板に搭載されてなる集積回路チップと、
を有し、
前記集積回路チップは、前記電極が設けられた面が前記基板の前記配線パターンが形成された面に平行しないように配置されている。本発明によれば、集積回路チップは基板に対して傾斜して配置される。そのため、集積回路チップの投影面の面積を小さくすることができ、集積回路チップなどが高密度に実装された電子デバイスを提供することができる。
（２）この電子デバイスにおいて、
前記電極の先端面は、前記集積回路チップの前記電極が設けられた面に平行とならないように傾斜してなってもよい。
（３）この電子デバイスにおいて、
前記電極の前記先端面は、それぞれ、ほぼ同一平面上に配置されてもよい。
（４）本発明に係る集積回路チップは、
複数の電極と、前記電極が設けられた面と、を有し、前記電極の先端面は、前記電極が設けられた面に平行とならないように傾斜してなる。本発明によれば、集積回路チップの電極の先端面の面積が大きくなる。そのため、基板等との接触面積が大きく、電気的な接続安定性の高い集積回路チップを提供することができる。
（５）この集積回路チップにおいて、
前記電極の前記先端面は、それぞれ、ほぼ同一平面上に配置されてもよい。
（６）本発明に係る電子デバイスは、上記集積回路チップを有する。
（７）本発明に係る電子機器は、上記電子デバイスを有する。
（８）本発明に係る電子デバイスの製造方法は、
配線パターンが形成されてなる基板に、複数の電極を有する集積回路チップを搭載することを含み、
前記集積回路チップを、前記電極が設けられた面が前記基板の前記配線パターンが形成された面に平行しないように配置してもよい。本発明によれば、集積回路チップを基板に対して傾斜するように配置する。そのため、集積回路チップの投影面の面積を小さくすることができ、集積回路チップなどが高密度に実装された電子デバイスを製造することができる。
（９）この電子デバイスの製造方法において、
前記電極の先端面は、前記電極が設けられた面に平行とならないように予め傾斜してなってもよい。
（１０）この電子デバイスの製造方法において、
前記電極の前記先端面は、それぞれ、ほぼ同一平面上に配置されてもよい。
以下、本発明の実施の形態について図面を参照して説明する。
（第１の参考の形態）
図１は、本発明の第１の参考の形態に係る電子デバイスを示す図である。図２は、図１のII−II線断面の一部を拡大した図であり、図３は、図１のIII−III線断面の一部を拡大した図である。図４は、図１に示す電子デバイスの一部拡大図である。
電子デバイスは、集積回路チップ（ＩＣチップ）１０を有する。集積回路チップ１０は、半導体チップである。集積回路チップ１０は直方体（平面において長方形）になっていてもよい。集積回路チップ１０は、少なくとも、第１の電極群１２と第２の電極群１４とを有する（図４参照）。本参考の形態では、集積回路チップ１０における平行な二辺（例えば平面において長方形の長辺）のうち一方の辺に沿って第１の電極群１２が並び、他方の辺に沿って第２の電極群１４が並んでいる。電極配列について、集積回路チップ１０はペリフェラル型である。第１の電極群１２と第２の電極群１４のそれぞれは、例えば、アルミニウム等で形成されたパッドと、その上に金等で形成されたバンプ等を含んでもよい。この場合、さらにパッドとバンプ等との間にＴｉＷ，Ｐｔなどで形成されたアンダーバンプメタル等の金属層を含んでもよい。
図４に示すように、第１の電極群１２のピッチは、第２の電極群１４のピッチよりも広く形成されている。集積回路チップ１０は、ドライバ（例えば電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の駆動回路）を内部に有する。本参考の形態では、第１の電極群１２は、ドライバに対する入力端子であり、第２の電極群１４は、ドライバからの出力端子である。
電子デバイスは、第１の基板２０を有する。第１の基板２０は、フレキシブル基板又はフィルムであってもよい。第１の基板２０は、熱及び湿度の少なくとも一方による変形率（熱膨張率等）が、第２の基板３０よりも大きい材料（例えばポリイミド等の樹脂）で形成されていてもよい。第１の基板２０は、第２の基板３０よりも薄くなっていてもよい。
第１の基板２０は、第２の基板３０に取り付けられる少なくとも１つ（複数又は１つ）の取付部２２を有する。取付部２２は、第１の基板２０のうち第２の基板３０に取り付けられている部分であって、第１の電気的接続部４２が形成されていない領域に設けられてもよい。第２の基板３０と取付部２２とは接着（あるいは固定）されていてもよい。その接着又は固定には、図３に示すように、樹脂（例えば接着剤）３２を使用してもよい。樹脂３２は、第２の基板３０と取付部２２の間のみに設けてもよいし、第１の基板２０（例えば接続部２４）と第２の基板３０（例えばその先端面）との間に至るように設けてもよい。取付部２２は、第２の基板３０における第２の配線パターン５０が形成された面に取り付けてもよい。この場合、取付部２２と第２の配線パターン５０がオーバーラップしてもよい。図４に示す例では、延設部２６の両側に取付部２２が位置している。
第１の基板２０は、取付部２２に接続されて第２の基板３０の外側に位置する接続部２４を有する。図４に示す例では、間隔をあけて一対の取付部２２が配置され、それぞれの取付部２２から接続部２４が形成されている。接続部２４は、延設部２６よりも第２の基板３０から離れる方向に突出するように形成されていてもよい。接続部２４には、延設部２４が延びる方向に交差（例えば直交）する方向（例えば第２の基板３０における取付部２２が取り付けられた端部の辺に交差（例えば直交）する方向）に切り込み２８が形成されていてもよい。切り込み２８を形成することで、接続部２４を曲げたときに、延設部２６が曲がりにくくなる。また、切り込み２８は、接続部２４の端部のうち取付部２２に接する辺と対向する辺を有する端部から、取付部２２に到るまで形成してもよい。このような切り込み２８を形成することで、接続部２４を曲げたときの延設部２６が、さらに曲がりにくくなる、従って、集積回路チップ１０の第１の電極群１２、第１の基板２０の第１の接続部２４に対する、機械的なダメージを低減できる。
第１の基板２０は、接続部２４から第２の基板３０の辺に沿って延びる延設部２６を有する。図４に示す例では、一対の接続部２４の間に延設部２６が位置している。延設部２６は、第１の電気的接続部４２が形成された領域、または、集積回路チップ１０の搭載領域の少なくとも一部を含む。この第１の電気的接続部４２が形成された領域、または、集積回路チップ１０の搭載領域の少なくとも一部において、第２の基板３０とオーバーラップしないようになっている。延設部２６は、この第１の電気的接続部４２が形成された領域、または、集積回路チップ１０の搭載領域の少なくとも一部において、第２の基板３０から離れていてもよい。
第１の基板２０には、第１の配線パターン４０が形成されている。第１の配線パターン４０が形成された第１の基板２０は、配線基板であってもよい。第１の配線パターン４０は、少なくとも延設部２６に形成されており、接続部２４に至るように形成されていてもよい。第１の配線パターン４０は、取付部２２を通るように形成されていてもよいし、取付部２２を避けて形成されていてもよい。
第１の配線パターン４０は、複数の第１の電気的接続部４２を有する。第１の電気的接続部４２のピッチは、第２の電気的接続部５２よりも広く形成されている。第１の電気的接続部４２は、延設部２６に位置する。第１の電気的接続部４２は、集積回路チップ１０の第１の電極群１２とオーバーラップして電気的に接続されている。電気的接続には、絶縁樹脂接合（例えばＮＣＰ（Non ConductivePaste）やＮＣＦ（Non Conductive Film）等を使用した接合）、異方性導電材料接合（例えばＡＣＦ（Anisotropic Conductive Film）等を使用した接合）、合金接合（例えばAu-Au又はAu-Sn接合）、はんだ接合等の既知の接続方式のいずれを適用してもよい。第１の基板２０には、集積回路チップ１０の一部が実装されている。集積回路チップ１０と第１の基板２０との間にはアンダーフィル材４４を設けてもよい。アンダーフィル材４４は、ＮＣＰ、ＮＣＦ、ＡＣＦが兼ねてもよい。
図４に示す例では、第１の配線パターン４０は、複数の第１の電気的接続部４２のうち、第１のグループの第１の電気的接続部４２から一方の接続部２４に至る配線と、第２のグループの第１の電気的接続部４２（残りの第１の電気的接続部４２）から他方の接続部２４に至る配線と、を有する。
第１の配線パターン４０は、集積回路チップ１０以外の図示しない電子部品（回路基板（マザーボード）等）と電気的に接続するための端子４６を有していてもよい。端子４６は、接続部２４（例えばその先端部）に形成されている。端子４６は、第１の電気的接続部４２と電気的に接続されている。第１の基板２０には、集積回路チップ１０以外の図示しない電子部品（例えば表面実装部品）が搭載されていてもよい。
電子デバイスは、第２の基板３０を有する。第２の基板３０は、例えばガラス基板であってもよい。第２の基板３０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。第２の基板３０には、第２の配線パターン５０が形成されている。なお、液晶パネルの場合、第２の配線パターン５０は、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されている。第２の配線パターン５０は、ＩＴＯ（Indium Tin Oxide）、Ａｌ、Ｃｒ、Ｔａなどの金属膜や金属化合物膜によって形成されていてもよい。
第２の配線パターン５０は、複数の第２の電気的接続部５２を有する。第２の電気的接続部５２のピッチは、第１の電気的接続部４２よりも狭く形成されている。第２の電気的接続部５２は、第２の基板３０の端部に位置する。第２の配線パターン５０は、第２の電気的接続部５２からピッチが拡がるように形成されていてもよい。第２の電気的接続部５２は、集積回路チップ１０の第２の電極群１４とオーバーラップして電気的に接続されている。電気的接続には、絶縁樹脂接合（例えばＮＣＰ（Non Conductive Paste）やＮＣＦ（Non Conductive film）等を使用した接合）、異方性導電材料接合（例えばＡＣＦ（Anisotropic Conductive Film）等を使用した接合）、合金接合（例えばAu-Au又はAu-Sn接合）、はんだ接合等の既知の接合方式のいずれを適用してもよい。第２の基板３０には、集積回路チップ１０の一部が実装されている。集積回路チップ１０と第２の基板３０との間にはアンダーフィル材５４を設けてもよい。アンダーフィル材５４は、ＮＣＰ、ＮＣＦ、ＡＣＦが兼ねてもよい。
第１及び第２の基板２０，３０の間には、図２に示すように、間隙が設けられていてもよい。すなわち、第１及び第２の基板２０，３０は、図２に示すように離間して設けられていてもよい。この間隙の大きさは、後述のように樹脂５６を充填できる程度に大きくてもよい。また、第１の基板２０（詳しくは延設部２６）と第２の基板３０の間に掛け渡すように集積回路チップ１０が実装されている。第１の基板２０（詳しくは延設部２６）と第２の基板３０の間には、樹脂５６を充填してもよい。樹脂５６によって、第１及び第２の基板２０，３０の間で、集積回路チップ１０における第１又は第２の電極群１２，１４が形成された面が覆われている。
本参考の形態によれば、集積回路チップ１０を介して第１及び第２の配線パターン４０，５０を電気的に接続することができるので、第１及び第２の配線パターン４０，５０間の直接的なボンディング部を少なくする（例えば無くす）ことができ、信頼性を向上させることができる。また、本参考の形態によれば、第１の基板２０の取付部２２が第２の基板３０に取り付けられているので、第１又は第２の基板２０，３０と集積回路チップ１０との連結を補強することができる。
本参考の形態に係る電子デバイスは、上記のように構成されており、以下その製造方法の一例を説明する。図５に示すように、電子デバイスの製造方法では、第１の配線パターン４０（第１の電気的接続部４２）と集積回路チップ１０の第１の電極群１２とを、オーバーラップするように配置して電気的に接続する。この工程には、ＣＯＦ（Chip On Film）実装を行う装置を使用することができる。その電気的接続の詳細は、電子デバイスの構成についての説明で述べた通りである。集積回路チップ１０と第１の基板２０との間にはアンダーフィル材４４を設けてもよい。
図５に示す工程で、第１の基板２０が、熱及び湿度の少なくとも一方によって膨張又は収縮しやすいものであっても、図４に示すように第１の電気的接続部４２は、第２の電気的接続部５２よりもピッチが広い。したがって、第１の電気的接続部４２と第１の電極群１２とを確実に電気的接続することができる。
図５に示す工程の後に、図６に示すように、第２の配線パターン５０（第２の電気的接続部５２）と集積回路チップ１０の第２の電極群１４とを、オーバーラップするように配置して電気的に接続する。この工程には、ＣＯＧ（Chip On Glass）実装を行う装置を使
用することができる。その電気的接続の詳細は、電子デバイスの構成についての説明で述べた通りである。集積回路チップ１０と第２の基板３０との間にはアンダーフィル材５４を設けてもよい。第２の電気的接続部５２は第１の電気的接続部４２よりも狭ピッチで配列されているが、第２の基板３０が、第１の基板２０よりも熱及び湿度の少なくとも一方によって変形しにくい。したがって、第２の電気的接続部５２と第２の電極群１４とを高い精度で位置合わせすることができる。
集積回路チップ１０を第２の基板３０に実装するとき、すでに集積回路チップ１０が第１の基板２０に実装されているが、本参考の形態では、第１の基板２０がフレキシブル基板である。その場合、第１の基板２０が柔軟性を有するので、第１の電気的接続部４２と第１の電極群１２との電気的な接続部分に応力を加えることなく、第２の電気的接続部５２と第２の電極群１４とを電気的に接続することができる。また、本参考の形態では、第１の基板２０が第２の基板３０よりも薄い。したがって、第２の基板３０を平坦な台５８に載せて、第２の電気的接続部５２と第２の電極群１４とを電気的に接続することができる。このように、本参考の形態では、操作性が優れている。また、第２の基板３０には、集積回路チップ１０における第２の電極群１４が設けられた部分のみが実装されるので、第２の基板３０における実装領域（いわゆる額縁）を小さくことができる。
本参考の形態では、第１の基板２０の取付部２２を、第２の基板３０に取り付ける。その取り付けの詳細については、電子デバイスの構成についての説明で述べた通りである。そして、必要であれば、図２に示すように、樹脂５６を充填する。樹脂５６は、第１及び第２の基板２０，３０の間で、集積回路チップ１０における第１又は第２の電極群１２，１４が形成された面を覆う。また、樹脂５６は、集積回路チップ１０の側面を覆ってもよい。こうして電子デバイスを製造することができる。
上述した説明では、第１の電気的接続部４２と第１の電極群１２とを電気的に接続した後に、第２の電気的接続部５２と第２の電極群１４とを電気的に接続したが、その順序は逆でもよい。また、第１の基板２０の取付部２２を第２の基板３０に取り付けた後に、第１又は第２の電気的接続部４２，５２と第１又は第２の電極群１２，１４との電気的な接続を行ってもよい。製造工程の順序が限定されないことは、以下の実施の形態でも該当する。
本参考の形態では、図３に示すように、取付部２２を、第２の基板３０における第２の配線パターン５０が形成された面に取り付けた。その変形例として、図７に示すように、取付部２２を、第２の基板３０における第２の配線パターン５０が形成された面とは反対側の面に取り付けてもよい。
また、図１に示す複数の取付部２２を有する第１の基板１０の変形例として、図８に示すように、１つの取付部２２のみを有するように、第１の基板を構成してもよい。その場合、第１の基板は１つの接続部２４を有する。そして、第１の配線パターン４０（図４参照）は、全ての第１の電気的接続部４２（図４参照）から１つの接続部２４に至る配線を有する。
（第２の参考の形態）
図９は、本発明の第２の参考の形態に係る電子デバイスを示す図である。図１０は、本発明の第２の参考の形態に係る電子デバイスの一部の断面図である。電子デバイスは、第１の参考の形態で説明した集積回路チップ１０を有する。
電子デバイスは、第１の基板６０を有する。第１の基板６０を構成する材料や性質については、第１の参考の形態で説明した第１の基板２０の内容が該当する。第１の基板６０には、第１の配線パターン６２が形成されている。第１の配線パターン６２は、複数の第１の電気的接続部６４を有する。第１の電気的接続部６４から、ピッチが狭くなるように、第１の配線パターン６２を形成してもよい。
電子デバイスは、第２の基板７０を有する。第２の基板７０を構成する材料及び性質については、第１の参考の形態で説明した第２の基板３０の内容が該当する。第２の基板７０には、第１の参考の形態で説明した第２の配線パターン５０が形成されている。第２の基板７０（例えばその端部）には、段７２が形成されている。段７２によって、第２の基板７０の一部（例えば端部）の表面７４が、他の部分の表面よりも低くなっている。この低くなった表面７４に、第１の基板６０（その端部）が取り付けられている。第１の基板６０における第１の配線パターン６２（例えば第１の電気的接続部６４）の表面と、第２の基板７０における第２の配線パターン５０（例えば第２の電気的接続部５２）の表面とがほぼ面一になるように、段７２を形成してもよい。
図１１（Ａ）〜図１１（Ｃ）は、第２の基板に段を形成する工程を説明する図である。この例では、基板７８を切断して複数の第２の基板７０を形成する。図１１（Ａ）〜図１１（Ｂ）に示すように、基板７８に第１のツール８０によって、基板７８に溝８４を形成する。そして、図１１（Ｃ）に示すように、溝８４の底部を第２のツール８２によって切断する。ここで、第１のツール８０は、第２のツール８２よりも幅が広くなっている。したがって、切断されて得られた第２の基板７０の端部に段７２が形成される。
第１の基板６０（詳しくはその端部）と第２の基板７０の端部の表面７４とは接着（あるいは固定）してもよい。その接着又は固定には、樹脂（例えば接着剤）７６を使用してもよい。樹脂７６は、第１及び第２の基板６０，７０の間のみに設けてもよいし、第１の基板６０と第２の基板７０（例えばその先端面）との間に至るように設けてもよい。樹脂７６を、第１及び第２の配線パターン６２，５０の間に介在させて、両者の電気的導通を防いでもよい。その他の構成、例えば集積回路チップ１０の実装に関する内容等は、第１の参考の形態で説明したものと同じである。
本参考の形態によれば、集積回路チップ１０を介して第１及び第２の配線パターン６２，５０を電気的に接続することができるので、第１及び第２の配線パターン６２，５０間の直接的なボンディング部を少なくする（例えば無くす）ことができ、信頼性を向上させることができる。第１の基板６０の端部と、第２の基板７０の端部と、集積回路チップ１０と、がオーバーラップするように配置されているので、電子デバイスを小型化することができる。
本参考の形態に係る電子デバイスの製造方法では、集積回路チップ１０を、第１の基板６０に実装してから第２の基板７０に実装してもよい。詳しくは、第１の参考の形態で説明した通りである。あるいは、第１及び第２の基板６０，７０を固定した後に、集積回路チップ１０を、第１及び第２の基板６０，７０に実装してもよい。
（第１の実施の形態）
図１２は、本発明の第１の実施の形態に係る電子デバイスを示す図である。図１３は、本発明の第１の実施の形態に係る電子デバイスの一部の断面図である。電子デバイスは、第１の参考の形態で説明した集積回路チップ１０を有してもよい。
電子デバイスは、第１の基板９０を有する。第１の基板９０の内容は、第２の参考の形態で説明した第１の基板６０の内容が該当する。そして、第１の基板９０は、第１の電気的な接続部６４を有する第１の配線パターン６２を有する。
電子デバイスは、第２の基板１００を有する。第２の基板１００を構成する材料及び性質については、第１の参考の形態で説明した第２の基板３０の内容が該当する。第２の基板１００には、第１の参考の形態で説明した第２の配線パターン５０が形成されている。
本実施の形態では、第１の基板９０の端部を第２の基板１００の端部に取り付けてある。そして、第１の基板９０の端部と第２の基板１００の端部とはオーバーラップしてなる。そのため、第１及び第２の配線パターン６２，５０（第１及び第２の電気的接続部６４，５２）の高さが異なっている。したがって、集積回路チップ１０が傾いている。詳しくは、集積回路チップ１０は、第１の基板９０における第１の接続部６４が形成された部分と、第２の基板１００における第２の電気的接続部５２が形成された部分と、に対して傾斜して配置されている。その他の内容については、第２の参考の形態で説明した内容が該当する。本実施の形態に係る電子デバイスでも、第２の参考の形態で説明した効果を達成することができる。
図１４〜図１６は、本実施の形態に係る電子デバイスの製造方法について説明するための図である。はじめに、第１の基板９０と第２の基板１００とを接着する。本実施の形態では、第１の基板９０の先端部と第２の基板１００の先端部とをオーバーラップさせて、第１の基板９０と第２の基板１００とを接着する。その接着には、図１４に示すように、樹脂（例えば接着剤）１１０を使用してもよい。なお、樹脂１１０として応力緩和機能を有する樹脂を使用してもよい。これにより、第１の基板９０と第２の基板１００とを強固に接合することができ、機械的な応力に対する信頼性の高い電子デバイスを製造することができる。
次に、集積回路チップ１０をボンディングする。図１４に示すように、集積回路チップ１０を搭載する領域にＡＣＰ（Anisotropic Conductive Paste）１２０をセットする。なお、ＡＣＰに変えて、ＡＣＦ（Anisotropic Conductive Film）を利用してもよい。ＡＣ
Ｐ，ＡＣＦは、導電粒子が分散されて含まれた絶縁性接着剤である。そして、ボンディングツール１３０によって集積回路チップ１０を押圧することで、第１の電極群１２を第１の電気的接続部６４に押し付けて、第１の電極群１２と第１の電気的接続部６４とを電気的に接続してもよい（図１５参照）。そして、集積回路チップ１０をさらに押圧することでボンディングツール１３０の先端部１３２を変形させて、第２の電極群１４と第２の電気的接続部５２とを電気的に接続してもよい（図１６参照）。最後に、ＡＣＰ（あるいは、ＡＣＦ）を硬化させることによって、集積回路チップ１０をボンディングしてもよい。ここでは、ＡＣＰとＡＣＦとを用いて説明をしたが、導電粒子を含まない絶縁性接着剤を用いて、第１の電極群１２を第１の電気的接続部６４に、第２の電極群１４を第２の電気的接続部５２に押し付けて、接着剤接合を用いて電気的に接続してもよい。ＡＣＰ、ＡＣＦ、絶縁性接着剤には、絶縁性粒子が含まれていてもよい。または、接着剤接合ではなく、金属接合によって、第１の電極群１２と第１の電気的接続部６４とを電気的に接続してもよい。この場合、接着剤接合を併用してもよいし、金属接合した後に第１の電極群１２と第１の電気的接続部６４との接合部及び第２の電極群１４を第２の電気的接続部５２との接合部を樹脂で封止してもよい。
第１の基板９０又は第２の基板１００の表面に対して先端部１３２の先端面が斜めに傾いた状態で、集積回路チップ１０をボンディングツール１３０で押圧してもよい。ボンディングツール１３０自体を斜めに傾けることによって、先端部１３２の先端面を傾けてもよい。また、ボンディングツール１３０自体を斜めに傾けることなく、集積回路チップ１０を押圧する時に、ボンディングツール１３０の少なくとも先端部１３２を集積回路チップ１０に沿って変形させることによって、先端部１３２の先端面を傾けてもよい。ボンディングツール１３０の先端部１３２は弾性体によって形成されていてもよく、この場合、先端部１３２を弾性変形させることができる。そのため、ボンディングツール１３０自体を斜めに傾けることなく、第２の電極群１４を第２の電気的接続部５２に押圧することができ、第２の電極群１４と第２の電気的接続部５２とを電気的に接続することができる（図１６参照）。なお、先端部１３２は、例えばテフロン（登録商標）によって形成してもよい。また、集積回路チップ１０の第１，第２の電極群１２，１４が設けられた面の裏面に対して、先端部１３２の先端面が略平行となる状態で、集積回路チップ１０をボンディングツール１３０で押圧してもよい。第１の基板９０又は第２の基板１００の表面に対して、先端部１３２の先端面が略平行となる状態で、集積回路チップ１０をボンディングツール１３０で押圧してもよい。
集積回路チップ１０のボンディング工程において、第１の電極群１２は、第１の基板９０の表面と集積回路チップ１０の第１の電極群１２が設けられた表面とからなる二面対角の角度に応じて塑性変形されてもよい。この際、第１の電極群１２は、第２の基板１００の表面と集積回路チップ１０の第２の電極群１４が設けられた表面とからなる二面対角の角度に応じて塑性変形されてもよい。また、集積回路チップ１０のボンディング工程より前に、第１の基板９０又は第２の基板１００の表面と集積回路チップ１０の第１，第２の電極群１２，１４が設けられた表面とからなる二面対角の角度に応じて、第２の電極群１４を図１７から１９に示すように変形させておいてもよい。これによれば、第１，第２の電極群１２、１４内の隣接する電極間の距離を保ったまま、第１の電極群１２と第１の電気的接続部６２との接合部及び第２の電極群１４と第１，第２の電気的接続部６２との接合部の面積を広く取ることができる。このため、電気的な接続不良が生じにくく、かつ、電気的接続を安定化させることができる。
最後に、第２の配線パターン５２を保護するための保護膜１４０を形成して、本実施の形態に係る電子デバイスを製造してもよい（図１２、図１３参照）。なお、保護膜１４０の材料は特に限定されないが、例えば、シリコーンによって形成してもよい。
図１７に示すように、第２の電極群２０２の先端面２０４が予め傾斜してなる集積回路チップ２００を利用して、本実施の形態に係る電子デバイスを製造してもよい。これによると、第２の電極群の先端面２０４と第２の電気的接続部５２との間に導電粒子が留まりやすくなり、電気的な接続信頼性が高い電子デバイスを製造することができる。あるいは、図１８に示すように、予め第１及び第２の電極群３０２，３０６のそれぞれの先端面３０４，３０８が傾斜してなる集積回路チップ３００を利用して、本実施の形態に係る電子デバイスを製造してもよい。この場合、予め先端面が傾斜しているボンディングツールを利用して、集積回路チップを搭載してもよい。また、予め先端面が傾斜した電極群は、集積回路に電気的に接続された導電部材を斜めにレベリングすることで形成してもよい。なお、本実施の形態で説明した集積回路チップ２００，３００は、他の実施の形態でも使用することができる。
以上に説明した製造方法では、第１の基板９０の端部を第２の基板１００の端部に取り付けてから、第１の配線パターン６２と第１の電極群１２とを電気的に接続する工程と、第２の配線パターン５０と第２の電極群１４とを電気的に接続する工程とを行って、本実施の形態に係る電子デバイスを製造する。ただし、本実施の形態に係る電子デバイスの製造方法はこれに限られるものではなく、例えば、第１の配線パターン６２と第１の電極群１２とを電気的に接続し（第１の基板９０と集積回路チップ１０とを接続し）、その後、第１の基板９０の端部を第２の基板１００の端部に取り付ける工程と、第２の配線パターン５０と第２の電極群１４とを電気的に接続する工程とを行って、本実施の形態に係る電子デバイスを製造してもよい。また、集積回路チップ１０の電気的接続に利用されるのはＡＣＰ（あるいはＡＣＦ）に限られず、第１の参考の形態で説明した通り、既知の接続方式のいずれを適用してもよい。
（第２の実施の形態）
（集積回路チップ）
図１９は、本発明の第２の実施の形態に係る集積回路チップ４００の断面図である。集積回路チップ４００は、半導体チップでもよい。集積回路チップ４００の平面形状は矩形（正方形あるいは長方形）であることが一般的であるが、特に限定されるものではない。
本実施の形態に係る集積回路チップ４００は、バンプ形状をなし、先端面４０４が傾斜してなる複数の電極４０２を有する。詳しくは、電極４０２の先端面４０４は、集積回路チップ４００の電極４０２が設けられた面に平行とならないように形成されてなる。複数の電極４０２の先端面４０４は、それぞれ、ほぼ同一平面上に配置されてもよい。集積回路と電気的に接続された柱状（あるいは球状）の導電部材の先端部をレベリング工程で傾斜させて、本実施の形態に係る集積回路チップ４００を形成してもよい。なお、電極４０２は、集積回路チップの平行な２辺あるいは４辺に沿って配置されてもよく、あるいは、エリアアレイ状に配置されてもよい。
本実施の形態に係る集積回路チップ４００の電極４０２の先端面４０４は、傾斜してなるため、電極４０２と配線等との接触面積が大きくなる。そのため、隣接する電極間の距離を保ったまま、電極４０２と配線等との接合部の面積を広く取ることができる。このため、電気的な接続不良が生じにくく、かつ、電気的接続が安定する集積回路チップを提供することができる。なお、本実施の形態に係る集積回路チップ４００は、他の実施の形態でも使用することができる。
（電子デバイス）
図２０は、本発明の第２の実施の形態に係る電子デバイスの一部断面図である。本実施の形態では、電子デバイスは配線パターン４１２が形成されてなる基板４１０を有する。基板４１０として、既に公知となっているいずれの基板を利用してもよい。電子デバイスは、基板４１０に搭載された集積回路チップ４００を有する。集積回路チップ４００は、電極４０２が設けられた面が基板４１０の配線パターン４１２が形成された面に平行しないように配置される。
集積回路チップ４００は、配線パターン４１２に電気的に接続された複数の電極４０２を有する。言い換えると、集積回路チップ４００の電極４０２は、配線パターン４１２に電気的に接続されてなる。配線パターン４１２と電極４０２とは、既知の接続方式のいずれによって電気的に接続されてもよい。集積回路チップ４００と基板４１０との間には、図示しないアンダーフィル材が設けられてもよい。
本実施の形態に係る電子デバイスは、予め電極４０２の先端面４０４が傾斜してなる集積回路チップ４００を基板４１０に搭載して製造してもよい。あるいは、集積回路チップを基板に搭載する際に電極の先端面を傾斜させて、本実施の形態に係る電子デバイスを製造してもよい。
本実施の形態に係る電子デバイスでは、集積回路チップ４００は、電極４０２が設けられた面が基板４１０の配線パターン４１２が形成された面に平行しないように配置されてなる。そのため、集積回路チップ４００の投影面の面積を小さくすることができ、集積回路チップ等を高密度に実装することが可能となる。
上述した電子デバイスを有する電子機器として、図２１にはノート型パーソナルコンピュータ１０００が示され、図２２には携帯電話２０００が示されている。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果をそうする構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明の第１の参考の形態に係る電子デバイスを示す図である。 図２は、図１のII−II線断面の一部を拡大した図である。 図３は、図１のIII−III線断面の一部を拡大した図である。 図４は、図１に示す電子デバイスの一部拡大図である。 図５は、本発明の第１の参考の形態に係る電子デバイスの製造方法を説明する図である。 図６は、本発明の第１の参考の形態に係る電子デバイスの製造方法を説明する図である。 図７は、本発明の第１の参考の形態に係る電子デバイスの変形例を示す図である。 図８は、本発明の第１の参考の形態に係る電子デバイスの他の変形例を示す図である。 図９は、本発明の第２の参考の形態に係る電子デバイスを示す図である。 図１０は、本発明の第２の参考の形態に係る電子デバイスの一部断面図である。 図１１（Ａ）〜図１１（Ｃ）は、第２の基板に段を形成する方法を説明する図である。 図１２は、本発明の第１の実施の形態に係る電子デバイスを示す図である。 図１３は、本発明の第１の実施の形態に係る電子デバイスの一部断面図である。 図１４は、本発明の第１の実施の形態に係る電子デバイスの製造方法を説明する図である。 図１５は、本発明の第１の実施の形態に係る電子デバイスの製造方法を説明する図である。 図１６は、本発明の第１の実施の形態に係る電子デバイスの製造方法を説明する図である。 図１７は、本発明の第１の実施の形態に係る電子デバイスの製造方法を説明する図である。 図１８は、本発明の第１の実施の形態に係る電子デバイスの製造方法を説明する図である。 図１９は、本発明の第２の実施の形態に係る集積回路チップの断面図である。 図２０は、本発明の第２の実施の形態に係る電子デバイスの一部断面図である。 図２１は、本発明の実施の形態に係る電子機器を示す図である。 図２２は、本発明の実施の形態に係る電子機器を示す図である。
符号の説明
１０ 集積回路チップ、 １２ 第１の電極群、 １４ 第２の電極群、 ２０ 第１の基板、 ２２ 取付部、 ２４ 接続部、 ２６ 延設部、 ２８ 切り込み、 ３０ 第２の基板、 ４０ 第１の配線パターン、 ４２ 第１の電気的接続部、 ４６ 端子、 ５０ 第２の配線パターン、 ５２ 第２の電気的接続部

Claims (7)

  1. 配線パターンが形成されてなる基板と、
    前記配線パターンに電気的に接続されてなる複数の電極を有し、前記基板に搭載されてなる集積回路チップと、
    を有し、
    前記集積回路チップは、前記電極が設けられた面が前記基板の前記配線パターンが形成された面に平行しないように配置され、
    前記電極の先端面は、前記集積回路チップの前記電極が設けられた面に平行とならないように傾斜している電子デバイス。
  2. 請求項１記載の電子デバイスにおいて、
    前記電極の前記先端面は、それぞれ、ほぼ同一平面上に配置されてなる電子デバイス。
  3. 複数の電極と、
    前記電極が設けられた面と、
    を有し、
    前記電極の先端面は、前記電極が設けられた面に平行とならないように傾斜し、それぞれ、ほぼ同一平面上に配置されてなる集積回路チップ。
  4. 請求項３記載の集積回路チップが搭載された電子デバイス。
  5. 請求項１，２及び４のいずれかに記載の電子デバイスを有する電子機器。
  6. 配線パターンが形成されてなる基板に、複数の電極を有する集積回路チップを搭載することを含み、
    前記集積回路チップを、前記電極が設けられた面が前記基板の前記配線パターンが形成された面に平行しないように配置し、
    前記電極の先端面は予め、前記電極が設けられた面に平行とならないように傾斜している電子デバイスの製造方法。
  7. 請求項６記載の電子デバイスの製造方法において、
    前記電極の前記先端面は、それぞれ、ほぼ同一平面上に配置されてなる電子デバイスの製造方法。
JP2004232340A 2002-03-06 2004-08-09 集積回路チップ、電子デバイス及びその製造方法並びに電子機器 Expired - Fee Related JP4013070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004232340A JP4013070B2 (ja) 2002-03-06 2004-08-09 集積回路チップ、電子デバイス及びその製造方法並びに電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002060312 2002-03-06
JP2004232340A JP4013070B2 (ja) 2002-03-06 2004-08-09 集積回路チップ、電子デバイス及びその製造方法並びに電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002361118A Division JP3603890B2 (ja) 2002-03-06 2002-12-12 電子デバイス及びその製造方法並びに電子機器

Publications (2)

Publication Number Publication Date
JP2004356647A JP2004356647A (ja) 2004-12-16
JP4013070B2 true JP4013070B2 (ja) 2007-11-28

Family

ID=34066804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004232340A Expired - Fee Related JP4013070B2 (ja) 2002-03-06 2004-08-09 集積回路チップ、電子デバイス及びその製造方法並びに電子機器

Country Status (1)

Country Link
JP (1) JP4013070B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153658A (ja) * 2018-03-02 2019-09-12 富士通株式会社 基板モジュール及び基板モジュールの製造方法

Also Published As

Publication number Publication date
JP2004356647A (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
JP3603890B2 (ja) 電子デバイス及びその製造方法並びに電子機器
JP5008767B2 (ja) 基板モジュールおよびその製造方法
EP0794451B1 (en) Liquid crystal device, method of manufacturing the same and electronic apparatus
TW200535921A (en) Electronic component, mounted structure, electro-optical device, and electronic device
KR102446203B1 (ko) 구동칩 및 이를 포함하는 표시 장치
JP2011176112A (ja) 半導体集積回路及びその製造方法
JP2009049225A (ja) 電子部品の実装構造体
TWI364574B (en) Driver chip and display apparatus including the same
CN111722745B (zh) 显示装置
CN210692527U (zh) 薄膜覆晶封装结构及其软性电路板
JP3722223B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP5125314B2 (ja) 電子装置
EP1681718A2 (en) Electronic component, electro-optical device, and electronic apparatus
JP2005310905A (ja) 電子部品の接続構造
JP4013070B2 (ja) 集積回路チップ、電子デバイス及びその製造方法並びに電子機器
JP3404446B2 (ja) テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
JP2003332380A (ja) 電子デバイス及びその製造方法並びに電子機器
JPH11135909A (ja) 電子機器及びフレキシブル配線板
US6720205B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
JP2007329316A (ja) 配線基板及び実装構造体
JP2003258035A (ja) 配線基板、電子デバイス及びその製造方法並びに電子機器
JP2012199262A (ja) 回路基板、接続構造体及び回路基板の接続方法
JP2003234371A (ja) 半導体装置の実装構造
JP2005159235A (ja) 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees