JP2005159235A - 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器 - Google Patents

半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器 Download PDF

Info

Publication number
JP2005159235A
JP2005159235A JP2003399136A JP2003399136A JP2005159235A JP 2005159235 A JP2005159235 A JP 2005159235A JP 2003399136 A JP2003399136 A JP 2003399136A JP 2003399136 A JP2003399136 A JP 2003399136A JP 2005159235 A JP2005159235 A JP 2005159235A
Authority
JP
Japan
Prior art keywords
leads
lead
pair
adjacent
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003399136A
Other languages
English (en)
Inventor
Tatsuhiro Urushido
達大 漆戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003399136A priority Critical patent/JP2005159235A/ja
Priority to US10/996,472 priority patent/US7042069B2/en
Publication of JP2005159235A publication Critical patent/JP2005159235A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 本発明の目的は、リード同士の接触を防止することにある。
【解決手段】 複数のリードは、２つ又はそれ以上の第１のリード２２からそれぞれ構成される複数のリードグループＧと、複数の第２のリード２４と、を含む。それぞれの第２のリード２４は、隣同士の一対のリードグループＧの間に位置する。それぞれのリードグループＧの最も離れた一対の第１のリード２２は、それぞれ、相互間に第１の間隔Ｄ１をあけて位置する第１の部分２６と、第１の間隔Ｄ１よりも小さい第２の間隔Ｄ２をあけて位置する第２の部分２８と、を含む。それぞれの第２のリード２４は、隣同士の一対のリードグループＧの第１の部分２６同士に挟まれた領域３０を避けて配置され、隣同士の一対のリードグループの第２の部分２８同士に挟まれた領域３２に配置される部分を有する。
【選択図】 図２

Description

本発明は、半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器に関する。
ＣＯＦ（Chip On Film）などの実装形態では、半導体チップの電極にリードが電気的に接合されている。近年、電極のピッチが狭くなってきており、これに対応してリードのピッチを狭くしなければならない。しかしながら、電極との接合部付近でリードが変形しやすいことを考慮すると、狭ピッチ化には限界があり、リード同士が接触しないようにすることが難しかった。
特開平７−２３５５６４号公報 特開平７−２７３１１９号公報
本発明の目的は、リード同士の接触を防止することにある。
（１）本発明に係る半導体装置は、複数のリードが形成されてなる基板と、
複数の電極を有し、前記リードと前記電極が対向するとともに電気的に接続されるように前記基板に搭載されてなる半導体チップと、
を有し、
前記複数のリードは、２つ又はそれ以上の第１のリードからそれぞれ構成される複数のリードグループと、複数の第２のリードと、を含み、
それぞれの前記第２のリードは、隣同士の一対の前記リードグループの間に位置し、
それぞれの前記リードグループの最も離れた一対の前記第１のリードは、それぞれ、相互間に第１の間隔をあけて位置する第１の部分と、前記第１の間隔よりも小さい第２の間隔をあけて位置する第２の部分と、を含み、
それぞれの前記第２のリードは、隣同士の一対の前記リードグループの前記第１の部分同士に挟まれた領域を避けて配置され、隣同士の一対の前記リードグループの前記第２の部分同士に挟まれた領域に配置される部分を有する。本発明によれば、リードグループの最も離れた一対の第１のリードの第２の部分は、比較的小さい間隔で配置されている。したがって、隣同士のリードグループの第２の部分同士の間には、比較的広い間隔の領域が確保される。この領域に第２のリードが配置されるので、第１及び第２のリードの接触を避けることができる。
（２）この半導体装置において、
隣同士の一対の前記第２のリードは、１つの前記リードグループを挟むように配置され、
それぞれの前記リードグループの最も離れた一対の前記第１のリードは、前記第１の間隔が、前記隣同士の一対の前記第２のリードの間隔以上になるように形成されていてもよい。
（３）この半導体装置において、
前記複数のリードグループは、第１のリードグループと、第２のリードグループと、を含み、
前記第２のリードは、先端が１つの直線を超えないように形成され、
前記第１のリードグループの最も離れた一対の前記第１のリードの前記第１の部分は、前記第２のリードグループの最も離れた一対の前記第１のリードの前記第１の部分よりも、前記直線に近い位置に配置されていてもよい。
（４）この半導体装置において、
それぞれの前記リードグループは、３つ以上の前記第１のリードを含み、
それぞれの前記リードグループの最も離れた一対の前記第１のリードは、前記最も離れた一対の前記第１のリードに挟まれた残りの前記第１のリードとは長さが異なっていてもよい。
（５）本発明に係る電子モジュールは、上記半導体装置が取り付けられてなる。
（６）本発明に係る電子機器は、上記半導体装置を有する。
（７）本発明に係る配線基板は、基板と、
前記基板に形成されてなる複数のリードと、
を有し、
前記複数のリードは、２つ又はそれ以上の第１のリードからそれぞれ構成される複数のリードグループと、複数の第２のリードと、を含み、
それぞれの前記第２のリードは、隣同士の一対の前記リードグループの間に位置し、
それぞれの前記リードグループの最も離れた一対の前記第１のリードは、それぞれ、相互間に第１の間隔をあけて位置する第１の部分と、前記第１の間隔よりも小さい第２の間隔をあけて位置する第２の部分と、を含み、
それぞれの前記第２のリードは、隣同士の一対の前記リードグループの前記第１の部分同士に挟まれた領域を避けて配置され、隣同士の一対の前記リードグループの前記第２の部分同士に挟まれた領域に配置される部分を有する。本発明によれば、リードグループの最も離れた一対の第１のリードの第２の部分は、比較的小さい間隔で配置されている。したがって、隣同士のリードグループの第２の部分同士の間には、比較的広い間隔の領域が確保される。この領域に第２のリードが配置されるので、第１及び第２のリードの接触を避けることができる。
（８）この配線基板において、
隣同士の一対の前記第２のリードは、１つの前記リードグループを挟むように配置され、
それぞれの前記リードグループの最も離れた一対の前記第１のリードは、前記第１の間隔が、前記隣同士の一対の前記第２のリードの間隔以上になるように形成されていてもよい。
（９）この配線基板において、
前記複数のリードグループは、第１のリードグループと、第２のリードグループと、を含み、
前記第２のリードは、先端が１つの直線を超えないように形成され、
前記第１のリードグループの最も離れた一対の前記第１のリードの前記第１の部分は、前記第２のリードグループの最も離れた一対の前記第１のリードの前記第１の部分よりも、前記直線に近い位置に配置されていてもよい。
（１０）この配線基板において、
それぞれの前記リードグループは、３つ以上の前記第１のリードを含み、
それぞれの前記リードグループの最も離れた一対の前記第１のリードは、前記最も離れた一対の前記第１のリードに挟まれた残りの前記第１のリードとは長さが異なっていてもよい。
（１１）本発明に係る半導体装置の製造方法は、複数の電極を有する半導体チップを、複数のリードが形成された基板に、前記電極が前記リードに対向するように搭載すること、及び、
前記電極と前記リードを接合すること、
を含み、
前記複数のリードは、２つ又はそれ以上の第１のリードからそれぞれ構成される複数のリードグループと、複数の第２のリードと、を含み、
それぞれの前記第２のリードは、隣同士の一対の前記リードグループの間に位置し、
それぞれの前記リードグループの最も離れた一対の前記第１のリードは、それぞれ、相互間に第１の間隔をあけて位置する第１の部分と、前記第１の間隔よりも小さい第２の間隔をあけて位置する第２の部分と、を含み、
それぞれの前記第２のリードは、隣同士の一対の前記リードグループの前記第１の部分同士に挟まれた領域を避けて配置され、隣同士の一対の前記リードグループの前記第２の部分同士に挟まれた領域に配置される部分を有する。本発明によれば、リードグループの最も離れた一対の第１のリードの第２の部分は、比較的小さい間隔で配置されている。したがって、隣同士のリードグループの第２の部分同士の間には、比較的広い間隔の領域が確保される。この領域に第２のリードが配置されるので、第１及び第２のリードの接触を避けることができる。
以下、本発明の実施の形態を、図面を参照して説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置を説明する図である。図２は、図１に示す半導体装置の一点鎖線で囲んだ部分の拡大図であり、図３は、図２に示すもののIII-III線断面図である。
半導体装置は、半導体チップ１０を有する。半導体チップ１０は、長方形の面を有する形状（直方体）であってもよい。半導体チップ１０には集積回路１２が形成されている。集積回路１２を覆うように、図示しないパッシベーション膜（電気的絶縁膜）が形成されていてもよい。
半導体チップ１０は、第１の直線Ｌ１に沿って並ぶ電極１４を有する。電極１４は一列に並んでいる。第１の直線Ｌ１は、半導体チップ１０の縁（例えば長方形の面の長辺）に平行な直線であってもよい。電極１４は、第１の直線Ｌ１によって区画される一対の領域のうち、半導体チップ１０の中央に近い側に配列されていてもよい。電極１４は、不均等なピッチで配列されていてもよい。例えば、図２に示すように、電極１４を、隣同士の電極のピッチがＰ１，Ｐ２（Ｐ１＜Ｐ２）となるように配列してもよい。電極１４を２つ以上（図２では２つ）の電極ごとに区分けしたときに、区分けされた２つ以上の電極１４のピッチがＰ１であり、区分けされた２つ以上の電極１４とその隣の電極１４とのピッチがＰ２である。
半導体チップ１０は、第２の直線Ｌ２に沿って並ぶ電極１６を有する。電極１６は一列に並んでいる。第２の直線Ｌ２は、半導体チップ１０の縁（例えば長方形の面の長辺）に平行な直線であってもよい。第２の直線Ｌ２は、第１の直線Ｌ１よりも半導体チップ１０の端部近くに位置するものであってもよい。電極１６は、第２の直線Ｌ２と半導体チップ１０の縁との間に配列されていてもよい。電極１６は、等ピッチで配列されていてもよい。
第１及び第２の直線Ｌ１，Ｌ２は平行に延びている。電極１４，１６は、第１及び第２の直線Ｌ１，Ｌ２間の領域１８を挟む両側にそれぞれ配置されている。電極１４，１６は、パッド及びその上に設けられたバンプであってもよく、金や銅などの金属で形成されていてもよい。電極１４，１６は、半導体チップ１０の内部に電気的に接続されており、電極１４，１６のうち２つ以上の電極（全ての電極又は全てではないが複数の電極）は、集積回路１２に電気的に接続されている。電極１４，１６は、図示しないパッシベーション膜から露出するように形成されていてもよい。
半導体装置は、基板２０を有する。基板２０は、フィルムやプレートであってもよい。基板２０は、半導体チップ１０よりも熱膨張率（例えば線膨張率）が大きい材料で形成されている。基板２０は、半導体チップ１０よりも熱伝導率が低いなどの理由で、放熱性が低くてもよい。基板２０は、ポリイミド樹脂などの樹脂で形成されていてもよいし、樹脂などの有機材料及び無機材料の混合材料で形成されてもよい。
基板２０に半導体チップ１０が搭載されている。半導体チップ１０の実装形態は、ＣＯＦ（Chip On Film）であってもよい。半導体チップ１０の電極１４，１６を有する面が基板２０に対向している。
基板２０には、複数のリード（複数の第１及び第２のリード２２，２４を含む。）が形成されてなる。第１及び第２のリード２２，２４（その一部分）は、それぞれ、電極１４，１６（その一部分）と対向しており、接合されていてもよい。接合とは、両者の材料からなる金属共晶を形成する接合のみならず、両者間に導電粒子が介在する接合も含む。
第１のリード２２は、電極１４が並ぶ基準となる第１の直線Ｌ１に交差（例えば直交）するように延びている。第１のリード２２は、第２の直線Ｌ２に近づく方向に、電極１４から引き出され、第２の直線Ｌ２と交差している。第１のリード２２は、第１及び第２の直線Ｌ１，Ｌ２間の領域１８で屈曲するように形成されている。ここで、屈曲とは角を有しないように曲がった形状であってもよい。角を有しないことによって、第１のリード２２は、変形しても応力が局部的に集中しないので断線しにくくなっている。第１のリード２２は、第１及び第２の直線Ｌ１，Ｌ２間の領域１８内の部分を除き、設計上（電極１４との接合前に）、直線状（屈曲しないよう）に形成されていてもよい。
２つ又はそれ以上の第１のリード２２によって、１つのリードグループＧが構成され、複数の第１のリード２２は、複数のリードグループＧに分けることができる。それぞれのリードグループＧの最も離れた一対の第１のリード２２（図２の例では両方の第１のリード２２）は、それぞれ、相互間に第１の間隔Ｄ１をあけて位置する第１の部分２６を含み、さらに、第２の間隔Ｄ２をあけて位置する第２の部分２８を含む。第２の間隔Ｄ２は、第１の間隔Ｄ１よりも小さい。
第２のリード２４は、電極１６が並ぶ基準となる第２の直線Ｌ２に交差（例えば直交）する方向に延びている。第２のリード２４は、電極１４（あるいは第１の直線Ｌ１）から離れる方向に引き出されている。
第２のリード２４は、隣同士の一対のリードグループＧの間に位置する。各第２のリード２４は、隣同士の一対のリードグループＧの第１の部分２６同士に挟まれた領域３０を避けて配置されている。各第２のリード２４（その全体又は一部）は、隣同士の一対のリードグループＧの第２の部分２８同士に挟まれた領域３２に配置されている。
図２に示すように、１つのリードグループＧにおいて、一対の第１の部分２６が比較的広い第１の間隔Ｄ１（Ｄ２＜Ｄ１）をあけて配置されている。したがって、隣同士の一対のリードグループＧの間の領域３０は、領域３２と比較して狭くなっている。一方、１つのリードグループＧにおいて、一対の第２の部分２８が比較的狭い第２の間隔Ｄ２（Ｄ２＜Ｄ１）をあけて配置されている。したがって、隣同士の一対のリードグループＧの間の領域３２は、領域３０と比較して広くなっている。本実施の形態によれば、比較的広い領域３２に第２のリード２４が配置されるので、第１及び第２のリード２２，２４の接触を避けることができる。
図２において、第２のリード２４の右隣に、第１のリード２２が、領域１８で、半導体チップ１０の右方向（図１参照）に屈曲して引き出されている。一般化して言うと、第２のリード２４の隣（第１及び第２の直線Ｌ１，Ｌ２に沿った方向の半導体チップ１０の両端部のうち近い方の端部方向の隣）に、第１のリード２２が、第１及び第２の直線Ｌ１，Ｌ２間の領域１８で、半導体チップ１０の近い方の端部方向に屈曲して引き出されている。１つのリードグループＧにおいて、２つ又はそれ以上の第１のリード２２のうち最も離れた一対のリード（図２の例では両方の第１のリード２２）は、第１及び第２の直線Ｌ１，Ｌ２間の領域１８で、相互に接近する方向に屈曲して引き出されている。
第１及び第２のリード２２，２４の少なくとも一方は、銅などの金属で形成されている。第１のリード２２（又は第２のリード２４）の、全体が基板２０に付着していてもよいし、少なくとも半導体チップ１０とオーバーラップする部分が基板２０に付着してもよい。付着とは、接着剤を介する貼り付けのみならず、基板２０に直接密着することも含む。
図３に示すように、半導体チップ１０と基板２０との間には樹脂（アンダーフィル材又は接着剤）３４が設けられてもよい。樹脂３４は、収縮力によって電極１４，１６及び第１及び第２のリード２２，２４を相互に圧接させてもよい。樹脂３４は、半導体チップ１０と基板２０との間で、両者の熱膨張率の差によって生じる応力を分散又は吸収するものであってもよい。第１のリード２２が、角を有しないように曲がっていれば、樹脂３４を設けるときに、その前駆体（液体又はペースト）の流動性又は充填性がよい。
本実施の形態に係る配線基板は、基板２０とリード（第１及び第２のリード２２，２４）を含む。これらの詳細は、上述した通りである。
本実施の形態に係る半導体装置の製造方法は、上述した半導体チップ１０を、上述した基板２０に搭載することを含む。また、電極１４，１６と第１及び第２のリード２２，２４を接合する。半導体装置の製造方法は、上述した半導体装置の説明から導き出すことができるプロセスを含んでもよい。
図４は、本実施の形態に係る半導体装置の変形例を説明する図である。本変形例では、２つを超える（図４では３つの）第１リード２２，４０によってリードグループＧが構成されている。１つのリードグループＧにおいて、２つ又はそれ以上の第１のリード２２、４０のうち最も離れた一対のリード（図４の例では両方の第１のリード２２）を除くリード（例えば中央に位置する第１のリード４０）は、真っ直ぐに延びるものであってもよい。これ以外の点について、本変形例に係る半導体装置及びその製造方法並びに配線基板には、上述した実施の形態で説明した内容が該当する。
図５は、本実施の形態に係る半導体装置の他の変形例を説明する図である。本変形例では、２つを超える（図５では３つの）第１リード２２，４２によってリードグループＧが構成されている。１つのリードグループＧにおいて、２つ又はそれ以上の第１のリード２２、４２のうち最も離れた一対のリード（図５の例では両方の第１のリード２２）を除くリード（例えば中央に位置する第１のリード４２）は、真っ直ぐに延びるものであってもよい。第１リード２２，４２は長さが異なっている。１つのリードグループＧにおいて、２つ又はそれ以上の第１のリード２２、４２のうち最も離れた一対のリード（図５の例では両方の第１のリード２２）は、これらを除くリード（例えば中央に位置する第１のリード４２）とは長さが異なる。例えば、第１のリード４２は、第１のリード２２よりも長くてもよい。この場合、長い第１のリード４２に対応して、複数の電極１４の並びとは別に、複数の電極４４が並んでいてもよい。これ以外の点について、本変形例に係る半導体装置及びその製造方法並びに配線基板には、上述した実施の形態及び変形例で説明した内容が該当する。
（第２の実施の形態）
図６は、本発明の第２の実施の形態に係る半導体装置を説明する図である。本実施の形態では、第１の実施の形態で使用した用語と同じ用語（符号を除く）には、同じ内容が該当する。本実施の形態では、隣同士の一対の第２のリード５０は、１つのリードグループＧを挟むように配置されている。それぞれのリードグループＧにおいて、最も離れた一対の第１のリード５２は、第１の間隔Ｄ１１が、１つのリードグループＧを挟む一対の第２のリード５０の間隔Ｄ２２以上（Ｄ２２≦Ｄ１１）になるように形成されている。これ以外の点について、本実施の形態に係る半導体装置及びその製造方法並びに配線基板には、第１の実施の形態及びその変形例で説明した内容が該当する。
図７は、本実施の形態に係る半導体装置の変形例を説明する図である。本変形例では、２つを超える（図７では３つの）第１リード５２，５４によってリードグループＧが構成されている。１つのリードグループＧにおいて、２つ又はそれ以上の第１のリード５２、５４のうち最も離れた一対のリード（図７の例では両方の第１のリード５２）を除くリード（例えば中央に位置する第１のリード５２）は、真っ直ぐに延びるものであってもよい。これ以外の点について、本変形例に係る半導体装置及びその製造方法並びに配線基板には、第２の実施の形態で説明した内容が該当する。
（第３の実施の形態）
図８は、本発明の第３の実施の形態に係る半導体装置を説明する図である。本実施の形態では、第１の実施の形態で使用した用語と同じ用語（符号を除く）には、同じ内容が該当する。本実施の形態で、複数のリードグループは、第１のリードグループＧ１と、第２のリードグループＧ２と、を含む。第１及び第２のリードグループＧ１，Ｇ２は交互に配置されている。すなわち、１つの第１のリードグループＧ１を挟むように一対の第２のリードグループＧ２が配置され、１つの第２のリードグループＧ２を挟むように一対の第１のリードグループＧ１が配置されている。
本実施の形態では、第２のリードと対向して電気的に接続される電極６２よりも、半導体チップ６４の縁から遠くなるように位置する直線Ｌを引く。第２のリード６０は、先端（複数の先端のうち電極（対向して電気的に接続される電極）６２に最も近い先端）が、直線Ｌを超えないように（直線Ｌよりも半導体チップ６４の縁に近い位置に）配置されている。
第１のリードグループＧ１の最も離れた一対の第１のリード７０の第１の部分７２（そのうち直線Ｌから最も遠い部分）は、第２のリードグループＧ２の最も離れた一対の第１のリード８０の第１の部分８２（そのうち直線Ｌから最も遠い部分）よりも、直線Ｌに近い位置に配置されている。
第１のリードグループＧ１の全ての第１のリード７０の第１の部分７２（そのうち直線Ｌから最も遠い部分）が、第２のリードグループＧ２の全ての第１のリード８０の第１の部分８２（そのうち直線Ｌから最も遠い部分）よりも、直線Ｌに近い位置に配置されていてもよい。これ以外の点について、本変形例に係る半導体装置及びその製造方法並びに配線基板には、第２の実施の形態で説明した内容が該当する。
（その他の実施の形態）
図９には、上述した実施の形態で説明した半導体装置１が取り付けられた電子モジュール（例えば液晶モジュール）１０００が示されている。この半導体装置を有する電子機器として、図１０にはノート型パーソナルコンピュータ２０００が示され、図１１には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
図１は、本発明の第１の実施の形態に係る半導体装置を説明する図である。 図２は、図１に示す半導体装置の一点鎖線で囲んだ部分の拡大図である。 図３は、図２に示すもののIII-III線断面図である。 図４は、第１の実施の形態に係る半導体装置の変形例を説明する図である。 図５は、第１の実施の形態に係る半導体装置の他の変形例を説明する図である。 図６は、本発明の第２の実施の形態に係る半導体装置を説明する図である。 図７は、第２の実施の形態に係る半導体装置の変形例を説明する図である。 図８は、本発明の第３の実施の形態に係る半導体装置を説明する図である。 図９は、本実施の形態に係る半導体装置が取り付けられた電子モジュールを示す図である。 図１０は、本実施の形態に係る半導体装置を有する電子機器を示す図である。 図１１は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
符号の説明
１０…半導体チップ １２…集積回路 １４…電極 １６…電極 １８…領域 ２０…基板 ２２…第１のリード ２４…第２のリード ２６…第１の部分 ２８…第２の部分 ３０…領域 ３２…領域 ３４…樹脂 ４０…第１のリード ４２…第１のリード ４４…電極 ５０…第２のリード ５２…第１のリード ５４…第１のリード ６０…第２のリード ６２…電極 ６４…半導体チップ ７０…第１のリード ７２…第１の部分 ８０…第１のリード ８２…第１の部分

Claims (11)

  1. 複数のリードが形成されてなる基板と、
    複数の電極を有し、前記リードと前記電極が対向するとともに電気的に接続されるように前記基板に搭載されてなる半導体チップと、
    を有し、
    前記複数のリードは、２つ又はそれ以上の第１のリードからそれぞれ構成される複数のリードグループと、複数の第２のリードと、を含み、
    それぞれの前記第２のリードは、隣同士の一対の前記リードグループの間に位置し、
    それぞれの前記リードグループの最も離れた一対の前記第１のリードは、それぞれ、相互間に第１の間隔をあけて位置する第１の部分と、前記第１の間隔よりも小さい第２の間隔をあけて位置する第２の部分と、を含み、
    それぞれの前記第２のリードは、隣同士の一対の前記リードグループの前記第１の部分同士に挟まれた領域を避けて配置され、隣同士の一対の前記リードグループの前記第２の部分同士に挟まれた領域に配置される部分を有する半導体装置。
  2. 請求項１記載の半導体装置において、
    隣同士の一対の前記第２のリードは、１つの前記リードグループを挟むように配置され、
    それぞれの前記リードグループの最も離れた一対の前記第１のリードは、前記第１の間隔が、前記隣同士の一対の前記第２のリードの間隔以上になるように形成されてなる半導体装置。
  3. 請求項１又は請求項２記載の半導体装置において、
    前記複数のリードグループは、第１のリードグループと、第２のリードグループと、を含み、
    前記第２のリードは、先端が１つの直線を超えないように形成され、
    前記第１のリードグループの最も離れた一対の前記第１のリードの前記第１の部分は、前記第２のリードグループの最も離れた一対の前記第１のリードの前記第１の部分よりも、前記直線に近い位置に配置されてなる半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置において、
    それぞれの前記リードグループは、３つ以上の前記第１のリードを含み、
    それぞれの前記リードグループの最も離れた一対の前記第１のリードは、前記最も離れた一対の前記第１のリードに挟まれた残りの前記第１のリードとは長さが異なる半導体装置。
  5. 請求項１から請求項４のいずれかに記載の半導体装置が取り付けられてなる電子モジュール。
  6. 請求項１から請求項４のいずれかに記載の半導体装置を有する電子機器。
  7. 基板と、
    前記基板に形成されてなる複数のリードと、
    を有し、
    前記複数のリードは、２つ又はそれ以上の第１のリードからそれぞれ構成される複数のリードグループと、複数の第２のリードと、を含み、
    それぞれの前記第２のリードは、隣同士の一対の前記リードグループの間に位置し、
    それぞれの前記リードグループの最も離れた一対の前記第１のリードは、それぞれ、相互間に第１の間隔をあけて位置する第１の部分と、前記第１の間隔よりも小さい第２の間隔をあけて位置する第２の部分と、を含み、
    それぞれの前記第２のリードは、隣同士の一対の前記リードグループの前記第１の部分同士に挟まれた領域を避けて配置され、隣同士の一対の前記リードグループの前記第２の部分同士に挟まれた領域に配置される部分を有する配線基板。
  8. 請求項７記載の配線基板において、
    隣同士の一対の前記第２のリードは、１つの前記リードグループを挟むように配置され、
    それぞれの前記リードグループの最も離れた一対の前記第１のリードは、前記第１の間隔が、前記隣同士の一対の前記第２のリードの間隔以上になるように形成されてなる配線基板。
  9. 請求項７又は請求項８記載の配線基板において、
    前記複数のリードグループは、第１のリードグループと、第２のリードグループと、を含み、
    前記第２のリードは、先端が１つの直線を超えないように形成され、
    前記第１のリードグループの最も離れた一対の前記第１のリードの前記第１の部分は、前記第２のリードグループの最も離れた一対の前記第１のリードの前記第１の部分よりも、前記直線に近い位置に配置されてなる配線基板。
  10. 請求項７から請求項９のいずれかに記載の配線基板において、
    それぞれの前記リードグループは、３つ以上の前記第１のリードを含み、
    それぞれの前記リードグループの最も離れた一対の前記第１のリードは、前記最も離れた一対の前記第１のリードに挟まれた残りの前記第１のリードとは長さが異なる配線基板。
  11. 複数の電極を有する半導体チップを、複数のリードが形成された基板に、前記電極が前記リードに対向するように搭載すること、及び、
    前記電極と前記リードを接合すること、
    を含み、
    前記複数のリードは、２つ又はそれ以上の第１のリードからそれぞれ構成される複数のリードグループと、複数の第２のリードと、を含み、
    それぞれの前記第２のリードは、隣同士の一対の前記リードグループの間に位置し、
    それぞれの前記リードグループの最も離れた一対の前記第１のリードは、それぞれ、相互間に第１の間隔をあけて位置する第１の部分と、前記第１の間隔よりも小さい第２の間隔をあけて位置する第２の部分と、を含み、
    それぞれの前記第２のリードは、隣同士の一対の前記リードグループの前記第１の部分同士に挟まれた領域を避けて配置され、隣同士の一対の前記リードグループの前記第２の部分同士に挟まれた領域に配置される部分を有する半導体装置の製造方法。
JP2003399136A 2003-11-28 2003-11-28 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器 Withdrawn JP2005159235A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003399136A JP2005159235A (ja) 2003-11-28 2003-11-28 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
US10/996,472 US7042069B2 (en) 2003-11-28 2004-11-26 Semiconductor device and method of manufacturing same, wiring board, electronic module, and electronic instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003399136A JP2005159235A (ja) 2003-11-28 2003-11-28 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器

Publications (1)

Publication Number Publication Date
JP2005159235A true JP2005159235A (ja) 2005-06-16

Family

ID=34696774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003399136A Withdrawn JP2005159235A (ja) 2003-11-28 2003-11-28 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器

Country Status (2)

Country Link
US (1) US7042069B2 (ja)
JP (1) JP2005159235A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788415B1 (ko) * 2006-03-31 2007-12-24 삼성전자주식회사 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
JP2011129875A (ja) * 2009-11-20 2011-06-30 Panasonic Corp 半導体装置及びそのリードフレーム
US9364326B2 (en) 2011-06-29 2016-06-14 Mitralix Ltd. Heart valve repair devices and methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2969301B2 (ja) * 1991-08-09 1999-11-02 日本テキサス・インスツルメンツ株式会社 半導体装置
JPH0684992A (ja) * 1992-08-31 1994-03-25 Kyocera Corp 半導体チップの実装方法
JPH07235564A (ja) * 1993-12-27 1995-09-05 Toshiba Corp 半導体装置
JPH07273119A (ja) 1994-03-29 1995-10-20 Toshiba Corp 半導体装置
JP3425898B2 (ja) * 1999-07-09 2003-07-14 Ｎｅｃエレクトロニクス株式会社 エリアアレイ型半導体装置
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
DE10014306B4 (de) * 2000-03-23 2005-12-22 Infineon Technologies Ag Systemträger für einen Halbleiterchip mit einem Leiterrahmen
US6674156B1 (en) * 2001-02-09 2004-01-06 National Semiconductor Corporation Multiple row fine pitch leadless leadframe package with use of half-etch process
US6664483B2 (en) * 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
JP4271435B2 (ja) 2002-12-09 2009-06-03 シャープ株式会社 半導体装置

Also Published As

Publication number Publication date
US20050140014A1 (en) 2005-06-30
US7042069B2 (en) 2006-05-09

Similar Documents

Publication Publication Date Title
US7821115B2 (en) Tape carrier package including a heat dissipation element
US7193328B2 (en) Semiconductor device
JP7441287B2 (ja) 半導体装置
JP4740708B2 (ja) 配線基板、及び半導体装置
JP3722223B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP4071782B2 (ja) 半導体装置
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
JP6048238B2 (ja) 電子装置
JP3736638B2 (ja) 半導体装置、電子モジュール及び電子機器
JP2005159235A (ja) 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
JP5466966B2 (ja) 配線板、半導体装置、半導体モジュール及びディスプレイ装置
JP4699089B2 (ja) チップオンフィルム半導体装置
JP2012028636A (ja) テープキャリア基板及び該テープキャリア基板を備えた半導体装置
JP3687674B2 (ja) 半導体装置、半導体チップ、電子モジュール並びに電子機器
US6608387B2 (en) Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate
JP3698155B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP2011159888A (ja) 半導体装置
JP2006332415A (ja) 半導体装置
JP2007214294A (ja) 配線基板および半導体装置
JP2000236163A (ja) 半導体装置
JP2004356647A (ja) 集積回路チップ、電子デバイス及びその製造方法並びに電子機器
JP2006128159A (ja) 可撓配線板
JP2007180233A (ja) 配線基板とその製造方法及び半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050506