JP2969301B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2969301B2 JP2969301B2 JP3224964A JP22496491A JP2969301B2 JP 2969301 B2 JP2969301 B2 JP 2969301B2 JP 3224964 A JP3224964 A JP 3224964A JP 22496491 A JP22496491 A JP 22496491A JP 2969301 B2 JP2969301 B2 JP 2969301B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- bus bar
- bonding
- row
- pad row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
(Lead On Chip)構造のパッケージに関するものであ
る。
ージとして、ICチップ上にリードフレームを乗せるL
OC構造のものが知られている。これを例えば図7〜図
10について説明する。
ミックRAM)を示したが、多数のAlボンディングパ
ッド1がICチップ10の中央部において一直線状に配
列されている。このパッド列の両側には夫々 バスバー
と称される電源線2、3と多数の信号線(リード)4、
5とが配置されている。これらはFe−Ni合金又はC
uからなっている。
される一方、各信号線4、5はアド
ボンディングパッド列の一方(左)側ではボンディング
ワイヤ6、7で、他方(右)側ではボンディングワイヤ
8、9で夫々ワイヤボンディングにより行われるが、図
8に明示するように、信号線4、5と各パッド1とを接
続するワイヤ7、9が夫々バスバー2、3上をまたいで
しまう。
い場合にバスバー2、3に接触し、信号線とバスバーが
ショートする危険性がある。これを防ぐには、ワイヤ
7、9の高さを十分大きくする必要があるが、このよう
にするとパッケージが厚くなり、その薄型化に支障が生
じる。
ディングワイヤを用いないTAB方式で接続する場合、
図9及び図10のように、やはりバスバー2、3をまたい
で各信号線4、5をパッド1上にまで延設しなければな
らない。図9中の×印はボンディング部分を示すが、具
体的には図10のように、パッド1上に設けたバンプ電極
11を介して信号線が圧着される。
信号線がバスバーをまたぐ構造は実現困難である。
たリードフレームは、図11に示すように、ICチップ10
上にボンディングパッドBPを左右に一列ずつ配置し、
各列のパッドの両側に夫々信号線3A1とバスバー3A
2を設けたものである。そして、ボンディングワイヤW
による接続は、各パッド列において、一方側では信号線
と、他方側ではバスバーと行っている。このため、上述
したようにワイヤがバスバー上をまたぐことはなく、信
号線−バスバー間のショートは一応回避できる。
列のパッドに対して信号線3A1は片側のみにしか配設
することができないので、効率が悪く、レイアウト面で
も制約を受ける。しかも、各信号線間はピン数が増加す
るに伴って狭くなり、余裕が少なくなる。
ショートをなくし、パッケージの薄型化、TAB化を可
能とし、かつ効率よく接続が可能で信号線の配列も容易
であるパッケージ構造の半導体装置を提供することにあ
る。
ンディングパッドがほぼ直線状に配置されているパッド
列を有する半導体チップと、前記半導体チップに対する
電源電圧の供給のためのバスバーと前記半導体チップに
対する各種信号の入出力のための複数のリードとを有す
るリードフレームとを含み、前記バスバーは、前記パッ
ド列の一方の側に位置する第1の部分と、前記パッド列
の他方の側に位置する第2の部分と、前記パッド列を横
切って前記第1の部分と前記第2の部分とを接続する第
3の部分とを有し、前記パッド列の一方の側に位置する
各々の前記リードは、前記バスバーが他方の側に位置す
る前記パッド列の領域における各対応する前記ボンディ
ングパッドに電気的に接続されており、前記パッド列の
他方の側に位置する各々の前記リードは、前記バスバー
が一方の側に位置する前記パッド列の領域における各対
応する前記ボンディングパッドに電気的に接続されてい
る半導体装置に係わるものである。
適用した第1の実施例を示すものである。
造であるが、図1に示すように、多数のAlボンディン
グパッド1が一直線状に一列に配されていると共に、複
数(例えば3つ)のパッドをブロック化し、各ブロック
20間においてバスバー2(Vss用)、3(V
cc用)を一方の側から他方の側へ、更には一方の側へ
と交互に横切らせて折曲させている。そして、これらの
折曲部2a、2b及び3a、3bはコ字状又は逆コ字状
をなし、各折曲部の領域21内には、上記各ブロックの
パッド1が存在している。バスバー2、3や信号線4、
5はFe−Ni合金又はCu等からなっている。
信号線5と他方の信号線4が夫々延設されていて、パッ
ド1の近傍にボンディング部5aと4aが配設されてい
る。
1つはバスバー2又は3に、他の2つは信号線4又は5
に夫々ワイヤ7、8、6、9でボンディングされてお
り、これらのボンディングはバスバーの片側でのみ行わ
れる。
ヤがバスバー上をまたぐことはなく、信号線−バスバー
間のショートが生じることはない。そして、各ワイヤの
高さは可能な限り低くすることができるから、パッケー
ジを薄型化するのに好都合となる。
を共に配置しているので、所定のパッドを選択して所定
の信号線にパッド列の両側で夫々接続すればよく、1つ
のパッド列を有効に利用できる。しかも、チップ上にお
いてボンディングに必要な面積を減らすことができる。
特に、上記のように、バスバーの折曲領域21内に信号線
4、5を延設しているために、図11で示した如きパター
ンに比べ必要面積(特にチップ左右方向での面積)を大
きく減らせる。
も、各側において各信号線4間、各信号線5間のピッチ
又は間隔が上記折曲領域21の存在によって広くなるか
ら、余裕をもって配置することができることになる。
きるTAB方式に本発明を適用した実施例を示すもので
ある。
(例えばAlパッド1上にTi蒸着、更にAuメッキを
かけたもの)が設けられ、このバンプ電極上に、フィル
ムテープ30に保持されたバスバー2、3の折曲部2a、
3a、信号線のボンディング部4a、5aが夫々圧着さ
れている(32は接着剤である)。これによって、各パッ
ドとバスバー及び信号線との間が接続される。
は、図9及び図10で示したように信号線がバスバー上を
またぐことなしに良好な接続が可能となる。そして、図
1〜図3で述べた例と同様の効果も奏することができ
る。
施例を示すものである。
2、3の折曲形状を変更し、台形状又は逆台形状として
いる。従って、上述した例と同様の効果が得られると共
に、斜めの折曲部2a、3a及び2b、3bの存在によ
って、これらの折曲部に対して信号線の斜辺部4b、5
bをレイアウト上からみて接近させても差支えなく、設
計が容易となる。
は本発明の技術的思想に基づいて更に変形が可能であ
る。
するバスバーの折曲形状を三角形、円弧状等に変更でき
ることをはじめ、パッドの配置、個数、その列の状態
(上述の一直線に限らず、多少折れ曲がっていたり、曲
線状であってもよい。)も様々に変更してよい。
メガ、64メガ等)だけでなく、その他の種々のデバイス
にも適用可能である。
に配されたボンディングパッド列に対して一方の側から
他方の側へ、他方の側から一方の側へと交互に折曲げて
両側に配されたバスバー(電源線)と、ボンディングパ
ッド列からみてバスバーとは反対側に配された各リード
(信号線)とがそれぞれ対応するボンディングパッドに
電気的に接続されるため、リード用のボンディングワイ
ヤがバスバーをまたぐことはなく、リード−バスバー間
のショートが生じるおそれはない。そして、各ワイヤの
高さは可能な限り低くすることができ、パッケージの薄
型化に有利である。しかしも、TAB化も可能であり、
薄型化にとって一層好都合である。
線にパッド列の両側で夫々接続すればよく、1つのパッ
ド列を有効に利用できる。しかも、チップ上においてボ
ンディングに必要な面積を減らすことができる。特に、
バスバーの折曲領域内に信号線を延設しているために、
ボンディングにとって必要な面積を大きく減らすことが
できる。また、各信号線間のピッチ又は間隔が上記折曲
領域の存在によって広くなるから、余裕をもって配置す
ることができることになる。
ージの要部平面図である。
TAB方式)のICパッケージの要部平面図である。
Cパッケージの要部平面図である。
部平面図である。
平面図である。
ムの一部分の平面図である。
Claims (1)
- 【請求項1】 その中央部に複数のボンディングパッド
がほぼ直線状に配置されているパッド列を有する半導体
チップと、前記半導体チップに対する電源電圧の供給の
ためのバスバーと前記半導体チップに対する各種信号の
入出力のための複数のリードとを有するリードフレーム
とを含み、 前記バスバーは、前記パッド列の一方の側に位置する第
1の部分と、前記パッド列の他方の側に位置する第2の
部分と、前記パッド列を横切って前記第1の部分と前記
第2の部分とを接続する第3の部分とを有し、 前記パッド列の一方の側に位置する各々の前記リード
は、前記バスバーが他方の側に位置する前記パッド列の
領域における各対応する前記ボンディングパッドに電気
的に接続されており、 前記パッド列の他方の側に位置する各々の前記リード
は、前記バスバーが一方の側に位置する前記パッド列の
領域における各対応する前記ボンディングパッドに電気
的に接続されている 半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3224964A JP2969301B2 (ja) | 1991-08-09 | 1991-08-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3224964A JP2969301B2 (ja) | 1991-08-09 | 1991-08-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0547819A JPH0547819A (ja) | 1993-02-26 |
JP2969301B2 true JP2969301B2 (ja) | 1999-11-02 |
Family
ID=16821968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3224964A Expired - Fee Related JP2969301B2 (ja) | 1991-08-09 | 1991-08-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2969301B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3048496B2 (ja) * | 1993-04-16 | 2000-06-05 | 株式会社東芝 | 半導体装置 |
US5592020A (en) * | 1993-04-16 | 1997-01-07 | Kabushiki Kaisha Toshiba | Semiconductor device with smaller package having leads with alternating offset projections |
JP2005159235A (ja) * | 2003-11-28 | 2005-06-16 | Seiko Epson Corp | 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器 |
-
1991
- 1991-08-09 JP JP3224964A patent/JP2969301B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0547819A (ja) | 1993-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171761B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
JP2518569B2 (ja) | 半導体装置 | |
US6541846B2 (en) | Dual LOC semiconductor assembly employing floating lead finger structure | |
US20070057350A1 (en) | Semiconductor component and method of assembling the same | |
KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
US7098527B2 (en) | Integrated circuit package electrical enhancement with improved lead frame design | |
JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
US5751057A (en) | Lead on chip lead frame design without jumpover wiring | |
US5804871A (en) | Lead on chip semiconductor device having bus bars and crossing leads | |
JPH0936297A (ja) | 半導体装置及び半導体装置ユニット及び半導体装置用リードフレーム | |
US6686651B1 (en) | Multi-layer leadframe structure | |
JPH0870090A (ja) | 半導体集積回路 | |
JP2969301B2 (ja) | 半導体装置 | |
KR19990062899A (ko) | Loc 패키지 구조를 갖는 플라스틱으로 봉지된 반도체 장치 | |
JPH061801B2 (ja) | リ−ドフレ−ム | |
JP2601228B2 (ja) | 樹脂封止型回路装置の製造方法 | |
JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
JP3470690B2 (ja) | リードフレーム、半導体装置製造用成形金型、半導体装置及び半導体装置の製造方法 | |
JP2971594B2 (ja) | 半導体集積回路装置 | |
JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
JPH06275771A (ja) | 半導体装置およびその半導体装置に組み込まれる半導体チップ | |
JPH04114438A (ja) | 半導体集積回路装置 | |
JPH05226568A (ja) | 半導体装置 | |
JP2936900B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |