JPH0547819A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0547819A
JPH0547819A JP3224964A JP22496491A JPH0547819A JP H0547819 A JPH0547819 A JP H0547819A JP 3224964 A JP3224964 A JP 3224964A JP 22496491 A JP22496491 A JP 22496491A JP H0547819 A JPH0547819 A JP H0547819A
Authority
JP
Japan
Prior art keywords
line
pads
bonding
bent
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3224964A
Other languages
English (en)
Other versions
JP2969301B2 (ja
Inventor
Takayuki Maeda
孝幸 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP3224964A priority Critical patent/JP2969301B2/ja
Publication of JPH0547819A publication Critical patent/JPH0547819A/ja
Application granted granted Critical
Publication of JP2969301B2 publication Critical patent/JP2969301B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【構成】 一線上に配されたボンディングパッド列の一
方側から他方側へ、更には前記一方側へと前記ボンディ
ングパッド列を横切って交互に折曲されながら前記ボン
ディングパッド列に沿って配設された電源線（バスバ
ー）２、３と、この電源線の各折曲部の領域まで延設さ
れて前記一方側及び前記他方側に夫々配設さた一方の信
号線５及び他方の信号線４とを有し、前記電源線の前記
折曲部の領域内に存在するボンディングパッドのうち、
一部分が前記一方の信号線又は前記他方の信号線に接続
されていると共に、他の部分が前記電源線に接続されて
いる半導体装置。 【効果】 信号線−バスバー間のショートをなくし、パ
ッケージの薄型化、ＴＡＢ化を可能とし、かつ効率よく
接続が可能で信号の配列も容易である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置、特にＬＯＣ
（Lead On Chip）構造のパッケージに関するものであ
る。
【０００２】
【従来技術】従来、ＩＣチップを封止するためのパッケ
ージとして、ＩＣチップ上にリードフレームを乗せるＬ
ＯＣ構造のものが知られている。これを例えば図７〜図
10について説明する。
【０００３】図７には、ＬＯＣ構造のＤＲＡＭ（ダイナ
ミックＲＡＭ）を示したが、多数のＡｌボンディングパ
ッド１がＩＣチップ10の 中央部において一直線状に配
列されている。このパッド列の両側には夫々、バスバー
と称される電源線２、３と多数の信号線（リードフレー
ム）４、５とが配置されている。これらはＦｅ−Ｎｉ合
金又はＣｕからなっている。
【０００４】バスバー２、３は電源ＶSS又はＶCCに接続
される一方、各信号線４、５はアド
【０００５】ところが、各パッド１と各線との接続は、
ボンディングパッド列の一方（左）側ではボンディング
ワイヤ６、７で、他方（右）側ではボンディングワイヤ
８、９で夫々ワイヤボンディングにより行われるが、図
８に明示するように、信号線４、５と各パッド１とを接
続するワイヤ７、９が夫々バスバー２、３上をまたいで
しまう。
【０００６】このため、ワイヤ７、９が十分な高さでな
い場合にバスバー２、３に接触し、信号線とバスバーが
ショートする危険性がある。これを防ぐには、ワイヤ
７、９の高さを十分大きくする必要があるが、このよう
にするとパッケージが厚くなり、その薄型化に支障が生
じる。
【０００７】また、パッケージの薄型化のために、ボン
ディングワイヤを用いないＴＡＢ方式で接続する場合、
図９及び図10のように、やはりバスバー２、３をまたい
で各信号線４、５をパッド１上にまで延設しなければな
らない。図９中の×印はボンディング部分を示すが、具
体的には図10のように、パッド１上に設けたバンプ電極
11を介して信号線が圧着される。
【０００８】従って、ＴＡＢ方式の場合、上記のように
信号線がバスバーをまたぐ構造は実現困難である。
【０００９】他方、特開平２−246125号公報に開示され
たリードフレームは、図11に示すように、ＩＣチップ10
上にボンディングパッドＢＰを左右に一列ずつ配置し、
各列のパッドの両側に夫々信号線３Ａ１とバスバー３Ａ
２を設けたものである。そして、ボンディングワイヤＷ
による接続は、各パッド列において、一方側では信号線
と、他方側ではバスバーと行っている。このため、上述
したようにワイヤがバスバー上をまたぐことはなく、信
号線−バスバー間のショートは一応回避できる。
【００１０】しかしながら、図11のパッケージでは、一
列のパッドに対して信号線３Ａ１は片側のみにしか配設
することができないので、効率が悪く、レイアウト面で
も制約を受ける。しかも、各信号線間はピン数が増加す
るに伴って狭くなり、余裕が少なくなる。
【００１１】
【発明の目的】本発明の目的は、信号線−バスバー間の
ショートをなくし、パッケージの薄型化、ＴＡＢ化を可
能とし、かつ効率よく接続が可能で信号線の配列も容易
であるパッケージ構造の半導体装置を提供することにあ
る。
【００１２】
【発明の構成】即ち、本発明は、多数のボンディングパ
ッドがほぼ一線上に列をなして設けられ、このボンディ
ングパッド列の一方側から他方側へ、更には前記一方側
へと前記ボンディングパッド列を横切って交互に折曲さ
れながら前記ボンディングパッド列に沿って配設された
電源線と、この電源線の各折曲部の領域まで延設されて
前記一方側及び前記他方側に夫々配設された一方の信号
線及び他方の信号線とを有し、前記電源線の前記折曲部
の領域内に存在する複数のボンディングパッドのうち、
一部分が前記一方の信号線又は前記他方の信号線に接続
されていると共に、他の一部分が前記電源線に接続され
ている半導体装置に係るものである。
【００１３】
【実施例】以下、本発明の実施例を説明する。
【００１４】図１〜図３は、本発明を例えばＤＲＡＭに
適用した第１の実施例を示すものである。
【００１５】本実施例のパッケージは既述したＬＯＣ構
造であるが、図１に示すように、多数のＡｌボンディン
グパッド１が一直線上に一列に配されていると共に、複
数（例えば３つ）のパッドをブロック化し、各ブロック
20間においてバスバー２（ＶSS用）、３（Ｖcc用）を一
方側から他方側へ、更には一方側へと横切らせて交互に
折曲させている。そして、これらの折曲部２ａ、２ｂ及
び３ａ、３ｂはコ字状又は逆コ字状をなし、各折曲部の
領域21内には、上記各ブロックのパッド１が存在してい
る。バスバー２、３や信号線４、５はＦｅ−ＮｉやＣｕ
等のリードフレームからなっている。
【００１６】また、上記折曲部の領域21内には、一方の
信号線５と他方の信号線４が夫々延設されていて、パッ
ド１の近傍にボンディング部５ａと４ａが配設されてい
る。
【００１７】そして、各ブロックでのパッド１のうち、
１つはバスバー２又は３に、他の２つは信号線４又は５
に夫々ワイヤ７、８、６、９でボンディングされてお
り、これらのボンディングはバスバーの片側でのみ行わ
れる。
【００１８】従って、既述したようにボンディングワイ
ヤがバスバー上をまたぐことはなく、信号線−バスバー
間のショートが生じることはない。そして、各ワイヤの
高さは可能な限り低くすることができるから、パッケー
ジを薄型化するのに好都合となる。
【００１９】また、パッド１の列の両側に信号線４と５
を共に配置しているので、所定のパッドを選択して所定
の信号線にパッド列の両側で夫々接続すればよく、１つ
のパッド列を有効に利用できる。しかも、チップ上にお
いてボンディングに必要な面積を減らすことができる。
特に、上記のように、バスバーの折曲領域21内に信号線
４、５を延設しているために、図11で示した如きパター
ンに比べ必要面積（特にチップ左右方向での面積）を大
きく減らせる。
【００２０】そして、チップの図面上下方向において
も、各側において各信号線４間、各信号線５間のピッチ
又は間隔が上記折曲領域21の存在によって広くなるか
ら、余裕をもって配置することができることになる。
【００２１】図４〜図５は、パッケージを一層薄型化で
きるＴＡＢ方式に本発明を適用した実施例を示すもので
ある。
【００２２】即ち、各パッド１上には夫々バンプ電極31
（例えばＡｌパッド１上にＴｉ蒸着、更にＡｕメッキを
かけたもの）が設けられ、このバンプ電極上に、フィル
ムテープ30に保持されたバスバー２、３の折曲部２ａ、
３ａ、信号線のボンディング部４ａ、５ａが夫々圧着さ
れている（32は接着剤である）。これによって、各パッ
ドとバスバー及び信号線との間が接続される。
【００２３】従って、このＴＡＢ方式の接続において
は、図９及び図10で示したように信号線がバスバー上を
またぐことなしに良好な接続が可能となる。そして、図
１〜図３で述べた例と同様の効果も奏することができ
る。
【００２４】図６は、図１〜図３の例を変形した他の実
施例を示すものである。
【００２５】この例の場合、図１に比べて、バスバー
２、３の折曲形状を変更し、台形状又は逆台形状として
いる。従って、上述した例と同様の効果が得られると共
に、斜めの折曲部２ａ、３ａ及び２ｂ、３ｂの存在によ
って、これらの折曲部に対して信号線の斜辺部４ｂ、５
ｂをレイアウト上からみて接近させても差支えなく、設
計が容易となる。
【００２６】以上、本発明を例示したが、上述の実施例
は本発明の技術的思想に基づいて更に変形が可能であ
る。
【００２７】例えば、上述のボンディングパッド列に対
するバスバーの折曲形状を三角形、円弧状等に変更でき
ることをはじめ、パッドの配置、個数、その列の状態
（上述の一直線に限らず、多少折れ曲がっていたり、曲
線状であってもよい。）も様々に変更してよい。
【００２８】なお、本発明のパッケージはＤＲＡＭ（16
メガ、64メガ等）だけでなく、その他の種々のデバイス
にも適用可能である。
【００２９】
【発明の作用効果】本発明は上述したように、一線上に
配されたボンディングパッドに対して交互に折曲した電
源線と、両側に配された各信号線とが夫々パッドと接続
されているため、ボンディングワイヤが電源線上をまた
ぐことはなく、信号線−電源線間のショートが生じるこ
とはない。そして、各ワイヤの高さは可能な限り低くす
ることができ、パッケージの薄型化に有利である。しか
も、ＴＡＢ化も可能であり、薄型化にとって一層好都合
である。
【００３０】また、所定のパッドを選択して所定の信号
線にパッド列の両側で夫々接続すればよく、１つのパッ
ド列を有効に利用できる。しかも、チップ上においてボ
ンディングに必要な面積を減らすことができる。特に、
バスバーの折曲領域内に信号線を延設しているために、
ボンディングにとって必要な面積を大きく減らすことが
できる。また、各信号線間のピッチ又は間隔が上記折曲
領域の存在によって広くなるから、余裕をもって配置す
ることができることになる。
【図面の簡単な説明】
【図１】本発明の実施例によるＬＯＣ構造のＩＣパッケ
ージの要部平面図である。
【図２】図１のII−II線断面図である。
【図３】図１のIII −III 線断面図である。
【図４】本発明の他の実施例によるＬＯＣ構造（但し、
ＴＡＢ方式）のＩＣパッケージの要部平面図である。
【図５】図４のＶ−Ｖ線断面図である。
【図６】本発明の更に他の実施例によるＬＯＣ構造のＩ
Ｃパッケージの要部平面図である。
【図７】従来例によるＬＯＣ構造のＩＣパッケージの要
部平面図である。
【図８】図７のVIII−VIII線断面図である。
【図９】上記従来例をＴＡＢ方式に応用したときの要部
平面図である。
【図10】図９の一部分の拡大図である。
【図11】他の従来例によるＬＯＣ構造用のリードフレー
ムの一部分の平面図である。
【符号の説明】 １ ボンディングパッド ２ 電源線（ＶSS用） ３ 電源線（Ｖcc用） ２ａ、２ｂ、３ａ、３ｂ 折曲部 ４、５ 信号線 ４ａ、５ａ ボンディング部 ４ｂ、５ｂ 折曲部 ６、７、８、９ ボンディングワイヤ 10 ＩＣチップ 20 ブロック 21 折曲領域 31 バンプ電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 多数のボンディングパッドがほぼ一線上
    に列をなして設けられ、このボンディングパッド列を横
    切って交互に折曲されながら前記ボンディングパッド列
    に沿って配設された電源線と、この電源線の各折曲部の
    領域まで延設された信号線とを有し、前記電源線の前記
    折曲部の領域内に存在する複数のボンディングパッドの
    うち、一部分が前記信号線に接続され、他の一部分が前
    記電源線に接続されている半導体装置。
JP3224964A 1991-08-09 1991-08-09 半導体装置 Expired - Fee Related JP2969301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3224964A JP2969301B2 (ja) 1991-08-09 1991-08-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3224964A JP2969301B2 (ja) 1991-08-09 1991-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JPH0547819A true JPH0547819A (ja) 1993-02-26
JP2969301B2 JP2969301B2 (ja) 1999-11-02

Family

ID=16821968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3224964A Expired - Fee Related JP2969301B2 (ja) 1991-08-09 1991-08-09 半導体装置

Country Status (1)

Country Link
JP (1) JP2969301B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0620593A1 (en) * 1993-04-16 1994-10-19 Kabushiki Kaisha Toshiba Semiconductor device with smaller package
US5592020A (en) * 1993-04-16 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor device with smaller package having leads with alternating offset projections
US7042069B2 (en) * 2003-11-28 2006-05-09 Seiko Epson Corporation Semiconductor device and method of manufacturing same, wiring board, electronic module, and electronic instrument

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0620593A1 (en) * 1993-04-16 1994-10-19 Kabushiki Kaisha Toshiba Semiconductor device with smaller package
US5592020A (en) * 1993-04-16 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor device with smaller package having leads with alternating offset projections
US5801433A (en) * 1993-04-16 1998-09-01 Kabushiki Kaisha Toshiba Semiconductor device with smaller package
US7042069B2 (en) * 2003-11-28 2006-05-09 Seiko Epson Corporation Semiconductor device and method of manufacturing same, wiring board, electronic module, and electronic instrument

Also Published As

Publication number Publication date
JP2969301B2 (ja) 1999-11-02

Similar Documents

Publication Publication Date Title
US8704342B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
JPH10233509A (ja) 半導体パワー・デバイス
US5751057A (en) Lead on chip lead frame design without jumpover wiring
US5804871A (en) Lead on chip semiconductor device having bus bars and crossing leads
JPH1012658A (ja) 入出力端子を多数有する半導体集積回路素子
JP2969301B2 (ja) 半導体装置
US11211310B1 (en) Package structures
JPH061801B2 (ja) リ−ドフレ−ム
JPS6010651A (ja) 半導体装置
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
US7800205B2 (en) Quad flat pack (QFP) package and flexible power distribution method therefor
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JP3470690B2 (ja) リードフレーム、半導体装置製造用成形金型、半導体装置及び半導体装置の製造方法
JP2971594B2 (ja) 半導体集積回路装置
JPS60134429A (ja) 半導体装置
JP2970755B2 (ja) 半導体装置
JP2869596B2 (ja) 樹脂封止型半導体装置
JPH05226568A (ja) 半導体装置
JPH04114438A (ja) 半導体集積回路装置
JPH06275771A (ja) 半導体装置およびその半導体装置に組み込まれる半導体チップ
JPH1012804A (ja) 半導体装置
JP4222920B2 (ja) 半導体装置
JPH0834282B2 (ja) 半導体装置用リードフレーム
JP2936900B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990727

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees