JP2869596B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2869596B2 JP2869596B2 JP3346813A JP34681391A JP2869596B2 JP 2869596 B2 JP2869596 B2 JP 2869596B2 JP 3346813 A JP3346813 A JP 3346813A JP 34681391 A JP34681391 A JP 34681391A JP 2869596 B2 JP2869596 B2 JP 2869596B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- semiconductor device
- signal
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
係り、特に半導体素子・共用リード・信号用リードの全
部または一部が樹脂で封止された樹脂封止型半導体装置
に関するものである。
係り、特に半導体素子・共用リード・信号用リードの全
部または一部が樹脂で封止された樹脂封止型半導体装置
に関するものである。
【０００２】
【従来の技術】従来、樹脂封止型半導体においては、半
導体素子をタブと呼ばれる素子搭載部に固定し、タブの
周囲に複数のリードを配設し、半導体素子上の端子とリ
ードとをボンディングワイヤによって電気的に接続し
て、その周囲を封止樹脂でモールドする構造が採用され
ている。このような構造では、リードを半導体素子のボ
ンディングパッドに接続するために必要なボンディング
ワイヤが非常に細くなり、しかも、半導体素子に電源及
び基準電圧を供給するボンディングワイヤの本数を多く
とることができないため、半導体素子表面の微細なアル
ミ配線によって半導体素子各部に電源及び基準電圧を供
給する必要があった。このため、電源、基準配線のイン
ピーダンスが高くなり、半導体素子の動作速度が制限さ
れるという問題があった。
導体素子をタブと呼ばれる素子搭載部に固定し、タブの
周囲に複数のリードを配設し、半導体素子上の端子とリ
ードとをボンディングワイヤによって電気的に接続し
て、その周囲を封止樹脂でモールドする構造が採用され
ている。このような構造では、リードを半導体素子のボ
ンディングパッドに接続するために必要なボンディング
ワイヤが非常に細くなり、しかも、半導体素子に電源及
び基準電圧を供給するボンディングワイヤの本数を多く
とることができないため、半導体素子表面の微細なアル
ミ配線によって半導体素子各部に電源及び基準電圧を供
給する必要があった。このため、電源、基準配線のイン
ピーダンスが高くなり、半導体素子の動作速度が制限さ
れるという問題があった。
【０００３】そこで、前記問題を解消するために、半導
体素子の回路形成面上に、絶縁部材を介在させて複数の
信号用リードを接着し（この構造をＬＯＣ（Ｌead on
Ｃhip）構造という）、さらに半導体素子の回路形成面
の長手方向の中心線の近傍に共用リード（バスバーリー
ド）を設け、信号用リード及び共用リードと半導体素子
とをボンディングワイヤで電気的に接続した構造の樹脂
封止型半導体装置が提案されている（例えば、特開昭６
１−２４１９５９号公報）。この半導体装置では、電源
及び基準電圧を共用リードによって半導体素子の各部に
供給し、複数箇所でボンディングワイヤ接続が行われる
ので、電源及び基準電圧配線のインピーダンスを大幅に
低減することができる。
体素子の回路形成面上に、絶縁部材を介在させて複数の
信号用リードを接着し（この構造をＬＯＣ（Ｌead on
Ｃhip）構造という）、さらに半導体素子の回路形成面
の長手方向の中心線の近傍に共用リード（バスバーリー
ド）を設け、信号用リード及び共用リードと半導体素子
とをボンディングワイヤで電気的に接続した構造の樹脂
封止型半導体装置が提案されている（例えば、特開昭６
１−２４１９５９号公報）。この半導体装置では、電源
及び基準電圧を共用リードによって半導体素子の各部に
供給し、複数箇所でボンディングワイヤ接続が行われる
ので、電源及び基準電圧配線のインピーダンスを大幅に
低減することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、前述し
た従来の半導体装置では、共用リード（バスバーリー
ド）を越えてワイヤボンディングするので、生産性が悪
い上に、ワイヤと共用リードとがショートするという問
題や、装置を薄型化しにくいという問題がある。
た従来の半導体装置では、共用リード（バスバーリー
ド）を越えてワイヤボンディングするので、生産性が悪
い上に、ワイヤと共用リードとがショートするという問
題や、装置を薄型化しにくいという問題がある。
【０００５】また、近年では半導体装置の多様化が著し
く、一つの半導体素子で多くの半導体装置に対応できる
ことが望ましい。従来のように、共用リードを半導体素
子の中央付近に配置した場合は、半導体素子表面のボン
ディングパッドを、素子中央部付近に配置する必要があ
り、タブを用いた構造の半導体装置と、半導体素子を共
通化しにくいという問題もある。
く、一つの半導体素子で多くの半導体装置に対応できる
ことが望ましい。従来のように、共用リードを半導体素
子の中央付近に配置した場合は、半導体素子表面のボン
ディングパッドを、素子中央部付近に配置する必要があ
り、タブを用いた構造の半導体装置と、半導体素子を共
通化しにくいという問題もある。
【０００６】本発明の目的は、共用リードと電気接続部
材とのショートを防止して、電気特性に優れ且つ装置の
多様化にも対応が容易な樹脂封止型半導体装置を提供す
ることである。
材とのショートを防止して、電気特性に優れ且つ装置の
多様化にも対応が容易な樹脂封止型半導体装置を提供す
ることである。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、矩形状の半導体素子と、該半導体素子
に電源電圧及び基準電圧を印加する共用リードと、前記
半導体素子に対して信号を伝達する信号用リードとを備
え、前記半導体素子、共用リードおよび信号用リードの
全部または一部が樹脂で封止された樹脂封止型半導体装
置において、前記半導体素子表面上の少なくとも一側に
絶縁部材を介して前記共用リードを固着し、前記半導体
素子の正射影外に前記信号用リードを配置するととも
に、前記半導体素子上の電気接続領域を前記共用リード
より外側の半導体素子端部近傍に設け、前記共用リード
と電気接続領域、および前記信号用リードと電気接続領
域を電気的接続手段によってそれぞれ接続したものであ
る。
め、本発明では、矩形状の半導体素子と、該半導体素子
に電源電圧及び基準電圧を印加する共用リードと、前記
半導体素子に対して信号を伝達する信号用リードとを備
え、前記半導体素子、共用リードおよび信号用リードの
全部または一部が樹脂で封止された樹脂封止型半導体装
置において、前記半導体素子表面上の少なくとも一側に
絶縁部材を介して前記共用リードを固着し、前記半導体
素子の正射影外に前記信号用リードを配置するととも
に、前記半導体素子上の電気接続領域を前記共用リード
より外側の半導体素子端部近傍に設け、前記共用リード
と電気接続領域、および前記信号用リードと電気接続領
域を電気的接続手段によってそれぞれ接続したものであ
る。
【０００８】また、本発明は、矩形状の半導体素子と、
該半導体素子に電源電圧及び基準電圧を印加する共用リ
ードと、前記半導体素子に対して信号を伝達する信号用
リードとを備え、前記半導体素子、共用リードおよび信
号用リードの全部または一部が樹脂で封止された樹脂封
止型半導体装置において、前記半導体素子表面上の少な
くとも一側に絶縁部材を介して前記共用リードを固着
し、前記半導体素子裏面側に前記信号用リードの先端部
を固着するとともに、前記半導体素子上の電気接続領域
を前記共用リードより外側の半導体素子端部近傍に設
け、前記共用リードと電気接続領域を電気的接続手段に
よって接続し、さらに前記信号用リードと電気接続領域
を前記半導体素子の正射影外で電気的接続手段によって
接続したものである。
該半導体素子に電源電圧及び基準電圧を印加する共用リ
ードと、前記半導体素子に対して信号を伝達する信号用
リードとを備え、前記半導体素子、共用リードおよび信
号用リードの全部または一部が樹脂で封止された樹脂封
止型半導体装置において、前記半導体素子表面上の少な
くとも一側に絶縁部材を介して前記共用リードを固着
し、前記半導体素子裏面側に前記信号用リードの先端部
を固着するとともに、前記半導体素子上の電気接続領域
を前記共用リードより外側の半導体素子端部近傍に設
け、前記共用リードと電気接続領域を電気的接続手段に
よって接続し、さらに前記信号用リードと電気接続領域
を前記半導体素子の正射影外で電気的接続手段によって
接続したものである。
【０００９】また、本発明は、矩形状の半導体素子と、
該半導体素子に電源電圧及び基準電圧を印加する共用リ
ードと、前記半導体素子に対して信号を伝達する信号用
リードとを備え、前記半導体素子、共用リードおよび信
号用リードの全部または一部が樹脂で封止された樹脂封
止型半導体装置において、前記半導体素子表面上の少な
くとも一側に絶縁部材を介して前記共用リードを固着
し、前記半導体素子上の電気接続領域を前記共用リード
より外側の半導体素子端部近傍に設けるとともに、前記
信号用リードの先端部を前記電気接続領域を回避する略
コ字状に形成して前記半導体素子表面に固着し、かつ前
記共用リードと電気接続領域、および前記信号用リード
と電気接続領域を電気的接続手段によってそれぞれ接続
したものである。
該半導体素子に電源電圧及び基準電圧を印加する共用リ
ードと、前記半導体素子に対して信号を伝達する信号用
リードとを備え、前記半導体素子、共用リードおよび信
号用リードの全部または一部が樹脂で封止された樹脂封
止型半導体装置において、前記半導体素子表面上の少な
くとも一側に絶縁部材を介して前記共用リードを固着
し、前記半導体素子上の電気接続領域を前記共用リード
より外側の半導体素子端部近傍に設けるとともに、前記
信号用リードの先端部を前記電気接続領域を回避する略
コ字状に形成して前記半導体素子表面に固着し、かつ前
記共用リードと電気接続領域、および前記信号用リード
と電気接続領域を電気的接続手段によってそれぞれ接続
したものである。
【００１０】さらに、本発明は、矩形状の半導体素子
と、該半導体素子に電源電圧及び基準電圧を印加する共
用リードと、前記半導体素子に対して信号を伝達する信
号用リードとを備え、前記半導体素子、共用リードおよ
び信号用リードの全部または一部が樹脂で封止された樹
脂封止型半導体装置において、前記半導体素子表面上の
少なくとも一側端部に電気接続領域を設けるとともに、
前記半導体素子の外側に向かって複数の凸部を有する共
用リードの主要部分を絶縁部材を介して半導体素子表面
に固着し、前記共用リードの凸部と前記信号用リードの
先端部を前記電気接続領域に接続したものである。
と、該半導体素子に電源電圧及び基準電圧を印加する共
用リードと、前記半導体素子に対して信号を伝達する信
号用リードとを備え、前記半導体素子、共用リードおよ
び信号用リードの全部または一部が樹脂で封止された樹
脂封止型半導体装置において、前記半導体素子表面上の
少なくとも一側端部に電気接続領域を設けるとともに、
前記半導体素子の外側に向かって複数の凸部を有する共
用リードの主要部分を絶縁部材を介して半導体素子表面
に固着し、前記共用リードの凸部と前記信号用リードの
先端部を前記電気接続領域に接続したものである。
【００１１】
【作用】上記構成によれば、電気接続領域と信号用リー
ドとを接続する電気的接続手段は共用リードの上に配設
されていないので、共用リードと電気的接続手段とのシ
ョートを防ぐことができる。しかも、共用リードを介し
て、半導体素子の回路形成面のほぼ任意の位置に電源電
圧及び基準電圧を供給できるので、電気特性を向上させ
る点で有利である。さらに、半導体素子の回路形成面の
端部近傍に電気接続領域を配置することができるので、
多様な半導体装置に対応することが容易である。
ドとを接続する電気的接続手段は共用リードの上に配設
されていないので、共用リードと電気的接続手段とのシ
ョートを防ぐことができる。しかも、共用リードを介し
て、半導体素子の回路形成面のほぼ任意の位置に電源電
圧及び基準電圧を供給できるので、電気特性を向上させ
る点で有利である。さらに、半導体素子の回路形成面の
端部近傍に電気接続領域を配置することができるので、
多様な半導体装置に対応することが容易である。
【００１２】
【実施例】以下、本発明の一実施例を図面に従って説明
する。 （第１実施例）図１〜図３は本発明の第１実施例を示
し、図１は樹脂封止型半導体装置の部分断面斜視図、図
２はその断面図、図３は樹脂封止型半導体装置の組立工
程においてリードフレームに半導体素子を接着した状態
での平面図である。なお、図３において、鎖線Ａは半導
体装置の輪郭を示している。
する。 （第１実施例）図１〜図３は本発明の第１実施例を示
し、図１は樹脂封止型半導体装置の部分断面斜視図、図
２はその断面図、図３は樹脂封止型半導体装置の組立工
程においてリードフレームに半導体素子を接着した状態
での平面図である。なお、図３において、鎖線Ａは半導
体装置の輪郭を示している。
【００１３】図において、電源電圧及び基準電圧を供給
するための共用リード３ａは、半導体素子１の両側端部
近傍に設けられ、その両側端部に平行に引き伸ばされて
配置されてている。そして、共用リード３ａは、半導体
素子１の回路形成面１ａ上でボンディングワイヤ４（以
下、単にワイヤという）によってボンディングパッド１
BPに電気的に接続されている。回路形成面１ａは大部分
がポリイミドなどのパッシベーション膜で覆われている
が、電気的接続部分の領域にはパッシベーション膜がな
く回路形成面１ａが露出している。共用リード３ａの下
面と回路形成面１ａとの間には、両者を電気的に絶縁す
るための絶縁部材２が設けられている。絶縁部材２の材
質としては、例えばポリイミドなどの高分子フィルム等
が用いられる。
するための共用リード３ａは、半導体素子１の両側端部
近傍に設けられ、その両側端部に平行に引き伸ばされて
配置されてている。そして、共用リード３ａは、半導体
素子１の回路形成面１ａ上でボンディングワイヤ４（以
下、単にワイヤという）によってボンディングパッド１
BPに電気的に接続されている。回路形成面１ａは大部分
がポリイミドなどのパッシベーション膜で覆われている
が、電気的接続部分の領域にはパッシベーション膜がな
く回路形成面１ａが露出している。共用リード３ａの下
面と回路形成面１ａとの間には、両者を電気的に絶縁す
るための絶縁部材２が設けられている。絶縁部材２の材
質としては、例えばポリイミドなどの高分子フィルム等
が用いられる。
【００１４】また、信号用リード３ｂは半導体素子１の
正射影外（半導体素子１の外側）に配置され、その先端
部と半導体素子１上のボンディングパッド1BPとがワイ
ヤ４によって接続されている。共用リード３ａおよび信
号用リード３ｂ（以下、共用リード３ａと信号用リード
３ｂを総称してリード３という）をボンディングパッド
1BPに電気的に接続するワイヤ４としては、金線、銅線
等が用いられる。
正射影外（半導体素子１の外側）に配置され、その先端
部と半導体素子１上のボンディングパッド1BPとがワイ
ヤ４によって接続されている。共用リード３ａおよび信
号用リード３ｂ（以下、共用リード３ａと信号用リード
３ｂを総称してリード３という）をボンディングパッド
1BPに電気的に接続するワイヤ４としては、金線、銅線
等が用いられる。
【００１５】半導体素子１、リード３、ワイヤ４等は樹
脂５により封止されている。また、樹脂５の側面から外
側に出ているリード３（信号用リード３ｂ）は、不要な
部分が切断され、実装可能な形状に成形されている。
脂５により封止されている。また、樹脂５の側面から外
側に出ているリード３（信号用リード３ｂ）は、不要な
部分が切断され、実装可能な形状に成形されている。
【００１６】図１および図２ではガルウィングリードと
したが、リードの形状は、Ｊベンド、バッドリード等で
も良い。
したが、リードの形状は、Ｊベンド、バッドリード等で
も良い。
【００１７】ところで、従来のＬＯＣ構造においては、
図１３にその断面形状を示したように、共用リード３
ａ、信号用リード３ｂの両方が絶縁部材２を介して半導
体素子１に固着され、半導体素子１の中央部でワイヤボ
ンディングが行われている。この場合は、半導体素子１
の回路形成面１ａのどの位置においても、半導体素子１
の中心線に沿った最寄りのボンディングパッドから短い
微細アルミ配線距離で、電源電圧、基準電圧を供給する
ことができる。しかし、図１３に示したように、信号用
リード３ｂと半導体素子１とを電気的に接続するワイヤ
４は、共用リード３ａの上を越えなければならないた
め、共用リード３ａとワイヤ４とがショートし易い。ま
た、共用リードを用いない半導体装置等とではボンディ
ングパッドの配置が異なるので、半導体装置の多様化に
対応することが難しい。
図１３にその断面形状を示したように、共用リード３
ａ、信号用リード３ｂの両方が絶縁部材２を介して半導
体素子１に固着され、半導体素子１の中央部でワイヤボ
ンディングが行われている。この場合は、半導体素子１
の回路形成面１ａのどの位置においても、半導体素子１
の中心線に沿った最寄りのボンディングパッドから短い
微細アルミ配線距離で、電源電圧、基準電圧を供給する
ことができる。しかし、図１３に示したように、信号用
リード３ｂと半導体素子１とを電気的に接続するワイヤ
４は、共用リード３ａの上を越えなければならないた
め、共用リード３ａとワイヤ４とがショートし易い。ま
た、共用リードを用いない半導体装置等とではボンディ
ングパッドの配置が異なるので、半導体装置の多様化に
対応することが難しい。
【００１８】これに対し、本実施例においては、矩形状
の半導体素子１の両側端部近傍に電源電圧供給用と基準
電圧供給用の共用リード３ａとが夫々配置されるため、
半導体素子１表面での微細アルミ配線の距離は図１３の
ものに比べて長くなるものの、従来のタブを用いた構造
に比べれば電気的特性に優れ、しかも、共用リード３ａ
とワイヤ４とが交差することのない位置で、半導体素子
１と信号用リード３ｂとをワイヤボンディングすること
が可能となる。このため、共用リード３ａとワイヤ４と
がショートすることがなく、しかも共用リード３ａの上
を越えてワイヤボンディングする場合に比べて、ワイヤ
４の高さを低くくできるので、半導体装置の薄型化にも
有効である。また、半導体素子１を多様な半導体装置へ
対応させることも容易となる。
の半導体素子１の両側端部近傍に電源電圧供給用と基準
電圧供給用の共用リード３ａとが夫々配置されるため、
半導体素子１表面での微細アルミ配線の距離は図１３の
ものに比べて長くなるものの、従来のタブを用いた構造
に比べれば電気的特性に優れ、しかも、共用リード３ａ
とワイヤ４とが交差することのない位置で、半導体素子
１と信号用リード３ｂとをワイヤボンディングすること
が可能となる。このため、共用リード３ａとワイヤ４と
がショートすることがなく、しかも共用リード３ａの上
を越えてワイヤボンディングする場合に比べて、ワイヤ
４の高さを低くくできるので、半導体装置の薄型化にも
有効である。また、半導体素子１を多様な半導体装置へ
対応させることも容易となる。
【００１９】（第２実施例）図４および図５は本発明の
第２実施例を示し、図４は樹脂封止型半導体装置の部分
断面斜視図、図５はその断面図である。図において、共
用リード３ａは半導体素子１の両側端部近傍に配置さ
れ、半導体素子１上のボンディングパッド１BPとワイヤ
４によって電気的に接続されている。また、半導体素子
１の回路形成面１ａは電気接続部分の領域のみが露出
し、それ以外の部分はポリイミドなどのパッシベーショ
ン膜で覆われている。さらに、共用リード３ａの下面と
半導体素子１の回路形成面１ａの間には、両者を電気的
に絶縁するためにポリイミド製の絶縁部材２が設けられ
ている。以上の構成は第１実施例と同様である。
第２実施例を示し、図４は樹脂封止型半導体装置の部分
断面斜視図、図５はその断面図である。図において、共
用リード３ａは半導体素子１の両側端部近傍に配置さ
れ、半導体素子１上のボンディングパッド１BPとワイヤ
４によって電気的に接続されている。また、半導体素子
１の回路形成面１ａは電気接続部分の領域のみが露出
し、それ以外の部分はポリイミドなどのパッシベーショ
ン膜で覆われている。さらに、共用リード３ａの下面と
半導体素子１の回路形成面１ａの間には、両者を電気的
に絶縁するためにポリイミド製の絶縁部材２が設けられ
ている。以上の構成は第１実施例と同様である。
【００２０】本実施例では、信号用リード３ｂの先端部
が半導体素子１の回路形成面１ａの裏面側に配置されて
いるところに特徴がある。そして、信号用リード３ｂの
半導体素子１の正射影外の部分と半導体素子１のボンデ
ィングパッド１PBとがワイヤ４によって接続されてい
る。共用リード３ａと信号用リード３ｂを形成する場
合、図６に示すような一枚のリードフレームを用いて半
導体素子をはさんでも良いし、図７に示すように、夫々
別のリードフレームを用い、半導体素子１に接着した
後、２枚のリードフレームを例えばレーザ接合などによ
り接合しても良い。
が半導体素子１の回路形成面１ａの裏面側に配置されて
いるところに特徴がある。そして、信号用リード３ｂの
半導体素子１の正射影外の部分と半導体素子１のボンデ
ィングパッド１PBとがワイヤ４によって接続されてい
る。共用リード３ａと信号用リード３ｂを形成する場
合、図６に示すような一枚のリードフレームを用いて半
導体素子をはさんでも良いし、図７に示すように、夫々
別のリードフレームを用い、半導体素子１に接着した
後、２枚のリードフレームを例えばレーザ接合などによ
り接合しても良い。
【００２１】なお、図６あるいは図７に示したリードフ
レームでは、電気的には用いない半導体素子１を支持す
るためのリード３ｃを備えているが、図１、図４に示し
たように、共用リード３ａ及び信号用リード３ｂで半導
体素子１を支持することもできるし、さらに共用リード
３ａまたは信号用リード３ｂのいずれかで支持すること
も可能である。これらの場合にも、先に述べたと同様、
共用リード３ａとワイヤ４とのショートを防ぐことがで
きる。また、半導体素子１は多様な構造の半導体装置に
対応させることができる。
レームでは、電気的には用いない半導体素子１を支持す
るためのリード３ｃを備えているが、図１、図４に示し
たように、共用リード３ａ及び信号用リード３ｂで半導
体素子１を支持することもできるし、さらに共用リード
３ａまたは信号用リード３ｂのいずれかで支持すること
も可能である。これらの場合にも、先に述べたと同様、
共用リード３ａとワイヤ４とのショートを防ぐことがで
きる。また、半導体素子１は多様な構造の半導体装置に
対応させることができる。
【００２２】（第３実施例）図８〜図１１は本発明の第
３実施例を示し、図８は樹脂封止型半導体装置の組立工
程において、リードフレームに半導体素子を接着した状
態での平面図、図９・１０は組立て後の半導体装置のＸ
−Ｘ線に沿った断面図、図１１は組立て後の半導体装置
のＹ−Ｙ線に沿った断面図である。なお、図８におい
て、鎖線Ａは半導体装置外形の輪郭を示している。
３実施例を示し、図８は樹脂封止型半導体装置の組立工
程において、リードフレームに半導体素子を接着した状
態での平面図、図９・１０は組立て後の半導体装置のＸ
−Ｘ線に沿った断面図、図１１は組立て後の半導体装置
のＹ−Ｙ線に沿った断面図である。なお、図８におい
て、鎖線Ａは半導体装置外形の輪郭を示している。
【００２３】図において、共用リード３ａは半導体素子
１の両側端部近傍に配置され、半導体素子１上のボンデ
ィングパッド１BPとワイヤ４によって電気的に接続され
ている。また、共用リード３ａの下面と半導体素子１の
間には、両者を電気的に絶縁するための絶縁部材２が設
けられている。
１の両側端部近傍に配置され、半導体素子１上のボンデ
ィングパッド１BPとワイヤ４によって電気的に接続され
ている。また、共用リード３ａの下面と半導体素子１の
間には、両者を電気的に絶縁するための絶縁部材２が設
けられている。
【００２４】また、信号用リード３ｂの先端部は絶縁部
材２上に接着され、ボンディングパッド１BPとワイヤ４
によって電気的に接続されている。ボンディングパッド
１BPは、絶縁部材２よりも外側の、かつ信号用リード３
ｂの存在しない部分に配置されている。このために、信
号用リード３ｂとボンディングパッド１BPとをワイヤボ
ンディングする際、共用リード３ａとワイヤ４とがショ
ートすることはない。また、装置の薄型化にも有効であ
る。さらに、半導体素子１は多様な構造の半導体装置に
対応させることもできる。信号用リード３ｂとボンディ
ングパッド１BPとのワイヤボンディングは、図９に示す
ように内側の信号用リード３ｂに対して行っても良い
し、図１０に示すように外側の信号用リード３ｂに対し
て行っても良い。
材２上に接着され、ボンディングパッド１BPとワイヤ４
によって電気的に接続されている。ボンディングパッド
１BPは、絶縁部材２よりも外側の、かつ信号用リード３
ｂの存在しない部分に配置されている。このために、信
号用リード３ｂとボンディングパッド１BPとをワイヤボ
ンディングする際、共用リード３ａとワイヤ４とがショ
ートすることはない。また、装置の薄型化にも有効であ
る。さらに、半導体素子１は多様な構造の半導体装置に
対応させることもできる。信号用リード３ｂとボンディ
ングパッド１BPとのワイヤボンディングは、図９に示す
ように内側の信号用リード３ｂに対して行っても良い
し、図１０に示すように外側の信号用リード３ｂに対し
て行っても良い。
【００２５】本実施例においては、図８から明らかなよ
うに、信号用リード３ｂの先端部を電気接続領域を回避
する略コ字状に形成したので、信号用リード３ｂの幅が
狭くなった結果として生じたスペースにボンディングパ
ッド１ＢＰを位置させ、ボンディングパッド１ＢＰの配
置ピッチを狭くして半導体装置の長さを短縮できる。 ま
た、略コ字状に形成された部分全体をボンディング領域
として使えることになり、ボンディングの信頼性が向上
する。 さらに、略コ字状の信号用リード３ｂが封止用樹
脂５と噛み合うので、信号用リード３ｂの引き抜きに対
する強度が上がる。なお、信号用リード３ｂの下面側で
絶縁部材２がない部分については、半導体素子１上面と
信号用リード３ｂ下面との間に樹脂５を介在させること
ができる程度の隙間をあけておくことが望ましい。
うに、信号用リード３ｂの先端部を電気接続領域を回避
する略コ字状に形成したので、信号用リード３ｂの幅が
狭くなった結果として生じたスペースにボンディングパ
ッド１ＢＰを位置させ、ボンディングパッド１ＢＰの配
置ピッチを狭くして半導体装置の長さを短縮できる。 ま
た、略コ字状に形成された部分全体をボンディング領域
として使えることになり、ボンディングの信頼性が向上
する。 さらに、略コ字状の信号用リード３ｂが封止用樹
脂５と噛み合うので、信号用リード３ｂの引き抜きに対
する強度が上がる。なお、信号用リード３ｂの下面側で
絶縁部材２がない部分については、半導体素子１上面と
信号用リード３ｂ下面との間に樹脂５を介在させること
ができる程度の隙間をあけておくことが望ましい。
【００２６】（第４実施例）図１２は本発明の第４実施
例を示し、樹脂封止型半導体装置の組立工程においてリ
ードフレームに半導体素子を接着した状態での平面図で
ある。なお、鎖線Ａは半導体装置の輪郭を示している。
図において、半導体装置の外側に向って凸部を有する櫛
状の共用リード３ａの主要部分は、絶縁部材２を介して
半導体素子１上に接着されている。共用リード３ａの凸
部先端部は、半導体素子１とはんだボール６によってフ
リップチップボンディングされている。また、信号用リ
ード３ｂの先端部も半導体素子１上に引き伸ばされ、は
んだボール６によってフリップチップボンディングされ
ている。なお、リード３と半導体素子１とを電気的に接
続するために用いるのは、はんだボール６に限らず例え
ばＡu等でも良い。
例を示し、樹脂封止型半導体装置の組立工程においてリ
ードフレームに半導体素子を接着した状態での平面図で
ある。なお、鎖線Ａは半導体装置の輪郭を示している。
図において、半導体装置の外側に向って凸部を有する櫛
状の共用リード３ａの主要部分は、絶縁部材２を介して
半導体素子１上に接着されている。共用リード３ａの凸
部先端部は、半導体素子１とはんだボール６によってフ
リップチップボンディングされている。また、信号用リ
ード３ｂの先端部も半導体素子１上に引き伸ばされ、は
んだボール６によってフリップチップボンディングされ
ている。なお、リード３と半導体素子１とを電気的に接
続するために用いるのは、はんだボール６に限らず例え
ばＡu等でも良い。
【００２７】本実施例によっても、第１〜第３実施例で
述べたと同様の効果が得られる。
述べたと同様の効果が得られる。
【００２８】以上述べた各実施例では、リード３が２方
向に出ている場合について説明したが、１方向のみ、あ
るいは３方向以上に出ている場合についても本発明は適
用できる。
向に出ている場合について説明したが、１方向のみ、あ
るいは３方向以上に出ている場合についても本発明は適
用できる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
信号用リードと半導体素子とが共用リードの上を越える
ことなく電気的に接続されるため、信号用リードと半導
体素子とを接続する電気的接続手段と共用リードとのシ
ョートを防ぐことができる。
信号用リードと半導体素子とが共用リードの上を越える
ことなく電気的に接続されるため、信号用リードと半導
体素子とを接続する電気的接続手段と共用リードとのシ
ョートを防ぐことができる。
【００３０】また、半導体装置としての基本的構成は従
来のもの変わりがないから、多様な構造の半導体装置へ
の対応が容易である。
来のもの変わりがないから、多様な構造の半導体装置へ
の対応が容易である。
【図１】本発明の第１実施例による樹脂封止型半導体装
置の部分断面斜視図である。
置の部分断面斜視図である。
【図２】図１に示した樹脂封止型半導体装置の断面図で
ある。
ある。
【図３】第１実施例での樹脂封止型半導体装置の組立工
程において、リードフレームに半導体素子を接着した状
態の平面図である。
程において、リードフレームに半導体素子を接着した状
態の平面図である。
【図４】本発明の第２実施例による樹脂封止型半導体装
置の部分断面斜視図である。
置の部分断面斜視図である。
【図５】図４に示した樹脂封止型半導体装置の断面図で
ある。
ある。
【図６】本発明の第２実施例に用いられるリードフレー
ムの一部の斜視図である。
ムの一部の斜視図である。
【図７】本発明の第２実施例に用いられるリードフレー
ムの一部の斜視図である。
ムの一部の斜視図である。
【図８】本発明の第３実施例での樹脂封止型半導体装置
の組立工程において、リードフレームに半導体素子を接
着した状態の平面図である。
の組立工程において、リードフレームに半導体素子を接
着した状態の平面図である。
【図９】第３実施例による樹脂封止型半導体装置の断面
を示し、図８のＸ−Ｘ線に沿った図である。
を示し、図８のＸ−Ｘ線に沿った図である。
【図１０】第３実施例による樹脂封止型半導体装置の断
面を示し、図８のＸ−Ｘ線に沿った図である。
面を示し、図８のＸ−Ｘ線に沿った図である。
【図１１】第３実施例による樹脂封止型半導体装置の断
面を示し、図８のＹ−Ｙ線に沿った図である。
面を示し、図８のＹ−Ｙ線に沿った図である。
【図１２】本発明の第４実施例での樹脂封止型半導体装
置の組立工程において、リードフレームに半導体素子を
接着した状態の平面図である。
置の組立工程において、リードフレームに半導体素子を
接着した状態の平面図である。
【図１３】従来の樹脂封止型半導体装置の断面図であ
る。
る。
１ 半導体素子 １ａ 回路形成面 １BP ボンディングパッド ２ 絶縁部材 ３ リード ３ａ 共用リード ３ｂ 信号用リード ３ｃ 半導体素子支持用リード ４ ワイヤ ５ 樹脂 ６ はんだボール
フロントページの続き (72)発明者 河野 竜治 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (56)参考文献 特開 平３−204965（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50
Claims (6)
- 【請求項１】 矩形状の半導体素子と、該半導体素子に
電源電圧及び基準電圧を印加する共用リードと、前記半
導体素子に対して信号を伝達する信号用リードとを備
え、前記半導体素子、共用リードおよび信号用リードの
全部または一部が樹脂で封止された樹脂封止型半導体装
置において、 前記半導体素子表面上の少なくとも一側に絶縁部材を介
して前記共用リードを固着し、前記半導体素子の正射影
外に前記信号用リードを配置するとともに、前記半導体
素子上の電気接続領域を前記共用リードより外側の半導
体素子端部近傍に設け、前記共用リードと電気接続領
域、および前記信号用リードと電気接続領域を電気的接
続手段によってそれぞれ接続したことを特徴とする樹脂
封止型半導体装置。 - 【請求項２】 矩形状の半導体素子と、該半導体素子に
電源電圧及び基準電圧を印加する共用リードと、前記半
導体素子に対して信号を伝達する信号用リードとを備
え、前記半導体素子、共用リードおよび信号用リードの
全部または一部が樹脂で封止された樹脂封止型半導体装
置において、 前記半導体素子表面上の少なくとも一側に絶縁部材を介
して前記共用リードを固着し、前記半導体素子裏面側に
前記信号用リードの先端部を固着するとともに、前記半
導体素子上の電気接続領域を前記共用リードより外側の
半導体素子端部近傍に設け、前記共用リードと電気接続
領域を電気的接続手段によって接続し、さらに前記信号
用リードと電気接続領域を前記半導体素子の正射影外で
電気的接続手段によって接続したことを特徴とする樹脂
封止型半導体装置。 - 【請求項３】 半導体素子と、この半導体素子に形成さ
れたボンディングパッドと、このボンディングパッドに
電源電圧及び基準電圧を印加する共用リードと、前記ボ
ンディングパッドに対して信号を伝達する信号用リード
と、前記半導体素子を封止する樹脂とを備えた樹脂封止
型半導体装置において、 前記共用リードが前記ボンディングパッドよりも前記半
導体素子の中央側に配置され、前記信号用リードの前記
半導体素子側端部が前記ボンディングパッドよりも前記
半導体素子の中央側に突出していることを特徴とする樹
脂封止型半導体装置。 - 【請求項４】 半導体素子と、この半導体素子に形成さ
れたボンディングパッドと、このボンディングパッドに
電源電圧及び基準電圧を印加する共用リードと、前記ボ
ンディングパッドに対して信号を伝達する信号用リード
と、前記半導体素子を封止する樹脂とを備えた樹脂封止
型半導体装置において、 前記共用リードが前記ボンディングパッドよりも前記半
導体素子の中央側に配置され、前記信号用リードの前記
半導体素子側端部が前記ボンディングパッドよりも前記
半導体素子の中央側に突出しており、この突出した領域
において前記信号用リードの幅が前記ボンディングパッ
ド近傍の前記信号用リードの幅よりも広い部分を有する
ことを特徴とする樹脂封止型半導体装置。 - 【請求項５】 短形状の半導体素子と、該半導体素子に
電源電圧及び基準電圧を印加する共用リードと、前記半
導体素子に対して信号を伝達する信号用リードとを備
え、前記半導体素子、共用リードおよび信号用リードの
全部または一部が樹脂で封止された樹脂封止型半導体装
置において、 前記半導体素子表面上の少なくとも一側に絶縁部材を介
して前記共用リードを固着し、前記半導体素子上の電気
接続領域を前記共用リードより外側の半導体素子端部近
傍に設けるとともに、前記信号用リードの先端部を前記
電気接続領域を回避する略コ字状に形成して前記半導体
素子表面に固着し、かつ前記共用リードと電気接続領
域、および前記信号用リードと電気接続領域を電気的接
続手段によってそれぞれ接続したことを特徴とする樹脂
封止型半導体装置。 - 【請求項６】 矩形状の半導体素子と、該半導体素子に
電源電圧及び基準電圧を印加する共用リードと、前記半
導体素子に対して信号を伝達する信号用リードとを備
え、前記半導体素子、共用リードおよび信号用リードの
全部または一部が樹脂で封止された樹脂封止型半導体装
置において、 前記半導体素子表面上の少なくとも一側端部に電気接続
領域を設けるとともに、前記半導体素子の外側に向かっ
て複数の凸部を有する共用リードの主要部分を絶縁部材
を介して半導体素子表面に固着し、前記共用リードの凸
部と前記信号用リードの先端部を前記電気接続領域に接
続したことを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3346813A JP2869596B2 (ja) | 1991-12-27 | 1991-12-27 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3346813A JP2869596B2 (ja) | 1991-12-27 | 1991-12-27 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183090A JPH05183090A (ja) | 1993-07-23 |
| JP2869596B2 true JP2869596B2 (ja) | 1999-03-10 |
Family
ID=18385981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3346813A Expired - Lifetime JP2869596B2 (ja) | 1991-12-27 | 1991-12-27 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2869596B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2859223B2 (ja) * | 1996-10-29 | 1999-02-17 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
| US6268643B1 (en) * | 1997-12-22 | 2001-07-31 | Texas Instruments Incorporated | Lead frame device for delivering electrical power to a semiconductor die |
-
1991
- 1991-12-27 JP JP3346813A patent/JP2869596B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05183090A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0144164B1 (ko) | 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법 | |
| JP2509027B2 (ja) | 半導体装置 | |
| JPH05198612A (ja) | 半導体装置及びその製造方法 | |
| US7098527B2 (en) | Integrated circuit package electrical enhancement with improved lead frame design | |
| JPH05218281A (ja) | 半導体装置 | |
| JP2869596B2 (ja) | 樹脂封止型半導体装置 | |
| US5763945A (en) | Integrated circuit package electrical enhancement with improved lead frame design | |
| JPS622628A (ja) | 半導体装置 | |
| JP3150560B2 (ja) | 半導体装置 | |
| JP2810626B2 (ja) | 半導体装置 | |
| JPS63202948A (ja) | リ−ドフレ−ム | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| KR940008340B1 (ko) | 반도체 장치용 리이드 프레임 | |
| JP2871575B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPH0666351B2 (ja) | 半導体集積回路 | |
| JPH0622997Y2 (ja) | 絶縁物封止型半導体装置 | |
| JPS5847709Y2 (ja) | 樹脂封止形半導体素子 | |
| JP2936900B2 (ja) | 半導体装置 | |
| JPH05206374A (ja) | 樹脂封止型半導体装置 | |
| KR200159720Y1 (ko) | 반도체 패키지 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JPH05291478A (ja) | 樹脂封止型半導体装置 | |
| JP2941479B2 (ja) | 半導体装置 | |
| JP2963952B2 (ja) | 半導体装置 | |
| KR0142756B1 (ko) | 칩홀딩 리드 온 칩타입 반도체 패키지 |