JPH05206374A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH05206374A JPH05206374A JP4013695A JP1369592A JPH05206374A JP H05206374 A JPH05206374 A JP H05206374A JP 4013695 A JP4013695 A JP 4013695A JP 1369592 A JP1369592 A JP 1369592A JP H05206374 A JPH05206374 A JP H05206374A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- semiconductor element
- lead
- semiconductor
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】高集積かつ小型で電気特性の優れた樹脂封止型
半導体装置を提供する。 【構成】半導体素子の回路形成面１ａ−ｕ上には、絶縁
部材２−ｕを介して共用及び信号用リード３−ｕを接着
し、共用リード３ａ−ｕより内側の半導体素子１−ｕの
中央部で、共用及び信号用リード３−ｕと半導体素子１
とを金属細線４−ｕにより電気的に接続し、半導体素子
１−ｌの回路形成面上１ａ−ｌには、絶縁部材２−ｌを
介して共用リード３ａ−ｌのみを接着し、信号用リード
３ｂ−ｌは、半導体素子１よりも外側に配置し、共用リ
ード３ａ−ｌよりも外側の半導体素子１−ｌ端部で、共
用及び信号用リード３−ｌと半導体素子１−ｌとを金属
細線４−ｌにより電気的に接続し、半導体素子１−ｕ及
び１−ｌの回路形成面１ａ−ｕ及び１ａ−ｌが対向し、
必要に応じてリード３−ｕと３−ｌとを接合し、樹脂５
で封止する。
半導体装置を提供する。 【構成】半導体素子の回路形成面１ａ−ｕ上には、絶縁
部材２−ｕを介して共用及び信号用リード３−ｕを接着
し、共用リード３ａ−ｕより内側の半導体素子１−ｕの
中央部で、共用及び信号用リード３−ｕと半導体素子１
とを金属細線４−ｕにより電気的に接続し、半導体素子
１−ｌの回路形成面上１ａ−ｌには、絶縁部材２−ｌを
介して共用リード３ａ−ｌのみを接着し、信号用リード
３ｂ−ｌは、半導体素子１よりも外側に配置し、共用リ
ード３ａ−ｌよりも外側の半導体素子１−ｌ端部で、共
用及び信号用リード３−ｌと半導体素子１−ｌとを金属
細線４−ｌにより電気的に接続し、半導体素子１−ｕ及
び１−ｌの回路形成面１ａ−ｕ及び１ａ−ｌが対向し、
必要に応じてリード３−ｕと３−ｌとを接合し、樹脂５
で封止する。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
に係り、特に、高集積かつ小型のパッケージに適用して
有効な技術に関する。
に係り、特に、高集積かつ小型のパッケージに適用して
有効な技術に関する。
【０００２】
【従来の技術】半導体装置の高集積化及び小型化等を図
るため、複数の半導体素子を積層する構造の半導体装置
がある。その中でも、電気特性の優れたＬＯＣ(Lead on
Chip)構造を採用し、かつ、回路形成面同士が向い合う
状態で積層する構造の半導体装置が提案されている(特
開平2−246125号公報）。
るため、複数の半導体素子を積層する構造の半導体装置
がある。その中でも、電気特性の優れたＬＯＣ(Lead on
Chip)構造を採用し、かつ、回路形成面同士が向い合う
状態で積層する構造の半導体装置が提案されている(特
開平2−246125号公報）。
【０００３】従来の半導体装置は、二枚の半導体素子そ
れぞれの中心線に沿ってボンディングパッドを設け、こ
のボンディングパッドの外側に、それと平行に電源電圧
及び基準電圧供給用の共用(バスバー)リードを、さらに
外側に複数の信号用リードを、絶縁部材を介して半導体
素子の回路形成面上に接着し、共用及び信号用リードと
ボンディングパッドとを金属細線によって電気的に接続
し、二枚の半導体素子の回路形成面同士が向い合う状態
で積層する構造であった。このように、共用リードを用
いると回路上の微細なアルミ配線等によって半導体素子
各部に電源電圧や基準電圧を供給する場合に比べ、配線
のインピーダンスを低くすることができ、応答速度の向
上が図れる。
れぞれの中心線に沿ってボンディングパッドを設け、こ
のボンディングパッドの外側に、それと平行に電源電圧
及び基準電圧供給用の共用(バスバー)リードを、さらに
外側に複数の信号用リードを、絶縁部材を介して半導体
素子の回路形成面上に接着し、共用及び信号用リードと
ボンディングパッドとを金属細線によって電気的に接続
し、二枚の半導体素子の回路形成面同士が向い合う状態
で積層する構造であった。このように、共用リードを用
いると回路上の微細なアルミ配線等によって半導体素子
各部に電源電圧や基準電圧を供給する場合に比べ、配線
のインピーダンスを低くすることができ、応答速度の向
上が図れる。
【０００４】
【発明が解決しようとする課題】しかし、従来の半導体
装置では、信号用リードと半導体素子（ボンディングパ
ッド）とを電気的に接続する金属細線は、共用リードを
越えなければならない。そのため、共用リードと金属細
線とのショートを防止するために、金属細線の張り高さ
を確保する必要がある。また、上下の金属細線の半導体
素子平面内での位置が同一であるため、金属細線同士が
ショートするという問題がある。従って、半導体装置の
薄型化がしにくかった。
装置では、信号用リードと半導体素子（ボンディングパ
ッド）とを電気的に接続する金属細線は、共用リードを
越えなければならない。そのため、共用リードと金属細
線とのショートを防止するために、金属細線の張り高さ
を確保する必要がある。また、上下の金属細線の半導体
素子平面内での位置が同一であるため、金属細線同士が
ショートするという問題がある。従って、半導体装置の
薄型化がしにくかった。
【０００５】本発明の目的は、高集積かつ小型で電気特
性の優れた樹脂封止型半導体装置を提供することにあ
る。
性の優れた樹脂封止型半導体装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、回路形成面が対向する一対の半導体素
子のそれぞれの回路形成面上に絶縁部材を介して共用及
び信号用リードの一方または両方を接着し共用及び信号
用リードと半導体素子とを金属細線により電気的に接続
し、必要に応じてそれぞれのリードを接合する。
め、本発明では、回路形成面が対向する一対の半導体素
子のそれぞれの回路形成面上に絶縁部材を介して共用及
び信号用リードの一方または両方を接着し共用及び信号
用リードと半導体素子とを金属細線により電気的に接続
し、必要に応じてそれぞれのリードを接合する。
【０００７】また、上記目的を達成するため、回路形成
面同士が対向する一対の半導体素子の第一の半導体素子
の回路形成面上には、絶縁部材を介して第一の共用及び
信号用リードを接着し、共用リードより内側の半導体素
子の中央部で、共用及び信号用リードと半導体素子とを
電気的に接続し、第二の半導体素子の回路形成面上に
は、絶縁部材を介して第二の共用リードのみを接着し、
第二の信号用リードは、半導体素子よりも外側に配置
し、共用リードよりも外側の半導体素子端部近傍で、共
用及び信号用リードと半導体素子とを金属細線により電
気的に接続し、必要に応じて、第一のリードと第二のリ
ードとを接合する。
面同士が対向する一対の半導体素子の第一の半導体素子
の回路形成面上には、絶縁部材を介して第一の共用及び
信号用リードを接着し、共用リードより内側の半導体素
子の中央部で、共用及び信号用リードと半導体素子とを
電気的に接続し、第二の半導体素子の回路形成面上に
は、絶縁部材を介して第二の共用リードのみを接着し、
第二の信号用リードは、半導体素子よりも外側に配置
し、共用リードよりも外側の半導体素子端部近傍で、共
用及び信号用リードと半導体素子とを金属細線により電
気的に接続し、必要に応じて、第一のリードと第二のリ
ードとを接合する。
【０００８】また、上記目的を達成するため、回路形成
面同士が対向する一対の半導体素子の回路形成面上に、
それぞれ絶縁部材を介して、共用リードのみを接着し、
信号用リードは、半導体素子よりも外側に配置し、共用
リードよりも外側の半導体素子端部近傍で、共用及び信
号用リードと半導体素子とを金属細線により電気的に接
続し、必要に応じてそれぞれのリードを接合する。
面同士が対向する一対の半導体素子の回路形成面上に、
それぞれ絶縁部材を介して、共用リードのみを接着し、
信号用リードは、半導体素子よりも外側に配置し、共用
リードよりも外側の半導体素子端部近傍で、共用及び信
号用リードと半導体素子とを金属細線により電気的に接
続し、必要に応じてそれぞれのリードを接合する。
【０００９】また、上記目的を達成するため、回路形成
面同士が対向する一対の半導体素子の回路形成面上に、
それぞれ、絶縁部材を介して、共用及び信号用リードの
先端部を接着し、共用リードより外側の半導体素子端部
近傍で、共用及び信号用リードと半導体素子とを金属細
線により電気的に接続し、必要に応じてそれぞれのリー
ドを接合する。
面同士が対向する一対の半導体素子の回路形成面上に、
それぞれ、絶縁部材を介して、共用及び信号用リードの
先端部を接着し、共用リードより外側の半導体素子端部
近傍で、共用及び信号用リードと半導体素子とを金属細
線により電気的に接続し、必要に応じてそれぞれのリー
ドを接合する。
【００１０】
【作用】上記のように、回路形成面を向い合わせて積層
した半導体素子の金属細線の位置が、それぞれ異なるの
で、装置を薄型化しても、金属細線同士がショートする
ことがない。
した半導体素子の金属細線の位置が、それぞれ異なるの
で、装置を薄型化しても、金属細線同士がショートする
ことがない。
【００１１】また、上記のように、回路形成面を向い合
わせて積層した半導体素子のそれぞれで、共用リードを
越えて、信号用リードと半導体素子とを電気的に接続す
ることがないので、金属細線の張り高さを低くすること
ができ、装置の薄型化を図れる。
わせて積層した半導体素子のそれぞれで、共用リードを
越えて、信号用リードと半導体素子とを電気的に接続す
ることがないので、金属細線の張り高さを低くすること
ができ、装置の薄型化を図れる。
【００１２】
【実施例】以下、本発明の実施例を図面に従って説明す
る。図１は、本発明の一実施例による樹脂封止型半導体
装置の断面図である。まず、同図における上側の半導体
素子１−ｕ及びリード３−ｕ等について説明する。その
ためさらに、図１の半導体素子１−ｕ上にリード３−ｕ
を接着し、両者をワイヤボンディングした状態の平面図
を図２に示す。同図において、一点鎖線Ａは、半導体装
置(樹脂の部分)の外形を示している。これらの図におい
て、電源電圧及び基準電圧を供給するための共用リード
３ａ−ｕは、半導体素子１−ｕの端部近傍をその長辺と
平行に引き伸ばされており、半導体素子１−ｕの回路形
成面１ａ−ｕ上で、両者を電気的に絶縁するための絶縁
部材２−ｕを介して接着されている。また、信号用リー
ド３ｂ−ｕは、半導体素子１−ｕの外側に配置される。
半導体素子１−ｕの回路形成面１ａ−ｕ上の共用リード
３−ｕよりも外側の端部の辺に沿って、ボンディングパ
ッド１Ｂｐ−ｕが設けられ、この領域に回路形成面１ａ
−ｕが露出している。その他の回路形成面１ａ−ｕは大
部分ポリイミドなどのパッシベーション膜で覆われてい
る。ボンディングパッド１Ｂｐ−ｕと共用リード３ａ−
ｕ及び信号用リード３ｂ−ｕは、金属細線４−ｕによっ
て、電気接続が行われている。
る。図１は、本発明の一実施例による樹脂封止型半導体
装置の断面図である。まず、同図における上側の半導体
素子１−ｕ及びリード３−ｕ等について説明する。その
ためさらに、図１の半導体素子１−ｕ上にリード３−ｕ
を接着し、両者をワイヤボンディングした状態の平面図
を図２に示す。同図において、一点鎖線Ａは、半導体装
置(樹脂の部分)の外形を示している。これらの図におい
て、電源電圧及び基準電圧を供給するための共用リード
３ａ−ｕは、半導体素子１−ｕの端部近傍をその長辺と
平行に引き伸ばされており、半導体素子１−ｕの回路形
成面１ａ−ｕ上で、両者を電気的に絶縁するための絶縁
部材２−ｕを介して接着されている。また、信号用リー
ド３ｂ−ｕは、半導体素子１−ｕの外側に配置される。
半導体素子１−ｕの回路形成面１ａ−ｕ上の共用リード
３−ｕよりも外側の端部の辺に沿って、ボンディングパ
ッド１Ｂｐ−ｕが設けられ、この領域に回路形成面１ａ
−ｕが露出している。その他の回路形成面１ａ−ｕは大
部分ポリイミドなどのパッシベーション膜で覆われてい
る。ボンディングパッド１Ｂｐ−ｕと共用リード３ａ−
ｕ及び信号用リード３ｂ−ｕは、金属細線４−ｕによっ
て、電気接続が行われている。
【００１３】一方、図１における下側の半導体素子１−
ｌ及びリード３−ｌ等に関しては、半導体素子１−ｌ上
にリード３−ｌを接着し、両者をワイヤボンディングし
た状態の平面図(図３)に示したように、共用リード３ａ
−ｌ，信号用リード３ｂ−ｌの両方が、絶縁部材２−ｌ
を介して、半導体素子１−ｌに接着される。ボンディン
グパッド１Ｂｐ−ｌは、半導体素子１−ｌの中心線に沿
って設けられており、この領域は回路形成面１ａ−ｌが
露出している。その他の回路形成面１ａ−ｌの大部分
は、ポリイミドなどのパッシベーション膜で覆われてい
る。ボンディングパッド１Ｂｐ−ｌと共用リード３ａ−
ｌ及び信号用リード３ｂ−ｌは、金属細線４−ｌによっ
て、電気接続が行われている。
ｌ及びリード３−ｌ等に関しては、半導体素子１−ｌ上
にリード３−ｌを接着し、両者をワイヤボンディングし
た状態の平面図(図３)に示したように、共用リード３ａ
−ｌ，信号用リード３ｂ−ｌの両方が、絶縁部材２−ｌ
を介して、半導体素子１−ｌに接着される。ボンディン
グパッド１Ｂｐ−ｌは、半導体素子１−ｌの中心線に沿
って設けられており、この領域は回路形成面１ａ−ｌが
露出している。その他の回路形成面１ａ−ｌの大部分
は、ポリイミドなどのパッシベーション膜で覆われてい
る。ボンディングパッド１Ｂｐ−ｌと共用リード３ａ−
ｌ及び信号用リード３ｂ−ｌは、金属細線４−ｌによっ
て、電気接続が行われている。
【００１４】このような上下二つの半導体素子１−ｕ及
び１−ｌは、回路形成面１ａ−ｕ及び１ａ−ｌが向い合
う状態で積層され、リード３−ｕ及び３−ｌが例えばレ
−ザ溶接等によって接合され、その後、樹脂５によって
モールドされ、樹脂５より外側のアウターリード部分が
切断，成形される。
び１−ｌは、回路形成面１ａ−ｕ及び１ａ−ｌが向い合
う状態で積層され、リード３−ｕ及び３−ｌが例えばレ
−ザ溶接等によって接合され、その後、樹脂５によって
モールドされ、樹脂５より外側のアウターリード部分が
切断，成形される。
【００１５】図１では、下側のリード３−ｌを樹脂５の
外まで伸ばしているが、上側のリード３−ｕであっても
良い。また、どちらか一方のリードの不要な部分の切断
は、リード同士を接合する際に同時に切断することも可
能であるし、接合後に切断しても良い。また、図２ある
いは図３では、半導体素子１−ｕ及び１−ｌを支持する
ための電気的には用いないリード３ｃ−ｕ及び３ｃ−ｌ
を備えているが、共用リード３ａ−ｕ及び３ａ−ｌで、
半導体素子１−ｕ及び１−ｌを支持するとも可能であ
る。
外まで伸ばしているが、上側のリード３−ｕであっても
良い。また、どちらか一方のリードの不要な部分の切断
は、リード同士を接合する際に同時に切断することも可
能であるし、接合後に切断しても良い。また、図２ある
いは図３では、半導体素子１−ｕ及び１−ｌを支持する
ための電気的には用いないリード３ｃ−ｕ及び３ｃ−ｌ
を備えているが、共用リード３ａ−ｕ及び３ａ−ｌで、
半導体素子１−ｕ及び１−ｌを支持するとも可能であ
る。
【００１６】本実施例によれば、上下の半導体素子１−
ｕ及び１−ｌで金属細線４−ｕ及び４−ｌの位置が異な
るので、金属細線４−ｕと金属細線４−ｌがショートす
ることはない。また、これによって半導体素子１−ｕ，
１−ｌ間の間隔を狭くすることができるので、装置の薄
型化にも有効である。
ｕ及び１−ｌで金属細線４−ｕ及び４−ｌの位置が異な
るので、金属細線４−ｕと金属細線４−ｌがショートす
ることはない。また、これによって半導体素子１−ｕ，
１−ｌ間の間隔を狭くすることができるので、装置の薄
型化にも有効である。
【００１７】図５は、本発明の他の実施例による樹脂封
止型半導体装置を示す断面図である。本実施例は、図２
に示した半導体素子を二枚、回路形成面が向い合う状態
で積層した構造である。共用リード３ａは、半導体素子
１の端部近傍をその長辺と平行に引き伸ばされており、
半導体素子１の回路形成面１ａ上で、絶縁部材２を介し
て接着され、信号用リード３ｂは半導体素子１の外側に
配置される。半導体素子１の回路形成面１ａ上の共用リ
ード３よりも外側の端部の辺に沿って、ボンディングパ
ッド１Ｂｐが設けられ、ボンディングパッド１Ｂｐと共
用リード３ａ及び信号用リード３ｂは、金属細線４によ
って、電気接続が行われている。このような二枚の半導
体素子１の回路形成面１ａ同士が向い合う状態で積層さ
れ、リード３同士が、例えば、レーザ溶接などによって
接合され、その後、樹脂５によってモールドされ、樹脂
５より外側のアウターリード部分が切断，成形される。
本実施例によれば、共用リード３ａを越えて信号用リー
ド３ｂと半導体素子１とをワイヤボンディングする必要
がないので、従来構造に比べ金属細線４の張り高さを小
さくすることができる。従って、上下の金属細線４同士
がショートすることなく、装置の薄型化を図ることがで
きる。また、メモリなどの用途で同一機能の半導体素子
を二枚積層する場合ならば、同一の配線パターンの素子
及びリードを用いるので生産性も良い。
止型半導体装置を示す断面図である。本実施例は、図２
に示した半導体素子を二枚、回路形成面が向い合う状態
で積層した構造である。共用リード３ａは、半導体素子
１の端部近傍をその長辺と平行に引き伸ばされており、
半導体素子１の回路形成面１ａ上で、絶縁部材２を介し
て接着され、信号用リード３ｂは半導体素子１の外側に
配置される。半導体素子１の回路形成面１ａ上の共用リ
ード３よりも外側の端部の辺に沿って、ボンディングパ
ッド１Ｂｐが設けられ、ボンディングパッド１Ｂｐと共
用リード３ａ及び信号用リード３ｂは、金属細線４によ
って、電気接続が行われている。このような二枚の半導
体素子１の回路形成面１ａ同士が向い合う状態で積層さ
れ、リード３同士が、例えば、レーザ溶接などによって
接合され、その後、樹脂５によってモールドされ、樹脂
５より外側のアウターリード部分が切断，成形される。
本実施例によれば、共用リード３ａを越えて信号用リー
ド３ｂと半導体素子１とをワイヤボンディングする必要
がないので、従来構造に比べ金属細線４の張り高さを小
さくすることができる。従って、上下の金属細線４同士
がショートすることなく、装置の薄型化を図ることがで
きる。また、メモリなどの用途で同一機能の半導体素子
を二枚積層する場合ならば、同一の配線パターンの素子
及びリードを用いるので生産性も良い。
【００１８】図６ないし図９を用いて、本発明のさらに
他の実施例の樹脂封止型半導体装置を説明する。図６
は、本実施例の半導体装置の素子の回路形成面側の樹脂
を取り除いた状態の平面図である。図７ないし図９は、
いずれも本実施例の樹脂封止型半導体装置の断面図であ
り、それぞれ図６に示したイ−イ線，ロ−ロ線，ハ−ハ
線の位置で切断したものである。図示したように、半導
体素子１の回路形成面１ａ上に、絶縁部材２を介して、
共用リード３ａ及び信号用リード３ｂの先端部が接着さ
れ、共用リード３ａより外側の端辺に沿ってボンディン
グパッド１Ｂｐが設けられる。ボンディングパッド１Ｂ
ｐと共用リード３ａ及び信号用リード３ｂは、金属細線
４によって電気的に接続される。このような２枚の半導
体素子１の回路形成面１ａ同士が向い合う状態で積層さ
れ、リード３同士が、例えば、レーザ溶接などによって
接合され、その後、樹脂５によってモールドされ、樹脂
より外側のアウターリード部分が切断，成形される。本
実施例によれば、共用リード３ａを越えて信号用リード
３ｂと半導体素子１とをワイヤボンディングする必要が
ないので、従来構造に比べ金属細線４の張り高さを小さ
くすることができる。従って、上下の金属細線４同士が
ショートすることなく、装置の薄型化を図ることができ
る。また、メモリなどの用途で同一機能の半導体素子を
二枚積層する場合ならば、同一の配線パターンの素子及
びリードを用いるので生産性も良い。
他の実施例の樹脂封止型半導体装置を説明する。図６
は、本実施例の半導体装置の素子の回路形成面側の樹脂
を取り除いた状態の平面図である。図７ないし図９は、
いずれも本実施例の樹脂封止型半導体装置の断面図であ
り、それぞれ図６に示したイ−イ線，ロ−ロ線，ハ−ハ
線の位置で切断したものである。図示したように、半導
体素子１の回路形成面１ａ上に、絶縁部材２を介して、
共用リード３ａ及び信号用リード３ｂの先端部が接着さ
れ、共用リード３ａより外側の端辺に沿ってボンディン
グパッド１Ｂｐが設けられる。ボンディングパッド１Ｂ
ｐと共用リード３ａ及び信号用リード３ｂは、金属細線
４によって電気的に接続される。このような２枚の半導
体素子１の回路形成面１ａ同士が向い合う状態で積層さ
れ、リード３同士が、例えば、レーザ溶接などによって
接合され、その後、樹脂５によってモールドされ、樹脂
より外側のアウターリード部分が切断，成形される。本
実施例によれば、共用リード３ａを越えて信号用リード
３ｂと半導体素子１とをワイヤボンディングする必要が
ないので、従来構造に比べ金属細線４の張り高さを小さ
くすることができる。従って、上下の金属細線４同士が
ショートすることなく、装置の薄型化を図ることができ
る。また、メモリなどの用途で同一機能の半導体素子を
二枚積層する場合ならば、同一の配線パターンの素子及
びリードを用いるので生産性も良い。
【００１９】さらに、以上の実施例で示した半導体素子
の組み合わせをかえても良い。また、図４に示したよう
に、半導体素子１−ｕ及び１−ｌの回路形成面１ａ−ｕ
及び１ａ−ｌ同士が向い合う状態で積層するので、半導
体素子１−ｕ及び１−ｌの回路形成面１ａ−ｕ及び１ａ
−ｌの裏面側には樹脂５がなくても良い。このような構
造にすれば、さらに薄型化に有効である。
の組み合わせをかえても良い。また、図４に示したよう
に、半導体素子１−ｕ及び１−ｌの回路形成面１ａ−ｕ
及び１ａ−ｌ同士が向い合う状態で積層するので、半導
体素子１−ｕ及び１−ｌの回路形成面１ａ−ｕ及び１ａ
−ｌの裏面側には樹脂５がなくても良い。このような構
造にすれば、さらに薄型化に有効である。
【００２０】また、二枚の半導体素子を積層する場合に
ついて述べたが、それ以上の半導体素子を積層しても良
い。
ついて述べたが、それ以上の半導体素子を積層しても良
い。
【００２１】また、装置の２方向からアウターリードが
出ている場合について述べたが、３方向以上であっても
良い。例えば、図１０には４方向からアウターリードが
出ている場合の一実施例の一部を示す平面図を示す。図
中、一点鎖線Ａは装置の外形を示している。図示したよ
うに、半導体素子１上に絶縁部材２を介して、共用リー
ド３ａが接着され、信号用リード３ｂは半導体素子１の
外側に配置され、半導体素子１のそれぞれの端辺に沿っ
て、設けられたボンディングパッド１Ｂｐと共用及び信
号用リード３とが金属細線４によって電気的に接続され
る。このような半導体素子１をボンディングパッド同士
が向い合う状態で積層すれば、アウターリードが２方向
から出ている場合と同様の効果が得られる。
出ている場合について述べたが、３方向以上であっても
良い。例えば、図１０には４方向からアウターリードが
出ている場合の一実施例の一部を示す平面図を示す。図
中、一点鎖線Ａは装置の外形を示している。図示したよ
うに、半導体素子１上に絶縁部材２を介して、共用リー
ド３ａが接着され、信号用リード３ｂは半導体素子１の
外側に配置され、半導体素子１のそれぞれの端辺に沿っ
て、設けられたボンディングパッド１Ｂｐと共用及び信
号用リード３とが金属細線４によって電気的に接続され
る。このような半導体素子１をボンディングパッド同士
が向い合う状態で積層すれば、アウターリードが２方向
から出ている場合と同様の効果が得られる。
【００２２】また、アウターリードの形状も図示したガ
ルウィングリードに限るものではなく、バットリード、
Ｊベンドリードあるいは、ピン挿入タイプのリード等で
あっても良い。
ルウィングリードに限るものではなく、バットリード、
Ｊベンドリードあるいは、ピン挿入タイプのリード等で
あっても良い。
【００２３】
【発明の効果】本発明によれば、半導体素子の回路形成
面同士を向い合わせて積層しても、金属細線同士がショ
ートすることなく、装置を薄型化できる。
面同士を向い合わせて積層しても、金属細線同士がショ
ートすることなく、装置を薄型化できる。
【図１】本発明の一実施例による樹脂封止型半導体装置
の断面図。
の断面図。
【図２】図１の上側の半導体素子上にリードを接着し、
両者をワイヤボンディングした状態の平面図。
両者をワイヤボンディングした状態の平面図。
【図３】図１の下側の半導体素子上にリードを接着し、
両者をワイヤボンディングした状態の平面図。
両者をワイヤボンディングした状態の平面図。
【図４】本発明の他の実施例による樹脂封止型半導体装
置の断面図。
置の断面図。
【図５】本発明の他の実施例による樹脂封止型半導体装
置の断面図。
置の断面図。
【図６】本発明の他の実施例による樹脂封止型半導体装
置の一部を示す平面図。
置の一部を示す平面図。
【図７】図６におけるイ−イ線の位置で切断した本発明
の一実施例の断面図。
の一実施例の断面図。
【図８】図６におけるロ−ロ線の位置で切断した本発明
の一実施例の断面図。
の一実施例の断面図。
【図９】図６におけるハ−ハ線の位置で切断した本発明
の一実施例の断面図。
の一実施例の断面図。
【図１０】本発明の他の実施例による樹脂封止型半導体
装置の一部を示す平面図。
装置の一部を示す平面図。
１…半導体素子、２…絶縁部材、３…リード、４…金属
細線、５…樹脂、３ａ…共用リード、３ｂ…信号用リー
ド、１ａ…回路形成面、１Ｂｐ…ボンディングパッド。
細線、５…樹脂、３ａ…共用リード、３ｂ…信号用リー
ド、１ａ…回路形成面、１Ｂｐ…ボンディングパッド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河野 竜治 茨城県土浦市神立町502番地株式会社日立 製作所機械研究所内
Claims (4)
- 【請求項１】複数の半導体素子と共用及び信号用リード
と、前記半導体素子及びリードとを電気的に接続する金
属細線とをそれぞれ少なくとも一対備え、それらの全部
または一部を樹脂で封止した樹脂封止型半導体装置にお
いて、少なくとも一対の前記半導体素子は回路形成面同
士が対向し、前記半導体素子の平面上のそれぞれの金属
細線の位置を異にし、必要に応じてそれぞれのリードを
接合したことを特徴とする樹脂封止型半導体装置。 - 【請求項２】複数の半導体素子と共用及び信号用リード
と、前記半導体素子及びリードとを電気的に接続する手
段とをそれぞれ少なくとも一対備え、それらの全部また
は一部を樹脂で封止した樹脂封止型半導体装置におい
て、回路形成面同士が対向する一対の前記半導体素子の
うちの第一の半導体素子の回路形成面上には、絶縁部材
を介して第一の共用及び信号用リードを接着し、前記共
用リードより内側の前記半導体素子の中央部で、前記共
用及び信号用リードと前記半導体素子とを電気的に接続
し、第二の半導体素子の回路形成面上には、絶縁部材を
介して第二の共用リードのみを接着し、前記第二の信号
用リードを前記半導体素子よりも外側に配置し、前記第
二の共用リードよりも外側の半導体素子の端部近傍で、
前記第二の共用及び信号用リードと半導体素子とを金属
細線によって電気的に接続し、それぞれの前記半導体素
子の平面上の金属細線の位置が異なり、さらに必要に応
じて第一のリードと第二のリードとを接合したことを特
徴とする樹脂封止型半導体装置。 - 【請求項３】複数の半導体素子と共用及び信号用リード
と、前記半導体素子及びリードとを電気的に接続する手
段とをそれぞれ少なくとも一対備え、それらの全部また
は一部を樹脂で封止した樹脂封止型半導体装置におい
て、回路形成面同士が対向する一対の前記半導体素子の
回路形成面上に、それぞれ絶縁部材を介して、共用リー
ドのみを接着し、信号用リードは、前記半導体素子より
も外側に配置し、前記共用リードよりも外側の半導体素
子端部近傍で、前記共用及び信号用リードと前記半導体
素子とを金属細線によって電気的に接続し、それぞれの
リードを必要に応じて接合したことを特徴とする樹脂封
止型半導体装置。 - 【請求項４】複数の半導体素子と共用及び信号用リード
と、前記半導体素子及びリードとを電気的に接続する手
段とをそれぞれ少なくとも一対備え、それらの全部また
は一部を樹脂で封止した樹脂封止型半導体装置におい
て、回路形成面同士が対向する一対の前記半導体素子の
回路形成面上に、それぞれ、絶縁部材を介して、前記共
用及び信号用リードの先端部を接着し、共用リードより
外側の半導体素子端部近傍で、前記共用及び信号用リー
ドと前記半導体素子とを電気的に接続し、それぞれのリ
ードを必要に応じて接合したことを特徴とする樹脂封止
型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4013695A JPH05206374A (ja) | 1992-01-29 | 1992-01-29 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4013695A JPH05206374A (ja) | 1992-01-29 | 1992-01-29 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206374A true JPH05206374A (ja) | 1993-08-13 |
Family
ID=11840334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4013695A Pending JPH05206374A (ja) | 1992-01-29 | 1992-01-29 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206374A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000033379A1 (en) * | 1998-12-02 | 2000-06-08 | Hitachi, Ltd. | Semiconductor device, method of manufacture thereof, and electronic device |
-
1992
- 1992-01-29 JP JP4013695A patent/JPH05206374A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000033379A1 (en) * | 1998-12-02 | 2000-06-08 | Hitachi, Ltd. | Semiconductor device, method of manufacture thereof, and electronic device |
| CN100370612C (zh) * | 1998-12-02 | 2008-02-20 | 株式会社日立制作所 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3545200B2 (ja) | 半導体装置 | |
| KR100445073B1 (ko) | 듀얼 다이 패키지 | |
| JPH11354714A (ja) | マルチチップパッケ―ジ | |
| JPH06283567A (ja) | リードフレームをリードオンチップ式内部リードボンディングする方法及び装置 | |
| JP3415509B2 (ja) | 半導体装置 | |
| US7126209B2 (en) | Lead frame, resin-encapsulated semiconductor device, and method of producing the same | |
| JPH0613525A (ja) | 半導体装置 | |
| JP2983620B2 (ja) | 半導体装置及びその製造方法 | |
| JP3497775B2 (ja) | 半導体装置 | |
| JPH05206374A (ja) | 樹脂封止型半導体装置 | |
| JP2716405B2 (ja) | 半導体装置およびその製造方法 | |
| JP2869596B2 (ja) | 樹脂封止型半導体装置 | |
| JP3942495B2 (ja) | 半導体装置 | |
| JP2810626B2 (ja) | 半導体装置 | |
| KR20030009627A (ko) | 수평 이중 실장한 반도체 칩 패키지 | |
| JPH1140563A (ja) | 半導体装置およびその電気特性変更方法 | |
| JP2003347504A (ja) | 半導体装置及びその製造方法 | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| JP3016049B2 (ja) | 半導体装置 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JP2963952B2 (ja) | 半導体装置 | |
| JPH0750384A (ja) | マルチチップ半導体装置およびその製造方法 | |
| JP2001332684A (ja) | 樹脂封止型半導体装置及びその製造方法 |