JPH10233509A - 半導体パワー・デバイス - Google Patents

半導体パワー・デバイス

Info

Publication number
JPH10233509A
JPH10233509A JP10046247A JP4624798A JPH10233509A JP H10233509 A JPH10233509 A JP H10233509A JP 10046247 A JP10046247 A JP 10046247A JP 4624798 A JP4624798 A JP 4624798A JP H10233509 A JPH10233509 A JP H10233509A
Authority
JP
Japan
Prior art keywords
metal
conductor
bumps
metal conductors
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10046247A
Other languages
English (en)
Inventor
Thierry Michel Sicard
アリー・ミシェル・シカード
Steve Charles Machuga
スティーブ・チャールス・マチュガ
Conrad Monroe
コンラド・モンロー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freescale Semiconducteurs France SAS
Original Assignee
Motorola Semiconducteurs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9503604&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH10233509(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Motorola Semiconducteurs SA filed Critical Motorola Semiconducteurs SA
Publication of JPH10233509A publication Critical patent/JPH10233509A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Abstract

(57)【要約】 【課題】 半導体パワー・デバイスは、デバイスの半導
体領域３０に結合された金属コンダクタ６と、金属コン
ダクタ６と接触して形成された一つまたはそれ以上のバ
ンプ８と、高導電性材料からなるフレーム１４とによっ
て構成される。 【解決手段】 フレームは、デバイスの半導体領域に外
部接続するために、一つまたはそれ以上のバンプ８のう
ちの少なくとも一つに接続するための接続部１８によっ
て構成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体パワー・デバイ
スに関する。
【０００２】
【従来の技術】ＬＤＭＯＳ(Lateral Double Diffused M
etal Oxide) パワー・トランジスタでは、ドレインおよ
びソース半導体領域は、一般にＬＤＭＯＳトランジスタ
・ダイに延在する噛み合せ(interdigitated)領域であ
り、ボンディング・パッドはＬＤＭＯＳトランジスタ・
ダイの周辺に配置される。最終金属コンダクタはドレイ
ンおよびソース半導体領域に延在して、これらの半導体
領域をそれぞれのボンディング・パッドに接続する。
【０００３】電流の一部はボンディング・パッドまでの
ドレインまたはソース領域の長さを流れなければならな
いので、このようなパワー・トランジスタは高いオン抵
抗Ｒｄｓｏｎを有し、これが全体的なデバイス抵抗の大
半を占める。高いＲｄｓｏｎは、高電流（１５〜２０
Ａ）で高い電力散逸を生じる。従って、高い電力能力を
得るためには、このようなパワー・トランジスタのパッ
ケージングはこの電力散逸に対処するために十分大きく
なければならない。すなわち、Ｒｄｓｏｎを低減するこ
とにより、パワー・トランジスタは同じ電力散逸レベル
（またはトランジスタ面積）でより高電流の用途に対処
でき、あるいはより低い電力散逸を与えることができ、
より小さなパッケージングしか必要としない。
【０００４】Motorola, Inc.によって供給されるＴＭＯ
Ｓ（Motorola, Inc.の商標）パワー・トランジスタなど
他の横方向トランジスタ(lateral transistors) は同じ
ように構成され、同じ問題を有する。
【０００５】ＬＤＭＯＳパワー・トランジスタなどのパ
ワー・デバイスの抵抗を低減する一つの解決方法は、パ
ワー・デバイスの半導体領域上で金属コンダクタに複数
のワイヤをボンディングさせ、電流が金属コンダクタで
流れなければならない距離を低減するようにダイの周辺
においてパッドにワイヤ・ボンディングを施す方法があ
る。各ワイヤの電流容量はその幅によって制限されるの
で、１５〜２０Ａ程度の高い電流容量に達するためには
非常に多くのワイヤが必要になる。このように複数のワ
イヤのために必要な追加ボンディング・パッドは、パワ
ー・デバイスの寸法をかなり大きくする。さらに、この
ようなパワー・デバイスを製造するコストは、各ワイヤ
を個別にボンディングしなければならないので極めて高
価になる。このような構成の更なる欠点は、電流がワイ
ヤを介してある距離だけ流れなければならないので、不
規則なホット・スポットが生じて、これがデバイスの信
頼性を低下させるという事実に起因して生じる。
【０００６】別の解決方法では、パワー・デバイスの抵
抗を低減するために最終金属コンダクタの上のダイに被
着された銅金属の厚い層を利用し、複数のワイヤの代わ
りに、半導体領域にボンディングされた大きなアルミニ
ウム・ワイヤを利用する。しかし、この解決方法の追加
被着工程は製造プロセスの複雑さおよびサイクル時間を
増加し、これは集積パワー・デバイスに大幅なコストを
追加する。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
は、上記の問題点を緩和する改善された半導体パワー・
デバイスを提供することである。
【０００８】
【課題を解決するための手段】本発明に従って、半導体
パワー・デバイスが提供され、この半導体パワー・デバ
イスは：前記デバイスの半導体領域に結合された金属コ
ンダクタ；前記金属コンダクタと接触して形成された一
つまたはそれ以上のバンプ；および高導電性材料からな
るフレームであって、前記デバイスの前記半導体領域に
外部接続を行うべく、前記一つまたはそれ以上のバンプ
のうちの少なくとも一つに接続するための接続部によっ
て構成されるフレーム；によって構成されることを特徴
とする。
【０００９】
【実施例】本発明による半導体パワー・デバイスについ
て、添付の図面を参照して以下で一例としてのみ説明す
る。
【００１０】本発明について、ＬＤＭＯＳパワー・デバ
イスを参照して説明する。ただし、本発明は任意のパワ
ー・デバイスに適用でき、ここで最終金属の抵抗はデバ
イス、例えば、横方向パワー・トランジスタのように長
い最終金属相互接続を有するデバイス、の電流容量に影
響を及ぼすことが理解される。
【００１１】本発明の好適な実施例によるＬＤＭＯＳパ
ワー・トランジスタ・デバイスは、ＬＤＭＯＳトランジ
スタ・ダイによって構成され、そのうち一部を図１に示
す。交互に配置された金属コンダクタ４，６は、ＬＤＭ
ＯＳトランジスタ・ダイの上に延在し、かつそのドレイ
ンおよびソース半導体領域（図示せず）にそれぞれ結合
される。各ドレイン金属コンダクタ４およびソース金属
コンダクタ６について、一つまたはそれ以上のバンプ８
がそれに接触して形成される。各バンプ８は、銅などの
金属または銅，錫および鉛の合金などの合金からなる。
図１は、すべてのドレイン金属コンダクタ４およびソー
ス金属コンダクタ６を図示せず、各金属コンダクタ４，
６上の２つのバンプのみを示す。ただし、複数のバンプ
を各金属コンダクタ４，６の長さ全体に配置してもよ
く、あるいは一つのバンプのみを各金属コンダクタ４，
６に配置してもよいことが理解される。さらに、交互に
配置されたあるいは互いに噛み合った金属コンダクタ
４，６を設ける代わりに、パワー・トランジスタ・デバ
イスは交互に配置されていないコンダクタを有してもよ
く、あるいは一つのドレイン・コンダクタのみと一つの
ソース・コンダクタのみを有してもよい。
【００１２】また図２を参照して、本発明の好適な実施
例によるＬＭＭＯＳトランジスタ・デバイスは、高導電
性材料からなるフレームをさらに含んで構成され、その
一部１４を図２に示す。
【００１３】好適な実施例では、フレームは、各バンプ
８を介してドレイン金属コンダクタ４に結合するための
複数の第１接続部１６と、各バンプ８を介してソース金
属コンダクタ６に結合するための複数の第２接続部１８
とによって構成される。第１接続部１６および第２接続
部１８は、それぞれドレインおよびソース半導体領域に
対して外部接続を行う。フレームの接続部の特定の数お
よび配置は、金属コンダクタの数，各金属コンダクタ上
のバンプの数およびバンプの空間配置に依存する。この
ことは以下でさらに明らかになる。
【００１４】ＬＤＭＯＳトランジスタ・デバイスを組み
立てる際、フレームは、接続部１６，１８が各バンプを
介してそれぞれの金属コンダクタに接続されるように、
ＬＤＭＯＳトランジスタ・ダイの金属コンダクタ４，６
の上に延在する。さらに、デバイスの半導体領域に接続
するために、フレームはデバイスのリードフレームでも
あり、そのためＬＤＭＯＳトランジスタ・ダイを支える
支持となる。図３は、本発明の好適な実施例によるフレ
ーム全体３の一例を示す。図２と同様な構成要素は同じ
参照番号で表される。
【００１５】好ましくは、フレームは、ポリマ・テープ
基板上に形成された、厚さが７０ミクロンで幅（幅２
２）が２００ミクロンの銅接続部を有する銅パターンに
よって構成される。テープ基板の裏側は、リフロー半田
により最終製品に装着できる。図１に示す実施例におい
て、ドレイン金属コンダクタ４およびソース金属コンダ
クタ６は、第１方向Ｘで平行に配置される。ドレイン金
属コンダクタ４上のバンプ８は、第２方向Ｙに伸びる第
１ライン１０に整合されるように配置される。ソース金
属コンダクタ６上のバンプ８は、第２方向Ｙに伸びる第
２ライン１２に整合されるように配置される。図１にお
いて、第２方向Ｙは第１方向Ｘに対して実質的に垂直と
なるように図示される。
【００１６】あるいは、バンプは、図４に示すように、
第１方向に対して傾いた第２方向Ｙに伸びる第１ライン
１０および第２ライン１２に整合されるように、ドレイ
ン金属コンダクタ４およびソース金属コンダクタ６上に
配置してもよい。
【００１７】本発明の好適な実施例では、フレームの接
続部１６，１８は、ダイおよびフレームが組み立てると
きに、各接続部がＹ方向の第１ライン１０および第２ラ
イン１２のそれぞれ一つの上に延在するように配置され
る（例えば、図１または図４）。これは、最長電流経路
がそれぞれの金属コンダクタにおける隣接するバンプ間
の距離２４の半分に等しいことを意味する。４００ミク
ロンの距離だけ離間されたバンプについて、これは最長
電流経路が２００ミクロンであることを意味する。従っ
て、バンプ間の離間距離２４が小さければ小さいほど、
デバイスのＲｄｓｏｎは低くなる。ただし、離間距離２
４の寸法は接続部１６，１８をどれほど狭く作製できる
かによって制限される。
【００１８】図５において、バンプ８は金属コンダクタ
４，６の間でランダムに配置される。この特定の配置で
は、フレームの第１接続部１６および第２接続部１８
は、組み立てられると、点線によって表されるように第
１方向Ｘで各金属コンダクタに沿って延在するようにフ
レームは配置される。また、フレームの第１接続部１６
および第２接続部１８は、図１に示す整然としたバンプ
配置では、第１方向Ｘで各金属コンダクタに沿って延在
するように配置してもよい。ただし、接続部をＸ方向に
配列させることは、十分に狭い接続部１６，１８を設け
る上で問題が生じることがあるので実施するのが困難で
ある。各金属コンダクタ４，６の幅２０は同じであり、
好適な実施例では約８０ミクロンである。これは、接続
部１６，１８がこの実施例では８０ミクロン以下でなけ
ればならないことを意味する。
【００１９】図６は、本発明によるＬＤＭＯＳトランジ
スタ・ダイの一部の断面図であり、半導体領域３０に結
合された金属コンダクタ３４と接触したバンプ８の一つ
を示す。図６に示すバンプ８は、図１，図４または図５
におけるバンプのうちの一つでもよい。例えば、金属コ
ンダクタ３４はソース・コンダクタ６のうちの一つでも
よく、半導体領域３０はソース半導体領域でもよい。
【００２０】ソース半導体領域３０は、当技術分野で周
知の方法によりエピタキシャル領域３２に形成される。
第１金属層３６は、エピタキシャル領域３２および酸化
層３８上に形成される。第２酸化層４０は第１金属層３
６上に形成され、パターニングおよびエッチングが施さ
れて、第１金属層３６に開口部４２を設ける。第２金属
層は、金属コンダクタ３４を形成するために第２酸化層
４０上に被着される。次に、パッシベーション層４４
は、開口部４６を設けるように、第２酸化層４０および
金属コンダクタ３４の一部の上に形成される。次に、バ
ンプ８は開口部４６に形成される。好ましくは、金属コ
ンダクタ３４は、第２酸化層４０より上で２ミクロンの
距離４８だけ延在し、バンプ８はパッシベーション層４
４より上で３５ミクロンの距離５０だけ延在する。
【００２１】フレームをバンプ８に結合するため、半田
５２は、図６に示すようにバンプ８の上に塗布してもよ
く、あるいはフレーム自体に塗布してもよい。組み立て
時に、フレームは、図７の接続部５４である各接続部が
各バンプ、即ちバンプ８と接触するように、ダイの上に
配置される。従って、バンプ８の両側で金属結合(metal
lurgical bonds) が形成される。ここで、ＬＤＭＯＳト
ランジスタ・デバイスは封止される。
【００２２】上記のように、好ましくは、フレームは厚
い金属からなり、この金属は、接続部を介して、デバイ
ス半導体領域への金属相互接続を形成するために用いら
れる。厚い金属または高導電性の他の材料と、半導体領
域上の金属コンダクタに沿って分布されたバンプとを利
用することにより、最終金属相互接続の抵抗は大幅に低
減でき、従ってＲｄｓｏｎを大幅に低減できる。例え
ば、上記の従来の複数のワイヤ・ボンド配置は約７７ｍ
ｏｈｍのＲｄｓｏｎを有するが、本発明によるデバイス
のＲｄｓｏｎは約３５ｍｏｈｍである。
【００２３】このようにデバイス抵抗を大幅に低減する
ことは、本発明によるパワー・デバイスは、従来の構成
に比べて、同じ電力レベル（トランジスタ面積）につい
て１５〜２０Ａ程度のより高い電流を維持できることを
保証する。これは、約５Ａの電力レベルで連続動作する
同一チップ上で論理デバイスおよびパワー・デバイスを
統合することを必要とする用途において特に有用であ
る。
【００２４】さらに、デバイスの抵抗は、接続部１６，
１８のスプレッドまたは厚さを単純に変えることによ
り、あるいはバンプ・パターンを変えることによって変
更できる。
【００２５】本発明の接続部は、デバイスのフレームま
たはリードフレームの一部として作られる。これは、半
導体領域への接続が簡単な組立工程によって、ワイヤボ
ンドを必要とせずに実施できることを意味する。従っ
て、本発明は、ワイヤボンド・パッド領域を必要としな
いので、製造が簡単で、ダイ寸法を大幅に低減する。さ
らに、本発明は、従来の技術の説明で触れた従来の構成
で用いられるような高価な第３の金属被着プロセスを必
要としない。
【００２６】また、本発明は、フレームの金属製の接続
部を介して製品レベルのプリント回路板まで、デバイス
の活性面上の熱源に直接結合された、（ワイヤ・ボンデ
ィングに比べて）短く比較的大きな面積のバンプによ
り、より効率的な熱放散を可能にする。さらに、本発明
は、更なる熱放散のためにＬＤＭＯＳデバイスの裏側へ
の利用も可能にする。
【図面の簡単な説明】
【図１】本発明によるＬＤＭＯＳトランジスタ・ダイの
一部の上面概略図である。
【図２】本発明によるＬＤＭＯＳトランジスタ・デバイ
スのフレームの一部の上面図である。
【図３】本発明によるＬＤＭＯＳトランジスタ・デバイ
スのフレーム全体の上面図である。
【図４】本発明の第２実施例によるＬＤＭＯＳトランジ
スタ・ダイの一部の上面概略図である。
【図５】本発明の第３実施例によるＬＤＭＯＳトランジ
スタ・ダイの一部の上面概略図である。
【図６】本発明によるＬＤＭＯＳトランジスタ・ダイの
一部の断面概略図である。
【図７】本発明によるＬＤＭＯＳトランジスタ・デバイ
スのフレームの一部に結合されたときの、図６に示す一
部の断面概略図である。
【符号の説明】
２ ＬＤＭＯＳトランジスタ・ダイの一部 ３ フレーム ４，６ 金属コンダクタ ８ バンプ １０ 第１ライン １２ 第２ライン １４ フレームの一部 １６ 第１接続部 １８ 第２接続部 ２０，２２ 幅 ２４ バンプ間の距離 ３０ 半導体領域 ３２ エピタキシャル領域 ３４ 金属コンダクタ ３６ 第１金属層 ３８ 酸化層３８ ４０ 第２金属層 ４２，４６ 開口部 ４４ パッシベーション層 ５２ 半田 ５４ 接続部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アリー・ミシェル・シカード フランス国コニャック31270、ル・チャー ルス・ボーデレア５ (72)発明者 スティーブ・チャールス・マチュガ ドイツ連邦共和国ディセンホフェン82041、 フラン−ヨセフ−ストラウ・ストラッセ27 (72)発明者 コンラド・モンロー ドイツ連邦共和国フォースティンニン 85661、バッヘンストラッセ13

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体パワー・デバイスであって：第１
    および第２半導体領域；前記第１半導体領域に結合され
    た複数の第１金属コンダクタであって、前記複数の第１
    金属コンダクタのそれぞれは、該コンダクタに接触する
    少なくとも一つのバンプを有する、複数の第１金属コン
    ダクタ；前記第２半導体領域に結合された複数の第２金
    属コンダクタであって、前記複数の第２金属コンダクタ
    のそれぞれは、該コンダクタに接触する少なくとも一つ
    のバンプを有する、複数の第２金属コンダクタ；および
    高導電性材料からなるフレームであって、前記フレーム
    は、前記第１金属コンダクタの前記少なくとも一つのバ
    ンプに接続するための複数の第１接続部と、前記第２金
    属コンダクタの前記少なくとも一つのバンプに接続する
    ための複数の第２接続部とによって構成され、前記フレ
    ームは、前記デバイスの前記半導体領域に外部接続を行
    う、フレーム；によって構成されることを特徴とする半
    導体パワー・デバイス。
  2. 【請求項２】 前記複数の第１金属コンダクタは、前記
    複数の第２金属コンダクタと互いに噛み合っていること
    特徴とする請求項１記載の半導体パワー・デバイス。
  3. 【請求項３】 前記複数の第１金属コンダクタのそれぞ
    れは、該コンダクタと接触する複数のバンプを有し、前
    記複数の第２金属コンダクタのそれぞれは、該コンダク
    タと接触する複数のバンプを有することを特徴とする請
    求項１または２記載の半導体パワー・デバイス。
  4. 【請求項４】 前記複数の第１および第２金属コンダク
    タのそれぞれは、第１方向に延在して平行に配置され、
    前記複数の第１および第２金属コンダクタのそれぞれ
    は、前記第１方向で各金属コンダクタに沿って配置され
    た複数のバンプを有し、前記第１金属コンダクタ上の前
    記バンプが第２方向に伸びる第１ラインに実質的に整合
    され、かつ前記第２金属コンダクタ上のバンプが前記第
    ２方向に伸びる第２ラインに実質的に整合されることを
    特徴とする請求項３記載の半導体パワー・デバイス。
  5. 【請求項５】 前記第２方向は、前記第１方向に対して
    実質的に垂直であることを特徴とする請求項４記載の半
    導体パワー・デバイス。
  6. 【請求項６】 前記第２方向は、前記第１方向に対して
    傾いていることを特徴とする請求項４記載の半導体パワ
    ー・デバイス。
  7. 【請求項７】 前記第２ラインは、前記第１ラインと交
    互に配置されることを特徴とする請求項４，５または６
    記載の半導体パワー・デバイス。
  8. 【請求項８】 前記フレームは複数の第１接続部を有
    し、第１接続部のそれぞれは、前記第２方向に伸びる第
    １ラインのそれぞれ一つに配置されたバンプに接続し、
    第２接続部のそれぞれは、前記第２方向に伸びる第２ラ
    インのそれぞれ一つに配置されたバンプに接続すること
    を特徴とする請求項４，５，６または７記載の半導体パ
    ワー・デバイス。
  9. 【請求項９】 半導体横方向パワー・トランジスタ・デ
    バイスであって：ドレインおよびソース半導体領域；前
    記ドレイン半導体領域に結合され、かつ第１方向に延在
    する複数のドレイン金属コンダクタであって、前記複数
    のドレイン金属コンダクタのそれぞれは、該コンダクタ
    に接触し、かつ前記第１方向で各ドレイン金属コンダク
    タに沿って配置された複数のバンプを有し、前記ドレイ
    ン金属コンダクタ上のバンプが第２方向に伸びる第１ラ
    インに実質的に整合された、複数のドレイン金属コンダ
    クタ；前記ソース半導体領域に結合され、かつ前記第１
    方向で前記複数のドレイン金属コンダクタと平行に延在
    する複数のソース金属コンダクタであって、前記複数の
    ソース金属コンダクタのぞれぞれは、該コンダクタに接
    触し、かつ前記第１方向で各ソース金属コンダクタに沿
    って配置された複数のバンプを有し、前記ソース金属コ
    ンダクタ上のバンプが前記第２方向に伸びる第２ライン
    に実質的に整合された、複数のソース金属コンダクタ；
    および高導電性材料からなるフレームであって、前記フ
    レームは複数の第１および第２接続部からなり、前記第
    １接続部のそれぞれは、前記第２方向に伸びる第１ライ
    ンのそれぞれ一つに配置されたバンプに接続し、前記第
    ２接続部のそれぞれは、前記第２方向に伸びる第２ライ
    ンのそれぞれ一つに配置されたバンプに接続し、前記第
    １および第２接続部は、前記デバイスの前記ドレインお
    よびソース半導体領域に外部接続を行う、フレーム；に
    よって構成されることを特徴とする半導体横方向パワー
    ・トランジスタ・デバイス。
JP10046247A 1997-02-12 1998-02-10 半導体パワー・デバイス Pending JPH10233509A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9701605A FR2759493B1 (fr) 1997-02-12 1997-02-12 Dispositif de puissance a semiconducteur
FR9701605 1997-02-12

Publications (1)

Publication Number Publication Date
JPH10233509A true JPH10233509A (ja) 1998-09-02

Family

ID=9503604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10046247A Pending JPH10233509A (ja) 1997-02-12 1998-02-10 半導体パワー・デバイス

Country Status (4)

Country Link
US (1) US5945730A (ja)
EP (1) EP0859414A1 (ja)
JP (1) JPH10233509A (ja)
FR (1) FR2759493B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199037A (ja) * 2008-03-10 2008-08-28 Renesas Technology Corp 電力用半導体装置および電源回路
US7535076B2 (en) 2004-01-07 2009-05-19 Alstom Transport Sa Power semiconductor device
JP2012064899A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置およびその製造方法
JP2013168475A (ja) * 2012-02-15 2013-08-29 Renesas Electronics Corp 半導体装置及びその製造方法
US8735945B2 (en) 2010-11-30 2014-05-27 Fujitsu Semiconductor Limited Semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10161125C1 (de) * 2001-12-12 2003-07-31 Infineon Technologies Ag Halbleiterbauelement mit optimierter Stromdichte
JP2003258178A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体装置
JP2003258179A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
SE522910C2 (sv) * 2002-06-03 2004-03-16 Ericsson Telefon Ab L M Integrerad krets för reducering av strömdensitet i en transistor innefattande sammanflätade kollektor-, emitter- och styrfingrar
US6969909B2 (en) 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
WO2005057617A2 (en) * 2003-12-02 2005-06-23 Great Wall Semiconductor Corporation Bond wireless package
WO2005059957A2 (en) * 2003-12-12 2005-06-30 Great Wall Semiconductor Corporation Metal interconnect system and method for direct die attachment
US7335536B2 (en) * 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US7994632B2 (en) * 2006-01-10 2011-08-09 International Rectifier Corporation Interdigitated conductive lead frame or laminate lead frame for GaN die
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
US8085553B1 (en) 2007-12-27 2011-12-27 Volterra Semiconductor Corporation Lead assembly for a flip-chip power switch
US20130168869A1 (en) * 2011-12-28 2013-07-04 Peng Xu Metal Layout of an Integrated Power Transistor and the Method Thereof
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
US8836029B2 (en) * 2012-02-29 2014-09-16 Smsc Holdings S.A.R.L. Transistor with minimized resistance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5778173A (en) * 1980-11-04 1982-05-15 Hitachi Ltd Semiconductor device and manufacture thereof
JPH02281737A (ja) * 1989-04-24 1990-11-19 Toshiba Corp 半田バンプ型半導体装置
JPH05235086A (ja) * 1992-02-25 1993-09-10 Hitachi Ltd 半導体集積回路装置
JPH0864634A (ja) * 1994-08-23 1996-03-08 Hitachi Ltd 半導体装置およびその製造方法
JPH08125176A (ja) * 1994-10-20 1996-05-17 Nippondenso Co Ltd 半導体装置
JPH08264785A (ja) * 1994-12-30 1996-10-11 Siliconix Inc 集積回路ダイ及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697828A (en) * 1970-12-03 1972-10-10 Gen Motors Corp Geometry for a pnp silicon transistor with overlay contacts
GB2095904B (en) * 1981-03-23 1985-11-27 Gen Electric Semiconductor device with built-up low resistance contact and laterally conducting second contact
JPS6043947A (ja) * 1983-08-20 1985-03-08 Fujitsu Ltd ランダム信号変化検出装置
JPS61201477A (ja) * 1985-03-04 1986-09-06 Mitsubishi Electric Corp Ｆｅｔチツプパタ−ン
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
JP3226082B2 (ja) * 1994-10-26 2001-11-05 富士電機株式会社 半導体装置
JP2997179B2 (ja) * 1995-01-27 2000-01-11 モトローラ株式会社 パワーｍｏｓトランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5778173A (en) * 1980-11-04 1982-05-15 Hitachi Ltd Semiconductor device and manufacture thereof
JPH02281737A (ja) * 1989-04-24 1990-11-19 Toshiba Corp 半田バンプ型半導体装置
JPH05235086A (ja) * 1992-02-25 1993-09-10 Hitachi Ltd 半導体集積回路装置
JPH0864634A (ja) * 1994-08-23 1996-03-08 Hitachi Ltd 半導体装置およびその製造方法
JPH08125176A (ja) * 1994-10-20 1996-05-17 Nippondenso Co Ltd 半導体装置
JPH08264785A (ja) * 1994-12-30 1996-10-11 Siliconix Inc 集積回路ダイ及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535076B2 (en) 2004-01-07 2009-05-19 Alstom Transport Sa Power semiconductor device
US7859079B2 (en) 2004-01-07 2010-12-28 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
DE102004060935B4 (de) * 2004-01-07 2014-12-24 Alstom Transport S.A. Leistungshalbleitervorrichtung
JP2008199037A (ja) * 2008-03-10 2008-08-28 Renesas Technology Corp 電力用半導体装置および電源回路
JP2012064899A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置およびその製造方法
US8735945B2 (en) 2010-11-30 2014-05-27 Fujitsu Semiconductor Limited Semiconductor device
JP2013168475A (ja) * 2012-02-15 2013-08-29 Renesas Electronics Corp 半導体装置及びその製造方法
US9236321B2 (en) 2012-02-15 2016-01-12 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US5945730A (en) 1999-08-31
FR2759493A1 (fr) 1998-08-14
FR2759493B1 (fr) 2001-01-26
EP0859414A1 (en) 1998-08-19

Similar Documents

Publication Publication Date Title
JPH10233509A (ja) 半導体パワー・デバイス
JP3521117B2 (ja) 集積回路パッケージ
US8564049B2 (en) Flip chip contact (FCC) power package
US7514768B2 (en) Package structure for a semiconductor device incorporating enhanced solder bump structure
US20020192855A1 (en) Semiconductor device and method for manufacturing the same
US20060145319A1 (en) Flip chip contact (FCC) power package
JPH05109813A (ja) 半導体装置
JP2002164498A (ja) 半導体装置およびその製法
JPH05121615A (ja) 半導体装置
CN100401487C (zh) 半导体器件及半导体器件的制造方法
JPS61274333A (ja) 半導体装置
JP2003068975A (ja) 半導体装置およびその製造方法
US9337132B2 (en) Methods and configuration for manufacturing flip chip contact (FCC) power package
US6674163B1 (en) Package structure for a semiconductor device
JPH09162240A (ja) 半導体装置
JPH06104369A (ja) 多層リードフレーム
US6575765B2 (en) Interconnect assembly for an electronic assembly and assembly method therefor
JPH0547836A (ja) 半導体装置の実装構造
US7800237B2 (en) Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device
JPH10163247A (ja) 集積回路用改良ボンド・パッドおよび方法
JP2986661B2 (ja) 半導体装置の製造方法
JPH11135532A (ja) 半導体チップ及び半導体装置
JPS62169461A (ja) 半導体装置
JPH09252020A (ja) 半導体装置およびその製造方法
JPH0834282B2 (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081020

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091019