JP2879787B2 - 高密度表面実装用半導体パッケージ及び半導体実装基板 - Google Patents
高密度表面実装用半導体パッケージ及び半導体実装基板Info
- Publication number
- JP2879787B2 JP2879787B2 JP17382891A JP17382891A JP2879787B2 JP 2879787 B2 JP2879787 B2 JP 2879787B2 JP 17382891 A JP17382891 A JP 17382891A JP 17382891 A JP17382891 A JP 17382891A JP 2879787 B2 JP2879787 B2 JP 2879787B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor package
- package
- leads
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高密度表面実装用の半導
体パッケージに関する。
体パッケージに関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータ等の電子
機器の小型化、及びメモリーの大容量化に伴い、回路基
板上により多くの半導体パッケージを実装することが要
求されている。そのため、半導体パッケージの小型化，
薄型化が成されているが、それだけでは十分な対応はと
れないため、半導体パッケージの形状そのものを見直す
必要が生じている。
機器の小型化、及びメモリーの大容量化に伴い、回路基
板上により多くの半導体パッケージを実装することが要
求されている。そのため、半導体パッケージの小型化，
薄型化が成されているが、それだけでは十分な対応はと
れないため、半導体パッケージの形状そのものを見直す
必要が生じている。
【０００３】現在一般に表面実装に用いられている半導
体パッケージは図４に示すＳＯＰ型（スモール・アウト
ライン・パッケージ）など、上下、左右対称形状のもの
が殆どである。
体パッケージは図４に示すＳＯＰ型（スモール・アウト
ライン・パッケージ）など、上下、左右対称形状のもの
が殆どである。
【０００４】
【発明が解決しようとする課題】上記表面実装用の半導
体パッケージを複数個用いて直列配線を形成する場合、
例えば複数個の記憶装置を直列接続して大容量の記憶装
置を構成する場合は、先ず図５(a) に示すようにリード
フレームのダイステージ１に半導体チップ２を搭載し、
その半導体チップ２の電極とリード３との間にワイヤ４
でボンディングし、さらに樹脂５で封止した半導体パッ
ケージのリード３を正ベンド（チップと反対側に折曲）
したものと、図５(b)の如くリード３を逆ベンド（チッ
プと同じ側に折曲）したものとを用意する。
体パッケージを複数個用いて直列配線を形成する場合、
例えば複数個の記憶装置を直列接続して大容量の記憶装
置を構成する場合は、先ず図５(a) に示すようにリード
フレームのダイステージ１に半導体チップ２を搭載し、
その半導体チップ２の電極とリード３との間にワイヤ４
でボンディングし、さらに樹脂５で封止した半導体パッ
ケージのリード３を正ベンド（チップと反対側に折曲）
したものと、図５(b)の如くリード３を逆ベンド（チッ
プと同じ側に折曲）したものとを用意する。
【０００５】そして図６に示すようにリードを正ベンド
したもの（正）と逆ベンドしたもの（逆）とを交互に整
列配置することにより直列配線することができる。しか
し、この場合回路基板上に配線６の引き廻し用のエリア
が必要となり、実装密度を高くできないという問題があ
る。また正逆２種類のリード曲げの半導体パッケージが
必要になるという問題がある。
したもの（正）と逆ベンドしたもの（逆）とを交互に整
列配置することにより直列配線することができる。しか
し、この場合回路基板上に配線６の引き廻し用のエリア
が必要となり、実装密度を高くできないという問題があ
る。また正逆２種類のリード曲げの半導体パッケージが
必要になるという問題がある。
【０００６】本発明は、半導体パッケージの下で直列配
線が可能であり、回路基板上でより高密度実装ができ、
且つ同一半導体チップを複数使用するに当たり、正，逆
２種類のリード曲げの半導体パッケージを必要とせず、
１種類の半導体パッケージだけで直列配線が可能な高密
度表面実装用半導体パッケージを実現しようとする。
線が可能であり、回路基板上でより高密度実装ができ、
且つ同一半導体チップを複数使用するに当たり、正，逆
２種類のリード曲げの半導体パッケージを必要とせず、
１種類の半導体パッケージだけで直列配線が可能な高密
度表面実装用半導体パッケージを実現しようとする。
【０００７】
【課題を解決するための手段】本発明の高密度表面実装
用半導体パッケージに於ては、半導体チップ１１を封入
した半導体パッケージ封止部分１４から伸びるリード１
２がパッケージ封止部分１４の平行する２辺にある表面
実装用半導体パッケージにおいて、上記２辺のリード１
２が、該リード１２のある辺に対して直角で且つパッケ
ージ封止部分１４の中心Ｏ又はその近傍を通る直線を境
にして互いに反対方向に片寄って配置されていることを
特徴とする。
用半導体パッケージに於ては、半導体チップ１１を封入
した半導体パッケージ封止部分１４から伸びるリード１
２がパッケージ封止部分１４の平行する２辺にある表面
実装用半導体パッケージにおいて、上記２辺のリード１
２が、該リード１２のある辺に対して直角で且つパッケ
ージ封止部分１４の中心Ｏ又はその近傍を通る直線を境
にして互いに反対方向に片寄って配置されていることを
特徴とする。
【０００８】また、本発明の半導体実装基板に於いて
は、同一機能を有する少なくとも２個の前記請求項１の
半導体パッケージ１５を同一基板上に同一向きに搭載
し、互いに対応するリード間を直線状の配線パターン１
６で結線したことを特徴とする。この構成を採ることに
より、１種類の半導体パッケージだけで直列配線が可能
な高密度表面実装用半導体パッケージ及び半導体実装基
板が得られる。
は、同一機能を有する少なくとも２個の前記請求項１の
半導体パッケージ１５を同一基板上に同一向きに搭載
し、互いに対応するリード間を直線状の配線パターン１
６で結線したことを特徴とする。この構成を採ることに
より、１種類の半導体パッケージだけで直列配線が可能
な高密度表面実装用半導体パッケージ及び半導体実装基
板が得られる。
【０００９】
【作用】半導体パッケージの２辺のリードを、リードの
ある辺に対して直角で且つパッケージの中心を通る直線
を境にして互いに反対方向に片寄せて配置したことによ
り、該半導体パッケージを並列に並べた場合、各半導体
パッケージの同一リードが同方向に向いており、且つそ
のリード間に障害物が存在しないため、同一リード間を
直線で配線することができ、配線のために必要な回路基
板上のエリアは全べて半導体パッケージの下で賄うこと
ができる。またリードを逆ベンドしたものを用意する必
要もない。
ある辺に対して直角で且つパッケージの中心を通る直線
を境にして互いに反対方向に片寄せて配置したことによ
り、該半導体パッケージを並列に並べた場合、各半導体
パッケージの同一リードが同方向に向いており、且つそ
のリード間に障害物が存在しないため、同一リード間を
直線で配線することができ、配線のために必要な回路基
板上のエリアは全べて半導体パッケージの下で賄うこと
ができる。またリードを逆ベンドしたものを用意する必
要もない。
【００１０】
【実施例】図１は本発明の高密度表面実装用パッケージ
実施例を示す図であり、(a) は一部を開切して示した平
面図、(b) は正面図である。本実施例は、同図に示すよ
うに、ダイステージ部１０の上に半導体チップ１１が搭
載され、該半導体チップ１１の電極とリード１２との間
がワイヤ１３でワイヤボンディングされ、さらにダイス
テージ部１０、半導体チップ１１、リード１２のインナ
ーリード部分及びワイヤ１３が樹脂にて封止されてパッ
ケージ封止部分１４が形成されていることは従来のＳＯ
Ｐ型半導体パッケージと同様である。
実施例を示す図であり、(a) は一部を開切して示した平
面図、(b) は正面図である。本実施例は、同図に示すよ
うに、ダイステージ部１０の上に半導体チップ１１が搭
載され、該半導体チップ１１の電極とリード１２との間
がワイヤ１３でワイヤボンディングされ、さらにダイス
テージ部１０、半導体チップ１１、リード１２のインナ
ーリード部分及びワイヤ１３が樹脂にて封止されてパッ
ケージ封止部分１４が形成されていることは従来のＳＯ
Ｐ型半導体パッケージと同様である。
【００１１】本実施例の要点は、リード１２の配置にあ
る。即ちパッケージ封止部分１４の平行する２辺に設け
られたリード１２は、該リードのある辺に対して直角で
且つパッケージ封止部分１４の中心Ｏを通る直線ａ−ａ
を境にして互いに反対方向（例えば図のように、パッケ
ージ封止部分の左辺は上方へ、右辺は下方へ）に片寄っ
て配置されていることである。
る。即ちパッケージ封止部分１４の平行する２辺に設け
られたリード１２は、該リードのある辺に対して直角で
且つパッケージ封止部分１４の中心Ｏを通る直線ａ−ａ
を境にして互いに反対方向（例えば図のように、パッケ
ージ封止部分の左辺は上方へ、右辺は下方へ）に片寄っ
て配置されていることである。
【００１２】このように構成された本実施例の直列配線
を図２に示す本発明の半導体実装基板により説明する。
図は同一機能を有する複数のパッケージを用いて大容量
の記憶装置を構成する例である。本実施例は、同一機能
を有する図１の半導体パッケージ１５の複数個を図２の
如く回路基板の上に、基準マーク１７の向きを揃えて並
列配置し、直線状の配線パターン１６で配線したもので
ある。本実施例によれば、各パッケージ１５の同一リー
ドは同一方向にあるため、それぞれ直線の配線１６で配
線することができる。従って同一列内での配線は半導体
パッケージ１５の下を通すことができる。このように配
線することにより従来の正ベンド，逆ベンドの２種類の
パッケージを用意する必要がなく、また配線引き廻し用
のエリアも不要となる。なお、パッケージ１５の配置が
１列では所定のエリア内に納まらない場合には複数列と
しても良い。その場合は隣り合う列のパッケージは互い
に反対の向きとし、配線パターンが折り返し部分で平行
のまま折り返されるようにする必要がある。また、この
ような直列配線において、所要の半導体パッケージを選
択するには、各半導体パッケージ内のセレクト回路に外
部よりチップセレクト信号を送ることにより選択するこ
とができる。
を図２に示す本発明の半導体実装基板により説明する。
図は同一機能を有する複数のパッケージを用いて大容量
の記憶装置を構成する例である。本実施例は、同一機能
を有する図１の半導体パッケージ１５の複数個を図２の
如く回路基板の上に、基準マーク１７の向きを揃えて並
列配置し、直線状の配線パターン１６で配線したもので
ある。本実施例によれば、各パッケージ１５の同一リー
ドは同一方向にあるため、それぞれ直線の配線１６で配
線することができる。従って同一列内での配線は半導体
パッケージ１５の下を通すことができる。このように配
線することにより従来の正ベンド，逆ベンドの２種類の
パッケージを用意する必要がなく、また配線引き廻し用
のエリアも不要となる。なお、パッケージ１５の配置が
１列では所定のエリア内に納まらない場合には複数列と
しても良い。その場合は隣り合う列のパッケージは互い
に反対の向きとし、配線パターンが折り返し部分で平行
のまま折り返されるようにする必要がある。また、この
ような直列配線において、所要の半導体パッケージを選
択するには、各半導体パッケージ内のセレクト回路に外
部よりチップセレクト信号を送ることにより選択するこ
とができる。
【００１３】図３は本発明の高密度表面実装用パッケー
ジの他の実施例を示す図であり、(a) は上面図、(b) は
正面図である。本実施例が前実施例と異なるところは、
前実施例がＳＯＰ型（スモール・アウトライン・パッケ
ージ）であったものをＳＯＪ型（スモール・アウトライ
ン・Ｊリード・パッケージ）としたことであり、リード
１２の曲げ方が異なるのみである。他の構成は前実施例
と同様であり、従って効果も同様である。また本実施例
の他にＤＩＰ型（デュアル・インライン・パッケージ）
に用いても同様な効果が得られる。
ジの他の実施例を示す図であり、(a) は上面図、(b) は
正面図である。本実施例が前実施例と異なるところは、
前実施例がＳＯＰ型（スモール・アウトライン・パッケ
ージ）であったものをＳＯＪ型（スモール・アウトライ
ン・Ｊリード・パッケージ）としたことであり、リード
１２の曲げ方が異なるのみである。他の構成は前実施例
と同様であり、従って効果も同様である。また本実施例
の他にＤＩＰ型（デュアル・インライン・パッケージ）
に用いても同様な効果が得られる。
【００１４】
【発明の効果】本発明に依れば、パッケージの２辺のリ
ードを互いに反対方向に片寄せることにより、極めて高
密度な表面実装が可能となり、かつ１種類のパッケージ
形態で簡単に直列回路を形成でき、斯かるパーソナルコ
ンピュータ等の性能向上に寄与するところ大である。
ードを互いに反対方向に片寄せることにより、極めて高
密度な表面実装が可能となり、かつ１種類のパッケージ
形態で簡単に直列回路を形成でき、斯かるパーソナルコ
ンピュータ等の性能向上に寄与するところ大である。
【図１】本発明の高密度表面実装用パッケージの実施例
を示す図で、(a) は一部を開切して示した平面図、(b)
は正面図である。
を示す図で、(a) は一部を開切して示した平面図、(b)
は正面図である。
【図２】本発明の半導体実装基板の実施例を示す図であ
る。
る。
【図３】本発明の高密度表面実装用パッケージの他の実
施例を示す図で、(a) は平面図、(b) は正面図である。
施例を示す図で、(a) は平面図、(b) は正面図である。
【図４】従来のＳＯＰ型半導体パッケージを示す図であ
る。
る。
【図５】従来の直列配線用半導体パッケージを示す図
で、(a) はリードを正ベンドしたもの、(b) はリードを
逆ベンドしたものを示す図である。
で、(a) はリードを正ベンドしたもの、(b) はリードを
逆ベンドしたものを示す図である。
【図６】発明が解決しようとする課題を説明するための
図である。
図である。
１０…ダイステージ部 １１…半導体チップ １２…リード １３…ワイヤ １４…パッケージ封止部分 １５…半導体パッケージ １６…配線 １７…基準マーク
Claims (2)
- 【請求項１】 半導体チップ(11)を封入した半導体パッ
ケージ封止部分(14)から伸びるリード(12)がパッケージ
封止部分(14)の平行する２辺にある表面実装用半導体パ
ッケージにおいて、 上記２辺のリード(12)が、該リード(12)のある辺に対し
て直角で且つパッケージ封止部分(14)の中心（Ｏ）又は
その近傍を通る直線を境にして互いに反対方向に片寄っ
て配置されていることを特徴とする高密度表面実装用半
導体パッケージ。 - 【請求項２】 同一機能を有する少なくとも２個の前記
請求項１の半導体パッケージ（15）を同一基板上に同一
向きに搭載し、互いに対応するリード間を直線状の配線
パターン（16）で結線したことを特徴とする半導体実装
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17382891A JP2879787B2 (ja) | 1991-07-15 | 1991-07-15 | 高密度表面実装用半導体パッケージ及び半導体実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17382891A JP2879787B2 (ja) | 1991-07-15 | 1991-07-15 | 高密度表面実装用半導体パッケージ及び半導体実装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521681A JPH0521681A (ja) | 1993-01-29 |
| JP2879787B2 true JP2879787B2 (ja) | 1999-04-05 |
Family
ID=15967912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17382891A Expired - Fee Related JP2879787B2 (ja) | 1991-07-15 | 1991-07-15 | 高密度表面実装用半導体パッケージ及び半導体実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2879787B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4060445B2 (ja) * | 1998-06-18 | 2008-03-12 | 三菱電機株式会社 | アレーアンテナ給電装置 |
| JP4707095B2 (ja) * | 2005-05-09 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体回路 |
-
1991
- 1991-07-15 JP JP17382891A patent/JP2879787B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521681A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5592019A (en) | Semiconductor device and module | |
| US6118174A (en) | Bottom lead frame and bottom lead semiconductor package using the same | |
| US8039320B2 (en) | Optimized circuit design layout for high performance ball grid array packages | |
| US7012321B2 (en) | Stacked semiconductor device including improved lead frame arrangement | |
| US5451815A (en) | Semiconductor device with surface mount package adapted for vertical mounting | |
| US5250840A (en) | Semiconductor lead frame with a chip having bonding pads in a cross arrangement | |
| JP2004128155A (ja) | 半導体パッケージ | |
| US4934820A (en) | Semiconductor device | |
| KR20040014156A (ko) | 반도체장치 | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| US20070035036A1 (en) | Semiconductor device, laminated semiconductor device, and wiring substrate | |
| US20090091019A1 (en) | Memory Packages Having Stair Step Interconnection Layers | |
| US4868634A (en) | IC-packaged device | |
| US8796077B2 (en) | Semiconductor device | |
| US5550401A (en) | Lead on chip semiconductor device having bus bars and crossing leads | |
| JP2001156251A (ja) | 半導体装置 | |
| JP2800967B2 (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
| US6140700A (en) | Semiconductor chip package and method for fabricating the same | |
| US6407446B2 (en) | Leadframe and semiconductor chip package having cutout portions and increased lead count | |
| JP2990645B2 (ja) | 半導体集積回路用リードフレームおよび半導体集積回路 | |
| US7151316B2 (en) | Semiconductor device | |
| JPH0661289A (ja) | 半導体パッケージ及びこれを用いた半導体モジュール | |
| JPS60200559A (ja) | メモリモジュール | |
| JPS6276753A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |